Tìm hiểu đồng thiết kế qua ví dụ “Phương pháp phân hoạch phần cứngphần mềm cho SoC với RISC Host và các bộ xử lý cấu hình”

D11CNPM2
Đề tài: Tìm hiểu đồng thiết kế qua ví dụ
“Phương pháp phân hoạch phần cứng/phần mềm cho SoC với RISC Host và các bộ xử
lý cấu hình”
Đề tài: Tìm hiểu đồng thiết kế qua ví dụ
“Phương pháp phân hoạch phần cứng/phần mềm cho SoC với RISC Host và các bộ xử
lý cấu hình”
Nhóm 9:
Đặng Thanh Tùng
Phạm Ngọc Thanh
Nguyễn Văn Quyền
Nội dung trình bày:
Tìm hiểu đồng thiết kế (Co-design)
1
Thiết kế hệ thống nhúng
3
1.1
Phương pháp phân hoạch phần cứng/phần mềm
cho SoC với RISC Host và các bộ xử lý cấu hình
2
Đồng thiết kế
3
1.2
Phân hoạch phần cứng/phần mềm
3
1.3
Tồng quan về phương pháp
3
2.1
Trình bày phương pháp
3

2.2
Ví dụ cụ thể
3
2.3
Nhóm 9 - D11CNPM2
2
D11CNPM2
Phần 1:Tìm hiểu đồng thiết kế
(Co-design)
Phần 1:Tìm hiểu đồng thiết kế
(Co-design)
1.1-Thiết kế hệ thống nhúng

Tổng quan:

Hiện nay, với sự tiến bộ của công nghệ đã mở ra nhiều cơ hội phát triển HTN.
Nhưng các sự tiến bộ công nghệ này cũng đòi hỏi các ứng dụng hệ thống nhúng,
gia tăng cả về sự đa dạng lẫn độ phức tạp.
Nhóm 9 - D11CNPM2
4
1.1-Thiết kế hệ thống nhúng

Thực trạng hiện nay:

Chúng ta vẫn chưa có một phương pháp thiết kế nào để tạo ra HTN tối ưu trong
công nghiệp.

Nhiều cách tiếp cận để giải quyết vấn đề thiết kế HTN được đưa ra, tuy nhiên
không có cách nào có thể thỏa mãn và đạt hiệu quả như mong muốn.
Nhóm 9 - D11CNPM2

5
1.1-Thiết kế hệ thống nhúng

Lý do cho thực trạng trên:

Ngoài các chức năng mong muốn được đặt ra bởi yêu cầu thiết kế,việc thiết kế
HTN còn phụ thuộc ko nhỏ vào một số mục đích đặc thù đối với lĩnh vực ứng dụng

Đó là chưa kể sự phụ thuộc vào cả thành phần phần cứng(HW) và phần
mềm(SW).
-> Thiết kế HTN là một công việc rất phức tạp.
Nhóm 9 - D11CNPM2
6
1.1-Thiết kế hệ thống nhúng

Phương pháp thiết kế truyền thống:

Nếu theo thiết kế truyền thống sau khi làm phân hoạch các phần thiết kế thực hiện
tương đối độc lập.

Dẫn đến thời gian phản hồi-hiệu chỉnh ở cả phần cứng và phần mềm sẽ lâu.
-> Tốn nhiều chi phí và thời gian
Nhóm 9 - D11CNPM2
7
1.2-Đồng thiết kế

Giới thiệu:

Một qui trình thiết kế mới đã phát triển, trong đó thiết kế phần cứng và phần mềm
tiến hành song song, các phản hồi-hiệu chỉnh thực hiện liên tục, cho tới khi có kết

quả tốt nhất.

Đó là đồng kiểm nghiệm (Co-design).
Nhóm 9 - D11CNPM2
8
1.2-Đồng thiết kế

Định nghĩa:

Đồng thiết kế phần cứng và phần mềm (HW/SW codesign) là quá trình thiết kế
tận dụng khả năng của phần cứng và phần mềm trong cùng một thiết kế để đạt
được các mục tiêu ở mức hệ thống
Nhóm 9 - D11CNPM2
9
1.2-Đồng thiết kế

Đặc điểm:

Những vấn đề trong thiết kế được giải quyết một cách toàn diện

Phần cứng được thể hiện bởi ngôn ngữ mô tả phần cứng VHDL(Ngôn ngữ mô tả
phần cứng cho các mạch tích hợp tốc độ cao)
-> Sự kết hợp hài hòa HW với SW.
Quá trình thiết kế có thể “mềm hóa”.
Nhóm 9 - D11CNPM2
10
1.3-Phân hoạch thiết kế

Giới thiệu:


Các HTN tự phản ứng theo thời gian thực (reactive real-time), hoạt động với
cường độ cao, là các hệ thống hỗn hợp phần cứng và phần mềm.

Trong đó phần mềm hổ trợ tính mềm dẻo linh hoạt, phần cứng phải đảm bảo tính
hiệu năng cao.
-> Đồng thiết kế HTN phải đối mặt với các thách thức nên chọn phần cứng hay phần
mềm.
Nhóm 9 - D11CNPM2
11
1.3-Phân hoạch thiết kế

Định nghĩa:

Phân hoạch thiết kế là cách lựa chọn thiết kế phần nào được giải quyết ở phần cứng
và phần nào ở phần mềm, để có được một hệ thống với những đặc điểm chuyên biệt.
-> Đây là quá trình quan trọng nhất của đồng thiết kế.
Nhóm 9 - D11CNPM2
12
1.3-Phân hoạch thiết kế

Sơ đồ:
Nhóm 9 - D11CNPM2
13
1.3-Phân hoạch thiết kế

Ví dụ:

Trong các ứng dụng SoC trong lĩnh vực đa phương tiện và hệ thống giao thông thông
minh. Trong những ứng dụng đó, một lượng lớn dữ liệu phải được xử lý song song. Ta
sẽ thiết kế ntn ?


Việc xử lý như vậy bằng phần mềm chạy trên một bộ xử lý hiệu suất cao hoặc chỉ
bằng phần cứng là không hiệu quả trừ một vài cases.
-> Một hệ thống phân hoạch phần cứng và phần mềm tối ưu là cách tốt nhất.
Nhóm 9 - D11CNPM2
14
1.3-Phân hoạch thiết kế

Diễn giải sự chọn lựa này:
Nhóm 9 - D11CNPM2
15
Ưu điểm Nhược điểm
Chỉ phần cứng - Hiệu năng cao
- Tốc độ nhanh
- Khó lập trình
- Kém linh hoạt
Phần mềm chạy trên 1 bộ xử lý hiệu
suất cao
- Dễ lập trình
- Mềm dẻo
- Hiệu năng ko cao
- Có thể xảy ra “thắt cổ chai”
- Tốc độ chậm hơn
D11CNPM2
Phần 2:Phương pháp phân hoạch phần cứng/phần mềm cho SoC với RISC
Host và các bộ xử lý cấu hình
Phần 2:Phương pháp phân hoạch phần cứng/phần mềm cho SoC với RISC
Host và các bộ xử lý cấu hình
2.1-Tổng quan về phương pháp


Đặt vấn đề:

Phương pháp đồng tổng hợp truyền thống(gồm bộ vi xử lý đa năng và một bus) làm
suy giảm hiệu suất là điều dễ thấy.

Cách tiếp cận truyền thống vấn đề phân hoạch phần tập trung vào các khía cạnh thiết
kế vi mạch.

-> Không đủ cho sự phát triển của các SoC có chi phí-hợp lý.
Nhóm 9 - D11CNPM2
17
2.1-Tổng quan về phương pháp

Giới thiệu phương pháp:

Một giải pháp là phát triển một nền tảng phần cứng linh hoạt dựa trên một kiến trúc vi
xử lý cấu hình với các mở rộng phần cứng khác nhau và một cấu trúc cấp bậc bus.

Từ giải pháp trên, đã tạo ra phương pháp phân hoạch HW/SW cho SoC với một RISC
host và một hoặc nhiều bộ xử lý cấu hình.
Nhóm 9 - D11CNPM2
18
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Cơ sở của toàn bộ phương pháp này là thiết kế từ trên xuống cho SoC.

Quá trình phân hoạch HW/SW gồm 2 giai đoạn:
+ Phân hoạc trên toàn mạch

+ Phân hoạch ở cục bộ (sử dụng kỹ thuật đồng tổng hợp)

Sau đó,hệ thống phân hoạch mới được vẽ trên bản đồ cấu trúc phần cứng và
thực hiện trên nền tảng phần cứng.
Nhóm 9 - D11CNPM2
19
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch toàn mạch

SoCs gồm 2 nhóm: phần xử lý dữ liệu và phần ứng dụng
-> Chia các Soc thành 2 nhóm(Xử lý dữ liệu và ứng dụng).

Nhóm ứng dụng, việc giao tiếp với bên ngoài thường được thực hiện dựa trên các tiêu
chuẩn đã định nghĩa rõ ràng.
-> Có thể thực hiện bởi một khối IP tối ưu đáp ứng các tiêu chuẩn đã đưa ra.
Nhóm 9 - D11CNPM2
20
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch toàn mạch (tiếp)

Phần ứng dụng thường hướng tới phần mềm
-> Thực hiện bằng phần mềm chạy trên một bộ xử lý.

Phần xử lý dữ liệu bao gồm rất nhiều nhiệm vụ. Gộp những nhiệm vụ có dữ liệu vào ra

chung thành nhóm,các nhiệm vụ sẽ đc chia làm nhiều nhóm.
-> Mỗi nhóm nhiệm vụ được thực hiện trên một bộ xử lý.
Nhóm 9 - D11CNPM2
21
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch toàn mạch (tiếp)

Đa số các nhiệm vụ đều đòi hỏi thông lượng cao
-> Phù hợp với khả năng tăng tốc của phần cứng.

Sau khi đã xác định các nhiệm vụ phần cứng như trên,những nhiệm vụ này có thể gỡ bỏ
từ các mô hình phần mềm và thực hiện như phần cứng.

Sau cùng, các hoạt động hệ thống được kiểm tra bằng cách thực hiện một hệ thống mô
phỏng.
Nhóm 9 - D11CNPM2
22
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch cục bộ

Bước 1: Mô tả các nhiệm vụ(các thuật toán) như một chương trình C.
Nhóm 9 - D11CNPM2
23
2.2-Trình bày phương pháp


Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch cục bộ(tiếp)

Bước 2: Biên dịch và mô phỏng.Rồi thực hiện đánh giá, nếu đạt được hiệu suất yêu cầu
thì đến bước 6
Nhóm 9 - D11CNPM2
24
2.2-Trình bày phương pháp

Phương pháp thiết kế cho SoCs từ trên xuống:

Phân hoạch cục bộ(tiếp)

Bước 3: Từ bước 2 có được thông tin để lập hồ sơ. Xác định phần nào nên thực hiên
như phần cứng
Nhóm 9 - D11CNPM2
25