Tải bản đầy đủ (.docx) (5 trang)

BÀI TẬP MÔ PHỎNG NMOS,PMOS TRÊN PHẦN MỀM LT SPICE IV

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (205.37 KB, 5 trang )

BÀI TẬP MÔ PHỎNG NMOS,PMOS
TRÊN PHẦN MỀM LT SPICE IV
Huỳnh Trí Mẫn
MSSV:12141133
Mục tiêu bài tập mô phỏng đặc tuyến ID-VD của NMOS, công nghệ 1um
1. Phân tích điện áp VDS tại vùng tuyến tính và bão hòa khi VGS=VDD

Ta thấy dòng I(d) thay đổi tuyến tính từ khoảng 0v đến 1,5v rùi bắt đầu đến
giai đoạn bảo hòa ở mức 3,3mA
• VDS từ 0 đến 1,5V thì dòng I(d) là tuyến tinh
• VDS từ 1,5 đến 5V thì dòng I(d) là bảo hòa, dòng I(d) là 3,3mA
Tại thời điểm bảo bắt đầu bao hòa( 1,5V) dòng I(d) bắt đầu đạt ngưỡng nên
sau 1 khoảng thời gian thì dòng này vẫn ko thể thay dổi cao hơn nữa bất chấp V DS
có tăng lên nữa.
2. Tính điện trở (ước lượng) tại mỗi vùng


Trở tại vùng tuyến tính:



Trở tại vùng bảo hòa:

3. Thay đổi chiều rộng/chiều dài kênh dẫn

Chiều trộng
(W)

Chiều dài (L)

Dòng bão hòa


IDS(µA)

Dòng OFF(pA)

Điện trở vùng
tuyến tính (kΩ)


W
2W
10W
W
W
2W

L
L
L
2L
10L
2L

300
600
3300
170
44
480

10

10,1
11,5
10
10.01
10,044

5
2,2
0,518
10
50
4,68

4. Thay đổi nhiệt độ T=100oC

Chiều trộng
(W)
W
10W
W
W
2W

Chiều dài (L)
L
L
2L
10L
2L


Dòng bão hòa
IDS(µA)

Dòng
OFF(pA)

270
3000
0,15
36
330

109
192
100
98,6
104

Điện trở vùng
tuyến tính
(KΩ)
6,818
0,625
14,81
62,5
6,6

5. Mô phỏng với công nghệ 50nm, đo các dòng bão hòa, dòng OFF, Điện trở

vùng tuyến tính, điện trở vùng bão hòa. Nhận xét sự khác nhau giữa công nghệ

50nm và 1u. (làm từng nhóm, báo cáo từng cá nhân).

Dòng I(d) bảo hòa




Dòng I(off)
Trở tại vùng tuyến tính:



Trở tại vùng bảo hòa:
Ta thấy được ở công nghệ 50nm thì giá trị trở cũng như dòng id rất thấp=> điều
này se gây ra nhiều tác hại nếu dưa dòng I(d) vào quá lớn
6. So sánh đặc tính NMOS-PMOS, VSG=5V, VSD=5V
Chiều
Điện trở vùng
Dòng bão hòa
Dòng OFF
Điện trở vùng
trộng/chiều
bão hòa
IDS
(pA)
tuyến tính
dài
(kΩ)
(mA)
(kΩ)

NMOS

PMOS

NMOS

PMOS

NMOS

PMOS

NMOS

PMOS

W/L=0.1

0,518

2,14

3,3

1,4

11,4

5,3


0,5

1,2

W/L=1
W/L=2

11,6

25

0,3

0.14

10

5,2

5

12,5

W/L=10

7. Áp dụng thiết kế cổng NOT, NAND, NOR để đảm bảo cân bằng dòng ngõ ra
• Cổng NAND





Cổng NOR



Cổng NOT


8. Ảnh hưởng của điện áp VSB tới điện áp ngưỡng chuyển mạch của NMOS

VSB
0
0.5
1
-0.5
-1

Vth

Ioff

9. Ảnh hưởng của điện áp VSB tới điện áp ngưỡng chuyển mạch của PMOS

VBS (V)
-2
-1
0
1
2


Vth

Ioff



×