Thiết kế và thi công mạch quang báo dùng EPROM

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 1

PHẦN I: MỞ ĐẦU

I. LỜI GIỚI THIỆU:
Ngày nay, trước khi bước vào một hiệu sách, bạn có thể biết được hiệu sách đó
bán các loại sách gì, có loại sách mà mình cần mua không… nhờ vào bảng đèn quang
báo rất bắt mắt đặt trước cửa hiệu. Hoặc khi vào sân bay bạn biết được giờ giấc các
chuyến bay, các thông báo ngắn của phi trường, … cũng nhờ vào quang báo. Đôi khi đi
ngoài đường ở thành phố lúc về đêm, bạn sẽ thấy được các bảng quang báo lớn hơn với
các hình ảnh cử động được như li Coca Cola đang sủi bọt, các logo sản phẩm xuất hiện
dần dần theo nhiều kiểu (tràn từ dưới lên, từ trên xuống, lan dần từ trái qua phải, từ
phải qua trái, …)
Như vậy quang báo ngày nay đã được đưa vào sử dụng ở rất nhiều lónh vực khác
nhau như: giới thiệu sản phẩm, thông báo tin tức (thay cho các bản tin bằng giấy)… Với
ứng dụng rộng rãi như vậy, ta hãy thử tìm hiểu xem một mạch quang báo gồm những
gì, nguyên lý hoạt động của nó ra sao,… qua đề tài “Thiết kế và thi công mạch quang
báo dùng EPROM”.
II. GIỚI HẠN ĐỀ TÀI:
Như đã giới thiệu ở trên, quang báo có thể hiển thò được các hình ảnh cử động
chứ không gói gọn trong việc hiển thò các chữ. Tuy nhiên, do điều kiện có hạn nên đề
tài chỉ giới hạn ở việc hiển thò các chữ chạy, chớp tắt với màu của chữ được thay đổi
theo ý của người viết chương trình.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 2

PHẦN II: GIỚI THIỆU VỀ MẠCH QUANG
BÁO VÀ CÁC IC CÓ LIÊN QUAN ĐẾN MẠCH
CHƯƠNG 1 : GIỚI THIỆU MẠCH QUANG BÁO
Có nhiều cách để làm một mạch quang báo: dùng IC rời, dùng EPROM, dùng vi

xử lý hoặc dùng máy vi tính để điều khiển mạch.
Nếu dùng IC rời thì ta sử dụng các IC giải đa hợp (Demultiplexer) kết hợp với
các Diode để làm thành mạch ROM (kiểu ROM này được gọi là Made Home). Chương
trình cho loại ROM này được tạo ra bằng cách sắp xếp vò trí các Diode trong ma trận,
mỗi khi cần thay đổi chương trình thì phải thay đổi lại vò trí các Diode này (thay đổi về
phần cứng). Dung lượng bộ nhớ kiểu này thay đổi theo kích thước mạch, kích thước
càng lớn thì dung lượng càng lớn (vì khi tăng dung lượng thì phải thêm IC giải đa hợp,
thêm các Diode nên kích thước của mạch tăng lên). Nếu muốn đủ bộ nhớ để chạy một
mạch quang báo bình thường thì kích thước mạch phải rất lớn nên giá thành sẽ lên cao,
độ phức tạp tăng lên. Do đó, dạng ROM này không đáp ứng được yêu cầu của mạch
quang báo này.
Khi thay các IC rời ở trên bằng EPROM thì kích thước mạch và giá thành sẽ
giảm đáng kể. Kích thước của EPROM hầu như không tăng theo dung lượng bộ nhớ của
nó. Ngoài ra, khi muốn thay đổi chương trình hiển thò thì ta chỉ việc viết chương trình
mới (thay đổi về phần mềm) nạp vào EPROM hoặc thay EPROM cũ bằng một EPROM
mới có chứa chương trình cần thay đổi. Việc thay đổi chương trình kiểu này thực hiện
đơn giản hơn rất nhiều so với cách dùng IC rời ở trên. Đặc biệt, khi có yêu cầu hiển thò
hình ảnh thì việc sử dụng EPROM để điều khiển là hợp lý nhất, nó đơn giản hơn nhiều
so với việc dùng vi xử lý hoặc máy vi tính để điều khiển. Điều này được giải thích như
sau: do vi xử lý và máy vi tính muốn giao tiếp với bên ngoài đều phải thông qua
chương trình và các IC ngoại vi còn EPROM thì giao tiếp trực tiếp và không cần
chương trình điều khiển nó. Vì phải dùng chương trình nên tín hiệu điều khiển đưa ra
ngoài tuần tự, không được liên tục như EPROM nên khi muốn hiển thò hình ảnh thì sẽ
gặp nhiều khó khăn (do hiển thò hình ảnh thì cần quét cả hàng lẫn cột, và vì tín hiệu
điều khiển xuất hiện tuần tự nên sẽ khó đồng bộ giữa quét hàng và cột, từ đó sẽ gây
khó khăn cho việc hiển thò hình ảnh trên bảng đèn).
Khi vi xử lý tham gia vào thì mạch quang báo sẽ có được nhiều chức năng hơn,
tiện lợi hơn nhưng cũng đắt tiền hơn. Với kit vi xử lý điều khiển quang báo ta có thể
thay đổi chương trình hiển thò một cách dễ dàng bằng cách nhập chương trình mới vào
RAM (thay đổi chương trình ngay trên kit, không cần phải tháo IC nhớ ra đem nạp

chương trình như EPROM). Do vi xử lý có nhiều chức năng nên việc đổi màu cho bảng
đèn cũng được thực hiện một cách dễ dàng. Tuy nhiên, khi sử dụng vi xử lý để làm
mạch quang báo thì giá thành của mạch lại tăng lên nhiều so với khi sử dụng EPROM
vì kit vi xử lý cần phải có EPROM lưu chương trình điều khiển cho vi xử lý, các IC
ngoại vi (giao tiếp bàn phím, hiển thò,…), các RAM để nhớ chương trình, các phím nhập
dữ liệu (do có phím nên kích thước mạch tăng lên nhiều)… Ngoài ra, do vi xử lý phải
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 3

gởi dữ liệu ra IC ngoại vi (thường là 8255A) rồi mới điều khiển việc hiển thò trên bảng
đèn nên khi cần hiển thò hình ảnh thì cách dùng vi xử lý sẽ phức tạp hơn nhiều so với
khi dùng EPROM (như đã giải thích ở trên).
Ngoài ra, mạch quang báo còn có thể được điều khiển bằng máy vi tính. Tuy
nhiên, khi dùng máy tính để điều khiển quang báo thì rất đắt tiền, chiếm diện tích lớn
mà chất lượng hiển thò cũng không hơn so với khi dùng EPROM.
Qua các phương án được nêu ra ở trên thì cách sử dụng EPROM được chọn vì
đáp ứng được yêu cầu của một mạch quang báo bình thường, giá thành lại rẻ hơn và
mạch điện đơn giản hơn so với khi dùng kit vi xử lý hoặc dùng máy vi tính, việc thay
đổi chương trình cũng dễ dàng hơn nhiều so với việc can thiệp vào phần cứng như cách
dùng các IC rời.
Dưới đây là sơ đồ khối của một mạch quang báo dùng EPROM với màu của chữ
thay đổi được tuỳ theo chương trình nạp vào EPROM.

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 4

SƠ ĐỒ KHỐI MẠCH QUANG BÁO DÙNG EPROM

DAO ĐỘNG -
TẠO ĐỊA CHỈ
GIẢI MÃ
ĐỊA CHỈ
GIẢI MÃ
HIỂN THỊ
(EPROM)
ĐIỀU
KHIỂN
MÀU
CHỐT DỮ
LIỆU (I)

CHỐT DỮ
LIỆU (II)
ĐỆM NGÕ RA
(HÀNG)
THÚC CÔNG
SUẤT
(HÀNG)
ĐỆM NGÕ RA
CỘT (I)
ĐỆM NGÕ RA
CỘT (II)
THÚC CÔNG
SUẤT CỘT (I)
THÚC CÔNG
SUẤTCỘT (II)



BẢNG ĐÈN
(MA TRẬN LED)

NGUỒN
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 5

* CHỨC NĂNG CÁC KHỐI
- Dao động – tạo đòa chỉ: tạo ra xung vuông đưa vào bộ đếm để tạo đòa chỉ cho bộ
giải mã hiển thò (EPROM) đồng thời đưa các xung điều khiển đến bộ giải mã đòa
chỉ.
- Giải mã đòa chỉ: nhận xung điều khiển từ bộ dao động – tạo đòa chỉ, từ đó đưa ra tín

hiệu cho phép cột LED nào trên bảng đèn (ma trận LED) được phép sáng. Tại mỗi
thời điểm chỉ đưa ra một xung cho phép duy nhất và chỉ có một cột LED tương ứng
với vò trí xung đó được phép sáng. Tín hiệu cho phép này được đưa đến hai bộ chốt
dữ liệu.
- Các bộ chốt dữ liệu (I), (II): nhận dữ liệu ở ngõ vào từ bộ giải mã đòa chỉ, nhận tín
hiệu cho phép từ bộ giải mã màu. Hai bộ chốt này có ngõ vào điều khiển đảo nhau
nên tại mỗi thời điểm chỉ có một bộ chốt được phép xuất dữ liệu. Quy đònh: bộ chốt
(I) ứng với các cột LED xanh, bộ chốt (II) ứng với các cột LED đỏ.
- Các bộ đệm ngõ ra (cột, hàng): cách li tải và các mạch ở trước nó. Bộ đệm cũng có
tác dụng làm tăng dòng điện ở ngõ ra.
- Các bộ thúc công suất (cột, hàng): khuếch đại dòng điện, bảo đảm cung cấp đủ
dòng điện cho các mạch ở phía sau nó và không làm quá dòng của các mạch phía
trước nó.
- Giải mã hiển thò (EPROM): nhận đòa chỉ từ bộ dao động – tạo đòa chỉ, đưa dữ liệu ra
để hiển thò trên bảng đèn đồng thời đưa tín hiệu điều khiển đến bộ điều khiển màu.
- Bộ điều khiển màu: nhận tín hiệu từ EPROM và từ đó đưa ra tín hiệu cho phép bộ
chốt nào làm việc, bộ chốt nào ngưng làm việc.
- Bảng đèn (ma trận LED): nhận đồng thời hai tín hiệu từ các bộ thúc hàng và cột để
từ đó cho phép LED nào trên bảng được phép sáng, LED nào không được phép
sáng.
- Khối nguồn: bảo đảm cung cấp đủ dòng cho toàn bộ mạch nhưng bản thân nó
không bò quá dòng.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 6

CHƯƠNG 2 : GIỚI THIỆU CÁC IC SỐ LIÊN QUAN ĐẾN
MẠCH ĐIỆN
I. IC 4060:
IC 4060 là một bộ đếm/bộ chia (Counter/Divider) nhò phân không đồng bộ với
14 tầng Flip-Flop. Mạch dao động của nó gồm 3 chân được nối ra ngoài là: RS, R

TC
,
C
TC
; tất cả các ngõ ra (10 ngõ ra từ O
3
~O
9
, O
11
~O
13
) đều được đệm sẵn từ bên trong
trước khi đưa ra ngoài. Quan trọng hơn hết là chân Master Reset (MR) dùng để cấm
mạch dao động làm việc và reset mạch đếm. Khi chân MR ở mức logic cao, nó sẽ reset
mạch đếm làm tất cả các ngõ ra của bộ đếm đều ở mức logic thấp, việc reset này hoàn
toàn độc lập với các ngõ vào khác (bất chấp trạng thái logic ở các ngõ vào còn lại).
IC 4060 có sơ đồ chân và sơ đồ chức năng như sau:







SƠ ĐỒ CHỨC NĂNG CỦA IC 4060

SƠ ĐỒ CHÂN IC 4060
Chức năng các chân như sau:
V
DD
, V
SS
: cung cấp nguồn cho IC (ở mạch này V
DD
được nối đến +5V, V
SS
nối
đến 0V).
MR: master reset, dùng khóa mạch dao động bên trong IC và reset các bộ đếm.
Khi chân này tác động thì tất cả các ngõ ra của IC đều bò kéo về mức logic thấp.
RS: clock input/oscillator pin, chân này có hai chức năng: khi dùng mạch dao
động từ bên ngoài IC thì nó có nhiệm vụ nhận xung, khi dùng mạch dao động bên trong
IC thì nó là một thành phần của mạch dao động (kết hợp với các chân R
TC
, C
TC
).
14 – STAGE BINARY
COUNTER
O
3
O
4
O

5
O
6
O
7
O
8

O
9

O
11
O
12
O
13

CP
C
D

R
TC
C
TC

RS
MR
7 5 4 6 14 13 15 1 2 3

11
12
10
9
16
1 2 3
4
5
6
7
8
15
14
13
12
11
9
10
V
DD

V
SS
O
11
O
5

O
13

O
12
O
4

O
6

O
3

O
9
O
7
O
8

MR
RS
R
TC
C
TC

4060
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 7

R
TC
: oscillator pin, chân tạo dao động (kết hợp với các chân khác). Khi dùng
mạch dao động R-C thì một đầu điện trở được nối với chân này.
C
TC
: external capacitor connection, chân tạo dao động (kết hợp với các chân
khác). Khi IC 4060 dao động với mạch R-C (dùng dao động bên trong IC) thì chân này
được nối với một đầu của tụ điện.
O
3
- O
9
, O
11
- O
13
: counter outputs, các ngõ ra của IC. Các ngõ ra này không liên
tục mà bò nhảy cấp hai lần: ngõ ra đầu tiên của nó là O
3
chứ không phải O
0
(nhảy bỏ 3
tầng Flip-Flop đầu tiên, không đưa các tầng này ra ngoài), ngõ ra từ O
9
rồi đến O
11

(không có chân O
10

).
Sơ đồ mô tả hoạt động bên trong của 4060 được vẽ như sau:








Do xung Ck khi lấy ra ở ngõ ra đầu tiên (O
3
) của IC 4060 thì đã được chia qua 3
tầng Flip-Flop một cách tự động nên giản đồ thời gian ở đây chỉ vẽ bắt đầu khi có xung
Ck thứ 3 tác động vào IC.
Giản đồ thời gian của IC 4060 như sau:

CP
FF4
FF10
FF12 FF14
O
C
D

FF1
MR
O
3

O
9
O
11

O
13

C
TC

R
TC

RS
Ck

MR
O
3

O
4

O
12

O
13

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 8

Cấu trúc các phần tử trong mạch dao động của 4060 cho phép thiết kế mạch dao
động hoặc làm việc với tụ-điện trở (mạch dao động R-C) hoặc làm việc với thạch anh.
Ngoài ra, ta cũng có thể thay thế mạch dao động bên trong bằng một tín hiệu xung
đồng hồ từ bên ngoài đưa vào chân RS, khi dùng xung Ck từ bên ngoài thì bộ đếm sẽ
hoạt động khi có cạnh xuống của xung tác động.
* Mạch dao động của 4060 khi dùng tụ-điện trở được ráp như sau:






Giải thích nguyên lý hoạt động: đây là loại mạch dao động của CMOS. Mạch
chỉ dao động được khi chân MR ở mức cao (chỉ đúng với hình vẽ này, ở cacù hình trên

thì chân MR tác động ở mức cao). Nếu chân MR ở mức thấp thì ngõ ra của cổng NAND
sẽ bò khóa chết ở mức logic [1] nên mạch không dao động được. Khi chân MR ở mức
logic [1] thì cổng NAND sẽ hoạt động như một cổng NOT. Ta nhận thấy trạng thái
logic tại điểm 2 và 3 luôn luôn ngược nhau (ngõ vào và ra của cổng NOT). Tần số dao
động của mạch này phụ thuộc vào trò số của tụ và điện trở.
Bây giờ, giả sử ngõ vào 1 ở mức logic [0] thì ngõ ra 2 của cổng NAND (đồng
thời là ngõ vào của cổng NOT) ở mức logic [1], ngõ ra 3 của cổng NOT sẽ ở mức logic
[0]. Lúc này tụ C
t
sẽ nạp điện qua R
t
theo đường như sau: dòng điện từ cực dương của
nguồn  ngõ ra cổng NAND  R
t
 C
t
 vào cổng NOT  cực âm của nguồn.
Khi tụ C
t
nạp đến giá trò > V
T
một chút (V
T
: điện thế mà tại đó trạng thái logic
chuyển từ thấp lên cao) thì ngõ vào của cổng NAND sẽ chuyển lên mức logic [1], ngõ
ra của nó sẽ thành mức logic [0] và làm cho ngõ ra của cổng NOT trở thành mức logic
[1]. Do có sự thay đổi mức logic tại hai điểm 2 và 3 nên tụ C
t
sẽ xả điện (cũng qua điện
trở R

t
). Khi C
t
xả thì điện thế tại ngõ vào cổng NAND (V
1
) giảm dần, khi V
1
giảm đến
giá trò  V
T
một chút thì ngõ ra cổng NAND sẽ chuyển lên trạng thái logic [1] và ngõ ra
cổng NOT sẽ về lại mức logic [0]. Lúc này trạng thái logic tại các điểm 1, 2, 3 lại trở
về trạng thái ban đầu và tụ C
t
lại tiếp tục nạp điện, bắt đầu lại quá trình nạp-xả kế tiếp.
Và cứ như thế tiếp tục mãi mãi, ta sẽ có được mạch dao động tạo xung vuông với tần
số phụ thuộc giá trò R
t
, C
t
và được tính theo công thức sau:

f =

với : Ct  100pF
10KΩ ≤ Rt ≤ 1MΩ
C
t
R
t

. . 3 , 2
1
MR\
RC Rt Ct
1
2 3
Rt << R
R.C << Rt.Ct
Với

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 9

* Mạch dao động 4060 dùng thạch anh được ráp như sau:







Mạch này có tần số dao động là tần số riêng của thạch anh, điện trở R
2
dùng
giới hạn dòng điện qua IC. Tụ biến dung C
1
dùng lọc bớt tần số cộng hưởng hưởng của
thạch anh (do thạch anh vừa có dao động cộng hưởng nối tiếp, vừa có cộng hưởng song
song)
II.IC 4040:

IC 4040 là bộ đếm nhò phân không đồng bộ gồm 12 tầng Flip-Flop, cả 12 ngõ ra
này (O
0
~O
11
) đều đã được đệm trước khi đưa ra ngoài.
Chân MR (Master Reset) tác động ở mức cao, khi MR tác động thì toàn bộ các
ngõ ra của IC bò kéo xuống mức thấp bất chấp trạng thái của chân CP lúc đó.
IC 4040 thường được dùng làm bộ chia tần số, được sử dụng trong các mạch làm
trễ hoặc để điều khiển sự hoạt động của các bộ đếm khác.
IC 4040 có sơ đồ chân và sơ đồ cấu tạo bên trong như sau:






SƠ ĐỒ NỘI BỘ CỦA IC 4040






SƠ ĐỒ CHÂN IC 4040
MR\
11
10
C2C1
R2

Rbias
100K to 1M

16
1 2 3
4
5
6 7 8
15
14
13
12
11 9 10
V
DD

V
SS
O
11

O
6
O
4
O
5
O
3
O

2

O
1

O
10

O
9
O
7

O
8

MR
CP\
O
0

4040
10

C
D

MR
CP\
T

O
0

O
1
O
2
O
3
O
4
O
5
O
6
O
7
O
8
O
9
O
10
O
11

11
9 7 6 5 3 2 4 13 12 14 15 1
12 – STAGE COUNTER
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang

Svth: Vương Kiến Hưng 10

Chức năng các chân của IC 4060 như sau:
V
DD
, V
SS
: hai chân cấp nguồn của IC. V
DD
nối với nguồn dương, V
SS
nối với
nguồn âm. Ở mạch này V
DD
được nối đến +5V, V
SS
được nối với mass (0V).
CP: clock input, chân nhận xung của IC. Để IC hoạt động được thì phải có xung
đưa vào nó (vì bộ đếm thực chất là các bộ chia tần số nên bắt buộc phải có tần số ngõ
vào mới lấy được tần số cần chia ở ngõ ra). IC 4040 hoạt động với cạnh xuống của
xung tác động: khi xung đưa vào IC chuyển từ trạng thái logic cao về trạng thái logic
thấp thì bộ đếm sẽ đếm lên một xung (hoặc tần số ở ngõ ra được chia đôi thêm một lần
nữa).
MR: master reset input, chân này dùng để reset IC, tác động ở mức cao. Khi
chân MR được đưa lên mức logic cao thì IC 4040 bò reset làm toàn bộ các ngõ ra của nó
bò kéo xuống mức logic thấp.
O
0
~ O
11

: parallel outputs, các ngõ ra song song của IC. Không như IC 4060, các
ngõ ra của IC 4040 được lấy ra một cách liên tục (không nhảy cấp), điều này sẽ tạo
điều kiện thuận lợi cho người thiết kế mạch khi sử dụng nó.
IC 4040 có sơ đồ mô tả hoạt động bên trong như sau:








IC 4040 có giản đồ thời gian như sau:













CP
FF2 FF12
O
C

D

FF1
MR
O
0
O
1
O
11

CP
O
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 4040
Ck
MR
O
0

O
1

O
10

O
11

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 11

III. IC 74164:
* Giới thiệu IC 74164:
IC 74164 là một thanh ghi dòch 8 bit vào nối tiếp-ra song song (Serial-in
Parallel-out), làm việc được ở tần số cao nhờ sử dụng Diode Schottky bên trong. Dữ
liệu nối tiếp được nhập vào thông qua cổng AND 2 ngõ vào, việc nhập này đồng bộ với
cạnh lên xung Ck.
Chân Clear (Clr) tác động không đồng bộ với xung Ck, khi chân này tác động
thì thanh ghi dòch sẽ bò xóa, tất cả các ngõ ra của nó sẽ bò kéo xuống mức thấp.
Về mặt giao tiếp với các IC khác thì IC 74164 được chế tạo để tương thích hoàn
toàn với các IC thuộc họ TTL (của hãng Motorola).
IC 74164 có sơ đồ chân, sơ đồ nội bộ như sau:







Chức năng các chân của IC 74164 như sau:
V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V). Đối với các
IC số thuộc họ TTL thì đòi hỏi phải có nguồn cung cấp chính xác (5V 5%).
A, B: ngõ vào dữ liệu nối tiếp của IC 74164, đây là hai ngõ vào của một cổng
AND 2 ngõ vào. Dữ liệu muốn đến được Flip-Flop đầu tiên để bắt đầu quá trình ghi

dòch thì phải qua cổng AND 2 ngõ vào này.
Clk: chân nhận xung clock (tác động cạnh lên). Dữ liệu ở hai ngõ vào A, B được
đưa đến ngõ ra (đồng thời dữ liệu ở các ngõ ra còn lại dòch phải một bit) đồng bộ với
xung đưa vào chân này. Điều này có nghóa là IC sẽ thực hiện việc ghi dòch mỗi khi có
cạnh lên xung clock tác động.
Clr: chân reset IC, chân này tác động ở mức thấp. Khi chân Clr ở mức logic cao
thì IC được phép hoạt động bình thường (ghi dòch), nhưng khi chân này được đưa xuống
mức logic thấp thì IC bò reset ngay lập tức: tất cả các ngõ ra của nó đều bò kéo xuống
mức logic thấp. Việc reset này không đồng bộ với xung clock đưa vào IC, nghóa là ở
bất kỳ trạng thái nào của xung clock (dù đang ở mức logic cao hay thấp hoặc đang
chuyển trạng thái) ta đều thực hiện được việc reset IC bằng cách hạ chân Clr này
xuống mức thấp.
1 2 3
4
5
6
7
8 14 13
12
11 9 10
V
CC

GND
A
Q
B
Q
A

B
Q
C
Q
D

Q
H
Q
G
Q
F

Q
E
Clr
Clk
74164
SƠ ĐỒ CHÂN IC
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 12

Q
A
~ Q
H
: các ngõ ra song song của IC. Các ngõ này có thể được lấy ra cùng lúc
hoặc từng ngõ tuỳ vào yêu cầu của người sử dụng.
Sơ đồ nội bộ của IC 74164 như sau:

IC 74164 có bảng các trạng thái hoạt động như sau:

OPERATING
MODE
INPUTS OUTPUTS
Clr A B Q
A
Q
B
– Q
H

Reset (Clear) L x x L L – L

Shift
H
H
H
H
l l
l h

h l
h h
L
L
L
H
q
A
- q
G
q
A
- q
G
q
A
- q
G
q
A
- q
G

L (l): LOW Voltage Levels.
H(h): HIGH Voltage Levels.
x: Don’t Care.
q
n
: biểu thò cho trạng thái logic tại ngõ ra thứ n của IC (n: A ~ H).
* Nguyên tắc hoạt động của IC 74164:

Nguyên tắc hoạt động của IC được giải thích như sau: khi có cạnh lên xung Ck
đầu tiên tác động vào chân Clk thì dữ liệu ở ngõ vào (A, B) sẽ được dòch đến ngõ ra
đầu tiên Q
A
, trạng thái logic của tất cả các ngõ ra khác không thay đổi.
Khi xung Ck thứ hai tác động thì dữ liệu từ ngõ ra đầu tiên Q
A
sẽ dòch đến ngõ
ra thứ hai Q
B
, dữ liệu từ ngõ vào được dòch đến ngõ ra đầu tiên, trạng thái logic của tất
cả các ngõ ra còn lại không đổi.
A
B
Clk
Clr
D
Q
C
D

Q
A

D Q
C
D
C
D

D Q
Q
B

Q
H

SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN
TRONG CỦA IC 74164
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 13

Cứ tương tự như thế cho đến khi xung thứ 8 tác động thì dữ liệu đầu tiên đã được
dòch đến ngõ ra cuối cùng Q
H
. Dữ liệu ở ngõ vào dòch đến ngõ ra Q
A
, dữ liệu từ Q
A
dòch
sang Q
B
,… Như vậy dữ liệu đưa vào nối tiếp đã được lấy ra song song ở cả 8 ngõ ra sau
8 xung Ck tác động.
Khi có xung thứ 9 tác động thì dữ liệu từ ngõ vào sẽ được chuyển đến ngõ ra
đầu tiên, trạng thái logic ở các ngõ ra khác sẽ được dòch phải một bit (như hình vẽ),
trạng thái logic ở ngõ ra cuối cùng sẽ tự động biến mất.
IV. IC 74138:
* Giới thiệu IC 74138:
IC 74138 là loại IC dùng giải mã/giải đa hợp (Decoder/Demultiplexer) làm việc

được với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã đòa chỉ tác động vào
chân chọn IC (Chip Select) của các IC nhớ lưỡng cực.
IC 74138 có sơ đồ chân như sau:






SƠ ĐỒ CHÂN IC 74138
Chức năng các chân của IC 74138:
V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V).
A
0
, A
1
, A
2
: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường
đòa chỉ của IC 74138). Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng thái
logic khác nhau ở 8 ngõ ra của IC (2
3
= 8).
E1, E2, E3: 3 ngõ vào điều khiển IC. IC chỉ được phép hoạt động bình thường
khi cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logic

thấp, E3 ở mức logic cao). Chỉ cần 1 trong 3 chân này ở mức logic không phù hợp thì IC
sẽ bò cấm ngay lập tức (tất cả các ngõ ra đều ở mức logic cao) bất chấp trạng thái ở các
ngõ vào còn lại.
O
0
– O
7
: các ngõ ra của IC. Tùy thuộc vào trạng thái của các đường đòa chỉ mà
ta có trạng thái ở ngõ ra tương ứng. Khi IC đang hoạt động bình thường (cả 3 chân điều
khiển đều ở mức logic cho phép) thì tại một thời điểm nhất đònh chỉ có một ngõ ra duy
nhất được ở mức logic thấp, tất cả các ngõ còn lại đều phải ở mức logic cao.


16
1 2 3
4
5
6
7 8
15
14
13
12
11
9
10
V
CC

GND A

0

E
1
\ A
2
A
1
E
2
\ E
3

O
7
\
O
0
\ O
1
\ O
2
\
O
3
\ O
4
\
O
5

\ O
6
\
74138
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 14

IC 74138 có sơ đồ mô tả hoạt động bên trong như sau:














Bảng trạng thái của IC 74138:

INPUTS OUTPUTS
E1\ E2\ E3 A
0
A
1
A

2
O
0
\ O
1
\ O
2
\ O
3
\ O
4
\ O
5
\ O
6
\ O
7
\
H
X
X
L
L
L
L
L
L
L
L
x

H
x
L
L
L
L
L
L
L
L
X
x
L
H
H
H
H
H
H
H
H
x
x
x
L
H
L
H
L
H

L
H
x
x
x
L
L
H
H
L
L
H
H
x
x
x
L
L
L
L
H
H
H
H
H
H
H
L
H
H

H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H

H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H

H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L

H: HIGH Voltage Level.
A
0
A
1
A
2

E1\ E2\ E3
O
6
O
7
O
5
O
4
O
3
O
2
O
1

O
0

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 15

L: LOW Voltage Level.
x: Don’t care.
* Nguyên tắc hoạt động của IC 74138:
Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 3 chân cho phép (E1, E2, E3) ở
trạng thái cấm (không cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74138 đều ở
mức logic cao bất chấp trạng thái logic của các chân đòa chỉ (A
0
, A

1
, A
2
). Chẳng hạn
như khi chân E1 ở mức logic cao thì tất cả các ngõ ra của IC đều ở mức logic cao, bất
chấp trạng thái của các chân còn lại như: E2, E3, A
0
, A
1
, A
2
.
Ta nhận thấy khi cả 3 đường đòa chỉ đều ở mức logic thấp 00h (với điều kiện là
các ngõ vào điều khiển đều phải ở mức logic thích hợp để IC hoạt động) thì chỉ có duy
nhất một ngõ ra đầu tiên là ở mức logic thấp, tất cả các ngõ ra còn lại đều ở mức logic
cao.
Khi đòa chỉ đưa vào IC tăng lên một (01h) thì mức logic thấp này được chuyển
đến ngõ ra thứ hai và cũng chỉ có duy nhất ngõ ra này ở mức logic thấp.
Khi đòa chỉ đưa vào IC là 08h thì mức logic thấp sẽ ở ngõ ra cuối cùng (O
7
).
Như vậy, mức logic thấp ở ngõ ra sẽ di chuyển tương ứng với đòa chỉ đưa vào IC.
V. IC 74373:
* Giới thiệu IC 74373:
IC 74373 gồm 8 mạch chốt là các Flip-Flop cùng với 8 bộ đệm ngõ ra 3 trạng
thái. IC này có hai chân điều khiển: một chân cho phép nhập dữ liệu vào IC, chân còn
lại quyết đònh việc xuất dữ liệu của IC, cả hai chân này làm việc độc lập với nhau.
Trạng thái logic ở ngõ vào và ngõ ra của IC không đảo nhau.
IC 74373 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 74373
Chức năng các chân của IC như sau:
V
CC
, GND: tương tự như các IC trên, hai chân này cũng dùng để cấp nguồn nuôi
cho IC, V
CC
cũng nối với +5V, GND được nối mass.
LE: latch enable, chân cho phép chốt dữ liệu. Khi chân này ở mức logic cao thì
dữ liệu mới được phép nhập vào IC, khi nó ở mức logic thấp thì dữ liệu mới không được
phép nhập vào và dữ liệu cũ (đã được đưa vào trước đó) vẫn còn ở ngõ ra của nó.
16
1 2 3
4
5
6
7
8
15 14 13 12 11
9 10
V
CC

GND OE\
D

2

D
1

O
1
O
2

O
3

D
3

O
8

D
8
D
7

O
7
O
6

D

6

D
5

74373
20 19 17
18
D
4
O
4

O
5

LE
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 16

OE: output enable, chân cho phép xuất dữ liệu. Khi chân này ở mức logic thấp
thì dữ liệu ở ngõ ra của Flip-Flop (bên trong IC) được đưa ra ngoài. Ngược lại, khi chân
này ở mức logic cao thì dữ liệu không được phép đưa ra ngoài và tất cả cá ngõ ra đều ở
trạng thái tổng trở cao.
D
1
– D
8
: data inputs, các ngõ vào của IC. Dữ liệu được đưa vào IC thông qua
các ngõ này.

O
1
– O
8
: outputs, các ngõ ra tương ứng với các ngõ vào trên. Cụ thể là ngõ ra O
1

tương ứng với ngõ vào D
1
, O
2
tương ứng với D
2
,… O
8
tương ứng với D
8
.
IC 74373 có sơ đồ nội bộ như sau:










Bảng các trạng thái hoạt động của IC 74373:

OUTPUT
ENABLE
(OE)
LATCH
ENABLE
(LE)

D
n


O
n

L
L
L
H
H
H
L
X
H
L
X
X
H
L
Q

0

Z

H: HIGH Voltage Level.
L: LOW Voltage Level.
Z: High Impedence (tổng trở cao).
X: Immaterial (không quan trọng).
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN
TRONG CỦA IC 74373
LATCH
ENABLE
LE
D
G
D
D
1

D
G G
O O O
D
2
D
8

O
1
O

2
O
8

OUTPUT
ENABLE
OE
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 17

D
n
: ngõ vào thứ n của IC.
O
n
: ngõ ra thứ n (tương ứng ngõ vào thứ n) .
* Nguyên tắc hoạt động của IC 74373:
Dựa vào bảng trạng thái ta nhận thấy dữ liệu mới chỉ được phép truyền qua IC
khi cả hai chân điều khiển (LE và OE) ở mức logic thích hợp: LE ở mức logic cao, OE ở
mức logic thấp. Khi cả hai chân điều khiển ở trạng thái này thì dữ liệu ở ngõ vào sẽ
được đưa vào bên trong IC (truyền qua các Flip-Flop) và đưa thẳng ra ngoài thông qua
các cổng đệm ngõ ra 3 trạng thái.
Khi chân OE ở mức logic thấp (cho phép) mà chân LE cũng ở mức logic thấp
(cấm) thì dữ liệu ở ngõ ra của IC là dữ liệu cũ (vừa mới được truyền qua IC). Lúc này
dữ liệu mới ở ngõ vào sẽ không được phép nhập vào IC.
Ngược lại, khi chân OE ở mức logic cao thì ngõ ra của IC sẽ ở trạng thái tổng trở
cao, bất chấp trạng thái logic của các ngõ vào còn lại. Mặc dù ngõ ra ở trạng thái tổng
trở cao nhưng dữ liệu ở ngõ vào (nếu có) vẫn được phép đưa vào IC (đưa đến ngõ ra
của các Flip-Flop ở bên trong IC). Dữ liệu này sẽ được phép truyền đến ngõ ra khi
chân OE về lại mức logic thấp.

Khi cả hai chân điều khiển đều ở trạng thái cấm (chân OE ở mức logic cao,
chân LE ở mức logic thấp) thì ngõ ra sẽ ở trạng thái tổng trở cao và ngõ vào sẽ không
được phép nhập dữ liệu mới vào. Như vậy, ở trạng thái này thì IC hoàn toàn không giao
tiếp với bất kỳ linh kiện nào khác ở cả ngõ vào và ngõ ra.
VI. IC 74573:
IC 74573 cũng là một bộ chốt dữ liệu 8 bit giống như IC 74373. Nó cũng có hai
chân điều khiển việc chốt và xuất dữ liệu, mức logic cho phép của các chân điều khiển
này cũng giống như ở IC 74373. Ngoài ra, IC 74573 còn có chức năng các chân, bảng
trạng thái, nguyên lý hoạt động đều giống với IC 74373, chỉ có sơ đồ chân là khác.
Việc thiết kế các IC như vậy nhằm đáp ứng được các nhu cầu rất đa dạng của
người tiêu dùng, giúp việc sử dụng các IC được linh hoạt hơn trong nhiều ứng dụng
khác nhau.
IC 74573 có sơ đồ chân như sau:






SƠ ĐỒ CHÂN IC 74573

16
1 2 3
4
5
6
7 8
15 14 13 12 11
9 10
V

CC

GND
OE\
D
2
D
1

O
1

O
2

O
3

D
3

O
8

D
8
D
7

O

7

O
6

D
6
D
5

74573
20 19 17
18
D
4

O
4
O
5

LE
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 18

VII. IC 74241:
* Giới thiệu về IC 74241:
IC 74241 gồm 8 bộ đệm/thúc dữ liệu ở bên trong với ngõ ra 3 trạng thái. Các
đường này được chia làm hai nhóm, mỗi nhóm có một chân điều khiển riêng. Hai nhóm
này làm việc độc lập với nhau, các chân điều khiển cũng không gây ảnh hưởng gì đến

nhau. Nói rõ hơn là khi một nhóm có chân điều khiển đang ở trạng thái cho phép
truyền dữ liệu, nhóm còn lại có chân điều khiển ở trạng thái cấm (không cho phép
truyền dữ liệu) thì chỉ có nhóm thứ hai là không được phép truyền dữ liệu, còn nhóm
thứ nhất được phép truyền tự do.
Hai chân điều khiển này có trạng thái logic lúc cho phép đảo nhau nên khi hai
chân có cùng trạng thái logic thì chỉ có duy nhất một nhóm là được phép truyền dữ liệu,
nhóm còn lại sẽ có ngõ ra tổng trở cao.
IC 74241 có sơ đồ chân như sau:






SƠ ĐỒ CHÂN IC 74241
Chức năng các chân:
V
CC
, GND: đây là hai chân cấp nguồn cho IC. V
CC
nối đến +5V, GND nối với
mass (0V). Do là IC số thuộc họ TTL nên nguồn cung cấp cần phải có độ ổn đònh tốt thì
IC mới làm việc tốt được (VCC  5%).
1G: chân điều khiển của nhóm 1. Như đã giới thiệu ở trên thì IC này được chia
làm hai nhóm, đây là một nhóm của nó. Chân này sẽ cho phép các phần tử trong nhóm
của nó (nhóm 1) được phép hay không được phép truyền dữ liệu. Nó tác động ở mức
logic thấp, có nghóa là khi chân này ở mức logic thấp thì dữ liệu mới được phép truyền
qua, ngược lại khi nó ở mức logic cao thì dữ liệu không được phép truyền qua và ngõ ra
sẽ ở trạng thái tổng trở cao.
2G: chân điều khiển của nhóm 2. Cũng tương tự như chân 1G, chân này điều

khiển việc truyền dữ liệu của các phần tử thuộc nhóm 2. Mức logic cho phép truyền dữ
liệu của chân này khác với chân trên, nó tác động ở mức logic cao: dữ liệu chỉ được
phép truyền qua khi nó ở mức logic cao, ngõ ra sẽ ở trạng thái tổng trở cao khi nó ở
mức logic thấp.
1A
1
– 1A
4
: các ngõ vào của nhóm 1.
2A
1
– 2A
4
: các ngõ vào của nhóm 2.
16
1 2 3 4 5
6
7
8
15 14 13 12 11
9 10
V
CC

GND
2Y
4
1A
1

1Y
1
1Y
2
1Y
3

1A
2

1Y
4

2Y
1
1A
4

2A
2

2A
1

2Y
2
1A
3

74241

20 19 17
18
2Y
3

2A
4

2A
3

2G
1G
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 19

1Y
1
– 1Y
4
: các ngõ ra của nhóm 1.
2Y
1
– 2Y
4
: các ngõ ra của nhóm 2.
IC 74241 có sơ đồ nội bộ như sau:

Bảng các trạng thái hoạt động của IC 74241:

INPUTS OUTPUTS INPUTS OUTPUTS
1G D 2G D
L
L
H
L
H
X
L
H
Z
H
H
L
L
H
X
L
H
Z

H: HIGH Voltage Level.
L: LOW Voltage Level.
X: Immaterial.
Z: HIGH Impedence.
* Nguyên tắc hoạt động của IC 74241:
Dựa vào bảng các trạng thái hoạt động của IC ta nhận thấy trạng thái hoạt động
của nó được chia làm hai nhóm riêng biệt, mỗi nhóm được điều khiển bởi một chân
điều khiển của riêng nó.
Do hai chân điều khiển có trạng thái logic khi cho phép là đảo nhau nên ở đây
chỉ xét nguyên tắc hoạt động của một nhóm, cách hoạt động của nhóm còn lại cũng
được giải thích tương tự.
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN
TRONG CỦA IC 74241
2G
1A
1
1A
2
1A
3

1G
1A
4
2A
1
2A
2
2A
3

2A
4

1Y
1
2Y
1
1Y
2
2Y
2
1Y
3
2Y
3
1Y
4
2Y
4

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 20

Xét nguyên tắc hoạt động của nhóm 1, nhóm này được điều khiển bởi chân 1G.
Chân điều khiển của nhóm này tác động ở mức logic thấp, nghóa là dữ liệu chỉ được
phép truyền qua khi nó đang ở mức logic thấp. Khi chân điều khiển ở mức logic cao thì
nó sẽ làm cho cả 4 ngõ ra của nhóm 1 ở trạng thái tổng trở cao, bất chấp trạng thái
logic ở các ngõ vào.
VIII. IC 7404:
7404 là loại IC cổng thuộc họ TTL, bên trong nó gồm 6 cổng đảo.

Khi số lượng cổng được sử dụng ít hơn 6 thì ở các cổng không sử dụng ta nên nối
nó lên +V
CC
hay nối xuống mass qua một điện trở khoảng vài trăm  đến 1K để các
cổng không sử dụng này không gây nhiễu đến quá trình làm việc của các cổng khác.
IC 7404 cần nguồn nuôi chuẩn 5V ( 10%).
IC 7404 có sơ đồ chân như sau:







SƠ ĐỒ CHÂN IC 7404
Để việc sử dụng IC được tốt hơn thì ta nên xem bảng các thông số của IC 7404
do nhà sản xuất cung cấp.

KÝ HIỆU THẤP NHẤT ĐIỂN HÌNH CAO NHẤT ĐƠN VỊ ĐO
V
CC
4.5 5.0 5.5 V
T
A
0 25 70
o
C
I
OH
-1.0 mA

I
OL
20 mA

Giải thích các chữ viết tắt ở bảng trên
V
CC
: nguồn cung cấp cho IC.
T
A
: giới hạn nhiệt độ của môi trường làm việc cho IC (IC còn hoạt động được
khi nhiệt độ môi trường làm việc còn trong giới hạn cho phép, cụ thể là từ 0
o
C – 70
o
C).
1 2 3 4 5 6 7
8 14 13 12 11 9 10
V
CC

GND
7404
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 21

I
OH
: dòng ngõ ra của IC khi ngõ ra ở mức logic cao. Khi ngõ ra của IC ở mức
logic cao thì có dòng điện từ IC đổ ra để cung cấp cho tải, dòng này có giá trò thấp.

I
OL
: dòng ngõ ra của IC khi ngõ ra ở mức logic thấp. Khi ngõ ra của IC ở mức
logic thấp thì có dòng điện từ ngoài đổ vào IC (từ tải hoặc +V
CC
đến ngõ vào IC rồi
xuống mass), dòng này có giá trò cao.
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 22

CHƯƠNG 3: GIỚI THIỆU VỀ EPROM
I. GIỚI THIỆU TỔNG QUÁT VỀ CÁC IC NHỚ:
EPROM là một loại trong họ các IC nhớ. Nó có thể lập trình được và xóa được
rất nhiều lần. Trước khi biết cách sử dụng EPROM thì ta cũng nên xem qua một chút
về ý nghóa của tên gọi cũng như quá trình phát triển của nó.
Bộ nhớ bán dẫn được chế tạo đầu tiên có tên gọi là ROM (ROM: Read Only
Memory có nghóa là bộ nhớ chỉ đọc). Với ROM, ta chỉ có thể đọc dữ liệu ra chứ không
thể viết dữ liệu mới vào nó bất cứ khi nào ta muốn. ROM có cách truy xuất dữ liệu như
sau:









ROM nhận mã số vào (các đường đòa chỉ) và cho mã số ra tương ứng (dữ liệu
cần truy xuất) khi được các ngõ vào điều khiển cho phép. Do không thể ghi dữ kiện

mới vào nên ROM chỉ được sản xuất hàng loạt ở số lượng lớn và ghi cùng một chương
trình có độ phổ dụng cao (chương trình được sử dụng trong nhiều ứng dụng thực tế với
số lượng lớn).
Để đáp ứng cho các nhu cầu riêng biệt hay các yêu cầu có độ phổ dụng không
cao (sử dụng với số lượng ít), ROM thảo chương được đã được chế tạo (PROM:
Programable ROM nghóa là ROM có thể lập trình được). Tuy nhiên, với PROM thì
người sử dụng chỉ ghi chương trình được có một lần, nếu ghi sai hay muốn đổi chương
trình khác thì phải thay PROM mới. Để khắc phục thiếu sót này, EPROM đã được chế
tạo.
EPROM (Erasable PROM: ROM có thể lập trình được và xóa được). EPROM có
hai loại là UV-EPROM (Ultra Violet EPROM: EPROM xóa bằng tia cực tím) và E-
EPROM (Electrically EPROM: EPROM xóa bằng xung điện). Do UV-EPROM được sử
dụng rộng rãi hơn E-EPROM nên khi nói đến EPROM thì thường là nói đến UV-
EPROM. EPROM được xóa bằng cách rọi tia cực tím với bước sóng và cường độ thích
hợp trong khoảng thời gian mà nhà sản xuất quy đònh vào cửa sổ xóa trên lưng
EPROM. Việc xóa E-EPROM được thực hiện bằng các xung điện nên sẽ dễ dàng,
nhanh chóng và chính xác hơn khi xóa EPROM. Tuy nhiên, để xóa được E-EPROM thì
cần phải có các mạch xóa riêng biệt cho từng loại E-EPROM, và mạch xóa này phải
MÃ
SỐ
VÀO
MÃ SỐ RA

ROM
CÁC NGÕ VÀO
ĐIỀU KHIỂN
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 23

hoạt động tốt, nếu không sẽ làm cho E-EPROM hoạt động không bình thường (không

như mạch xóa EPROM, có thể xóa được nhiều loại EPROM trong cùng một lúc và chỉ
cần sử dụng cùng một mạch xóa và nếu mạch xóa có bò hỏng thì ta chỉ không xóa được
EPROM chứ không ảnh hưởng gì tới sự hoạt động của nó sau này).
Thời gian gần đây có xuất hiện thêm loại IC nhớ mới: bộ nhớ Flash (có người
gọi là Flash ROM). Nguyên lý hoạt động của bộ nhớ Flash cũng giống như E-EPROM,
chỉ có điện thế xóa thấp hơn và tốc độ làm việc của nó nhanh hơn so với E-EPROM.
Bộ nhớ Flash này thường được sử dụng thay thế cho các ổ đóa mềm và cứng trong các
máy tính xách tay (Notebook). Bộ nhớ Flash có thể hoạt động gần mềm dẻo như RAM
nhưng lại không bò mất dữ liệu khi bò mất điện.
Các EPROM thường được ký hiệu bắt đầu bằng 27xxx, với x là các số chỉ dung
lượng của EPROM và tính bằng Kbit. Chẳng hạn như EPROM 2708 có dung lượng bộ
nhớ là 8 Kbit (tương đương 1 Kbyte do EPROM 2708 có bus dữ liệu dài 8 bit), EPROM
2764 có dung lượng là 64 Kbit (8 Kbyte), EPROM 27256 có dung lượng là 256 Kbit (32
Kbyte)…
II. CÁCH TRUY XUẤT DỮ LIỆU CỦA EPROM:
Các EPROM đều có cách truy xuất dữ liệu như sau:











Nguyên lý hoạt động của EPROM khi ở chế độ đọc dữ liệu như sau (giải thích
dựa vào hình vẽ trên): đòa chỉ đặt vào EPROM sẽ được giải mã thành các đòa chỉ hàng
và đòa chỉ cột riêng biệt bên trong nó (do ma trận nhớ được tổ chức theo cách chọn

trùng phùng) nhờ các mạch X DECODER và Y DECODER. Dữ liệu ứng với đòa chỉ
này sẽ được đưa đến bộ đệm ngõ ra (OUTPUT BUFFER) và chỉ được phép xuất ra khi
được sự cho phép của bộ điều khiển xuất dữ liệu (OUTPUT CONTROL). Do đó các
chân OE, CE phải ở mức logic thấp (0V); các chân PGM, V
PP
phải ở mức logic cao
(V
CC
) khi EPROM đang ở chế độ đọc dữ liệu.
Tổ chức ma trận nhớ theo cách chọn trùng phùng: đòa chỉ của một tế bào nhớ
được quy đònh bởi đòa chỉ hàng và đòa chỉ cột, chỉ có những tế bào nhớ mà đòa chỉ hàng
OUTPUT
CONTROL
Y
DECODER
X
DECODER
OUTPUT
BUFFER
Y
GATING

MATRIX
MEMORY
ADDRESS
INPUTS
DATA
OUTPUTS
OE\
CE\

PGM\
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 24

và đòa chỉ cột đều ở mức logic cao thì mới được chọn để đưa dữ liệu ra ngoài. Để hiểu
rõ hơn về cách tổ chức ma trận nhớ theo cách chọn trùng phùng, ta hãy xem hình vẽ
sau:



















TỔ CHỨC MA TRẬN NHỚ THEO CÁCH CHỌN TRÙNG PHÙNG
Ta nhận thấy trong hình vẽ trên thì tế bào nhớ chỉ có một bit. Khi muốn số
lượng bit ở ngõ ra tăng lên thì số lượng bit trong một tế bào nhớ phải tăng lên theo, và
lúc này số lượng đường bit cũng phải tăng lên tương ứng, kéo theo số cổng đệm ngõ ra

cũng phải tăng lên theo.
Chẳng hạn như EPROM 2764 có 8 bit ở ngõ ra thì tế bào nhớ của nó phải là 8
bit, 8 bit này được đưa đến 8 đường bit riêng biệt, mỗi đường bit cũng được nối đến một
bộ đệm ngõ ra riêng biệt.
III. KHẢO SÁT VÀI EPROM THÔNG DỤNG:
1. EPROM 2732:
EPROM 2732 là một IC nhớ có dung lượng 4 Kbyte, gồm 12 đường đòa chỉ, 24
chân. Các chân được sắp xếp như sau:

GIẢI MÃ Y ( GIẢI MÃ CỘT )
1 TRONG N

GIẢI
MÃ
X
(GIẢI MÃ
HÀNG)
1
TRONG
M
ĐỆM
NGÕ
RA
Các đường
từ Y (cột)
Các đường
từ X (hàng)
Tế bào nhớ
(1 bit)
Đường bit

Dữ liệu ra
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Svth: Vương Kiến Hưng 25









SƠ ĐỒ CHÂN EPROM 2732
EPROM 2732 có bảng trạng thái hoạt động như sau:

Pins
MODE
CE
(18)
OE/V
PP

(20)
V
CC

(24)
Outputs
(9 ~11, 13 ~17)
Read V

IL
V
IL
+5V D
out

Standby V
IH
Don’t Care +5V High Z
Program V
IL
V
PP
+5V D
in

Program Verify V
IL
V
IL
+5V D
out

Program Inhibit V
IH
V
PP
+5V High Z

Chức năng các chân:

V
CC
, GND: là hai chân cấp nguồn cho EPROM, V
CC
nối với +5V, GND nối mass
(0V). Nguồn nuôi cho EPROM cần có độ ổn đònh cao. Khi cấp nguồn thì phải luôn luôn
đúng cực tính, không được phép sai.
CE: chip enable, chân chọn IC. Chỉ ở trạng thái chờ và cấm nạp trình thì chân
này mới ở mức logic cao, các trạng thái còn lại thì nó phải ở mức logic thấp. Khi CE
được đưa lên mức logic cao thì các ngõ ra của EPROM sẽ ở trạng thái tổng trở cao, bất
chấp trạng thái logic ở các ngõ vào còn lại.
OE/V
PP
: chân này có hai chức năng là cho phép xuất dữ liệu và điều khiển nạp
trình. Khi EPROM đang đọc dữ liệu thì chân này phải ở mức logic thấp, còn khi nạp
chương trình thì chân này phải ở mức logic cao (V
PP
, giá trò V
PP
này được nhà sản xuất
quy đònh).
A
0
~ A
11
: các đường đòa chỉ của EPROM, khi nạp chương trình hoặc truy xuất dữ
liệu thì đều cần các đường đòa chỉ này. Khi áp đòa chỉ ô nhớ cần truy xuất hoặc cần nạp
chương trình vào thì các bộ giải mã hàng và giải mã cột bên trong EPROM sẽ chọn lấy
1 2 3 5
16

4
6
7
8
15 14 13
12
21
9 10
V
CC

GND
D
2

D
1
A
1
A
2
A
3

D
3

A
8

D
0

D
7

A
7

A
6

D
6
D
5

2732
20 19 17 18
D
4

A
4
A
5

3
2
1

5
11
23 24 22
A
9
A
11
A
10

A
0

OE/V
PP

CE