nghiên cứu cấu trúc và mô phỏng quá trình vận chuyển của set (transistor đơn điện tử)

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH

CÔNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG

NGHIÊN CỨU CẤU TRÚC VÀ MÔ PHỎNG
QUÁ TRÌNH VẬN CHUYỂN CỦA SET
(TRANSISTOR ĐƠN ĐIỆN TỬ)
S

K

C

0

0

3

9

5

9

MÃ SỐ: T39 - 2008

S KC 0 0 2 1 5 0

Tp. Hồ Chí Minh, 2008


BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH


ĐỀ TÀI NCKH CẤP TRƯỜNG

NGHIÊN CỨU CẤU TRÚC VÀ MÔ PHỎNG QUÁ TRÌNH VẬN CHUYỂN
CỦA SET(TRANSISTOR
ĐƠN ĐIỆN TỬ)

MÃ SỐ: T39 – 2008

THUỘC NHÓM NGÀNH: KHOA HỌC KỸ THUẬT
NGƯỜI CHỦ TRÌ: LÊ HOÀNG MINH
ĐƠN VỊ: KHOA ĐIỆN -ĐIỆN TỬ

TP. HỒ CHÍ MINH – 12/2008


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

B
NỘI DUNG

Ths. LÊ HOÀNG MINH

1


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

I. MỤC ĐÍCH NGHIÊN CỨU
- Nghiên cứu cấu trúc SET.
- Mô phỏng quá trình vận chuyển của SET.
II. PHƯƠNG PHÁP NGHIÊN CỨU
- Phương pháp tham khảo tài liệu
- Xây dựng mô hình.
- Tính toán mô phỏng.
III. NỘI DUNG NGHIÊN CỨU
- Nghiên cứu tổng quan về SET.
- Mô phỏng quá trình vận chuyển của SET.
- Viết tài liệu học tập.
- Viết báo cáo kết quả đề tài

Ths. LÊ HOÀNG MINH

2


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

CHƯƠNG I

TỔNG QUAN VỀ TRANSISTOR ĐƠN
ĐIỆN TỬ SET

Ths. LÊ HOÀNG MINH

3


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

1.1 Các khái niệm cơ bản của transistor đơn điện tử
Các khái niệm cơ bản trong lý thuyết về transistor đơn điện tử còn được gọi là
thuyết dao động Coulomb.
1.1.1 Mô hình thông số hoá của SET
Cấu trúc của transistor đơn điện tử gồm một chấm lượng tử được bao quanh bởi
ba điện cực: cực nguồn, cực máng và cực cổng. Cực nguồn và máng ghép với chấm
bằng tiếp xúc đường hầm nên điện tử có thể từ các cực này xuyên hầm vào chấm. Cực
cổng được ghép với chấm bằng lớp ôxit cách điện cản không cho điện tử đi từ cực này
vào chấm. Khi thế thiên áp trên mỗi cực thay đổi sẽ gây ra sự biến đổi thế điện hoá
trên chấm dẫn đến số điện tử trên chấm thay đổi theo. Hình1.1.1 mô tả cấu trúc của
SET với các thông số quan trọng.
D

Drain
V

S

Source

QD
CD

CS
CG
Gate
VG

Hình 1.1.1: Sơ đồ cấu trúc và các thông số của SET
Thế điện hoá  N của chấm có N điện tử được tính bằng hiệu giữa năng lượng
tổng U(N) của chấm có N điện tử và năng lượng tổng U(N-1) của chấm có (N-1) điện
tử không phụ thuộc vào thế tại các cực. Sau đây bổ sung thêm ảnh hưởng của thế tại
các điện cực vào năng lượng tổng với cực nguồn nối đất (VS = 0). Lúc này mức  N thay
đổi theo biểu thức sau:

 N  U ( N )  U ( N  1)  EN

N  1 e

2


2

CT

 eVdot

(1.1.1)

Thành phần được bổ sung vào chấm eVdot cho thấy ảnh hưởng của các tụ
ghép các điện cực với chấm lên thế điện hoá. Trong đó Vdot là hàm theo thế cổng
và thế máng được chỉ ra ở phương trình sau:
Vdot 

1
CT

C V

i i

G , D, S



CD
C
V  G VG
CT
CT

(1.1.2)

Với: CT = CG + CD + CS
Để đơn giản ta giả sử Vdot và năng lượng nạp ( EC  E ) không phụ thuộc vào

số điện tử trong chấm.
Ths. LÊ HOÀNG MINH

4


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Biểu đồ năng lượng của SET được vẽ lại ở hình 1.1.2. Trong đó  chỉ sự mở
rộng bên trong của các mức năng lượng cơ bản gây ra bởi các tác nhân môi trường
hình thành các mức kích thích. Điện tử có thể tồn tại ở trạng thái kích thích và có
khả năng gây ra xuyên hầm nếu thời gian tồn tại của của điện tử ở trạng thái kích
thích lớn hơn thời gian xuyên hầm.

D

S

S

D
Drain
electrode

Source
electrode

Hình 1.1.2: Biểu đồ năng lượng của SET ở chế độ chấm lượng tử.

Kết hợp phương trình (1.1.1) và (1.1.2) tính được độ biến thiên của thế điện
hóa  N theo V và VG :
C

C
 N  e D V  G VG 
CT 
 CT

(1.1.3)

Từ phương trình (1.1.3) cho thấy ảnh hưởng của thế thiên áp tại các cực điều
khiển tỉ lệ với tỉ số giữa điện dung cực tương ứng và điện dung tổng.
Như đã đề cập ở phần trên, chấm chứa N điện tử với thế điện hoá  N của
điện tử thứ N nằm phía dưới mức Fermi của cực máng và nguồn D , S . Xét trường
hợp  N 1 nằm phía trên D , S , trạng thái năng lượng thứ (N+1) trong chấm không bò
chiếm còn được gọi là trạng thái trống. Kết quả không có dòng qua chấm lượng tử.
Nói cách khác dòng bò khoá do năng lượng nạp ( EC  E ) lớn bằng hiệu của
 N và  N 1 . Trường hợp  N 1 nằm phía dưới D , S điện tử sau khi xuyên hầm vào

chấm bò giam giữ lại trong chấm. Do đó trong trường hợp này cũng không có dòng
qua chấm. Trường hợp  N 1 nằm ở khoảng giữa  S và  D , lúc này trạng thái tích
điện của chấm dao động giữa N và (N+1). Quá trình xuyên hầm điện tử xảy ra liên
tiếp có dòng qua linh kiện. Do điện tử đi vào chấm chiếm các trạng thái trống với
các mức năng lượng gián đoạn sau đó xuyên hầm ra khỏi chấm.
Ths. LÊ HOÀNG MINH

5

Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

1.1.2
Điều kiện hoạt động ở chế độ chấm lượng tử
Hoạt động truyền tải điện tử được quan sát khi năng lượng nạp EC  E lớn hơn
nhiều so với năng lượng nhiệt kBT tránh xuyên hầm do thăng giáng nhiệt. Trong đó
năng lượng bổ sung điện tích EC  E phụ thuộc rất nhiều vào hình dạng và kích
thước của chấm lượng tử.
Nếu E  kBT thì chấm được gọi là “chấm cổ điển” và E  kBT chấm được
gọi là “Chấm lượng tử. Trong chấm cổ điển, phổ năng lượng liên tục độ dẫn được
biểu diễn bằng tốc độ xuyên hầm trung bình của các mức năng lượng. Ngược lại
trong chấm lượng tử phổ năng lượng gián đoạn tốc độ xuyên hầm cho mỗi trạng
thái được xác đònh.
1.1.3
Tốc độ xuyên hầm của điện tử
Trong linh kiện transistor đơn điện tử, các rào đường hầm tách chấm lượng tử
thông qua hai cực nguồn và máng. Do đó ở chế độ chấm lượng tử tốc độ xuyên hầm
giữa chấm và hai cực được biểu diễn bởi  S ,  D . Theo thuyết chính thống như đề
cập ở phần trên, tốc độ xuyên hầm qua rào thay đổi ứng với mỗi mức lượng tử trên
chấm, được xác đònh bằng số điện tử xuyên hầm trong đơn vò thời gian. Do đó đơn
vò của tốc độ xuyên hầm là Hezt (Hz). Nếu S  D (hay D  S ), kết quả xuất
hiện dòng điện tử e  D chảy qua linh kiện. Nói cách khác linh kiện đang ở trạng
thái mở. Theo thực nghiệm, thông lượng dòng qua một mức năng lượng của chấm
lượng tử thường nhỏ hơn 1 nA với tốc độ xuyên hầm cỡ 6 GHz. Tốc độ xuyên hầm
còn phụ thuộc nhiều vào nhiệt độ và bề rộng của rào (hay điện trở tiếp xúc).
1.2 Chấm lượng tử một mức (Single-level quantum dot)
Khi kích thước đảo giảm tới thang nanômét, năng lượng cần bổ sung vào đảo
lớn hơn sự thăng giáng nhiệt lúc này đảo hoạt động ở chế độ chấm lượng tử. Bên

trong chấm các điện tử chiếm các trạng thái ứng với mức năng lượng gián đoạn.
Khi thiên áp cho cực nguồn máng làm thay đổi mức Fermi ở hai cực kết quả điện tử
có thể xuyên hầm vào chấm. Đồng thời để điện tử có thể di chuyển ra khỏi chấm
khi thế điện hoá ứng với trạng thái trống trong chấm lớn hơn mức Fermi của hai
cực. Tóm lại để điện tử có thể truyền qua linh kiện thì thế điện hoá của trạng thái
trống phải nằm trong cửa sổ mức Fermi của hai cực. Thực tế trong cửa sổ mức
Fermi của hai cực có nhiều trạng thái trống do đó có thể xảy ra quá trình xuyên
hầm liên tiếp của nhiều điện tử “cotuneling” cùng lúc. Việc giải bài toán chấm
lượng tử nhiều mức (nhiều trạng thái trống trong cửa sổ mức Fermi) gây rất nhiều
khó khăn do khối lượng phép tính quá nhiều liên quan đến tốc độ xuyên hầm, xác
suất chấm ở từng trạng thái, xác suất mà điện tử ở hai cực có năng lượng bằng với
mức năng lượng của trạng thái trống trong chấm “hàm phân bố Fermi”,…
Ths. LÊ HOÀNG MINH

6


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

1.2.1
Quan sát dao động Coulomb
Như trên năng lượng tổng cộng của chấm được chia thành ba phần: năng
lượng tích điện EC, năng lượng nhiệt kBT và năng lượng kích thích lượng tử E .
Quan sát thuộc tính truyền tải điện tử dựa trên giả thuyết E  kBT và EC  kBT , lúc
này vùng dẫn hoạt động ở chế độ chấm lượng tử. Trong chấm lượng tử một mức có
hai trạng thái tích điện ứng với số điện tử N và (N+1) ở trạng thái cơ bản (ground
state).
Giả sử thế điện hoá của trạng thái điện tử (N+1) khi V = VG = 0 là E0, lúc

này  N 1 được viết lại như sau:
N 1  E0  e Vdot

(1.2.1)

Trong hình 1.2.1, biểu diễn sơ đồ năng lượng của chấm lượng tử với E 0 và V
~ 0V ( D ~ S ). Khi VG = 0V (trường hợp A),  N 1 nằm trên mức Fermi của hai cực
nguồn và máng ( N 1  S ~ D ). Do đó chấm lượng tử luôn ở trạng thái của điện tử
thứ N không có dòng chảy qua. Khi e VG  E0 (CT / CG ) (trường hợp C), dòng bò khoá
do trạng thái điện tử thứ (N+1) luôn bò chiếm giữ,  N 1 nằm dưới mức Fermi của hai
cực nguồn máng

 N 1   D ~  S . Khi

e VG ~ E0 (CT / CG )

(trường hợp B),

D   N 1  S điện tử có thể di chuyển từ cực nguồn vào chấm ra cực máng. Trong

trường hợp này có dòng chảy qua chấm lượng tử. Thế ngắt VC cho phép dòng chảy
qua linh kiện với thế thiên áp nhỏ được xác đònh như sau:
VC 

E0 CT
e CG

(1.2.2)

S

S
Hình 1.2.1: Biểu đồ năng lượng của chấm lượng tử một mức.
Quan sát dòng qua linh kiện với thế thiên áp nhỏ  V  kBT , ta có thể đo được
độ dẫn của linh kiện theo thế cổng VG. Đường cong biểu diễn độ dẫn trong trường
hợp thiên áp thấp được chỉ ra ở hình 1.2.2. Cho thấy độ dẫn linh kiện bằng zero khi
VG > VC và VG < VC, đỉnh của độ dẫn ứng với VG = VC. Độ cao của đỉnh và hình
dạng của đường cong được xác đònh bằng cách giải phương trình tốc độ được chỉ ra
sau đây.
Ths. LÊ HOÀNG MINH

7


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Hình 1.2.2: Dao động Coulomb
Như đã đề cập trong phần trước đỉnh đường cong biểu diễn dòng theo thế
cổng ở hình 1.2.2 được gọi là dao động Coulomb. Khi V G = VC, hai trạng thái tích
điện N và (N+1) của chấm lượng tử có mức năng lượng giống nhau kết quả điện tử
có thể di chuyển vào hay ra chấm.
1.2.2
Chấm lượng tử với nhiều trạng thái tích điện: hình thoi Coulomb
Ở phần trên chỉ xét chấm lượng tử có hai trạng thái tích điện (N và N+1).
Trên thực tế nhiều chấm lượng tử bò chiếm giữ bởi nhiều điện tử, mỗi dao động
Coulomb được biểu diễn bởi sự thăng giáng điện tích khác nhau. Trong phần này sẽ
xét hoạt động khoá Coulomb cho các trạng thái tích điện khác nhau của chấm.
Quá trình truyền tải điện tử qua các trạng thái tích điện khác nhau của chấm

lượng tử có thể được tính toán bởi phương trình tốc độ. Không giống như trường hợp
chấm có hai trạng thái tích điện, ở đây có nhiều hơn hai trạng thái tích điện. Do đó
ta phải áp dụng giải phương trình tốc độ cho n trạng thái tích điện của chấm lượng
tử tương ứng với xác suất chiếm giữ của mỗi trạng thái là P 0, P1, …, Pn. Đồng thời n
cũng chính là số điện tử tối đa có thể bổ sung vào chấm. Nếu n lớn sẽ dẫn đến khối
lượng tính toán phương trình tốc độ quá nặng. Do đó trong phần này ta chỉ tiến hành
giải bài toán với ba trạng thái tích điện trên chấm.
Dựa vào mối liên hệ thế điện hoá của chấm và mức Fermi của hai cực cho
ba trạng thái tích điện được chỉ ra trong hình 1.2.3(a). Đồng thời ứng với mỗi đỉnh
dao động Coulomb do sự thăng giáng điện tích của chấm tại điểm giao nhau của hai
đường thẳng ngang với mức Fermi của cực nguồn và máng.

Ths. LÊ HOÀNG MINH

8


Đề tài nghiên cứu khoa học cấp trường

N 2

P1

T39 – 2008

A

P2

 N 1

D

S

S

D

S

D
(a)

P1

P2

dI/dV (µs)

 EC  E 

0

VC1

e

VG (mV)

VC2

(c)
Hình 1.2.3: Chấm lượng tử với ba trạng thái tích điện
(a) Biểu đồ năng lượng
(b) Dao động Coulomb
Điểm A trong hình 1.2.3(a) là điểm giao nhau giữa hai đường
thẳng N 1  D và N 2  S . Sơ đồ năng lượng chỉ ra thiên áp tại điểm A bằng hiệu
giữa hai thế hoá N 1 , N 2 và bằng năng lượng bổ sung điện tích:
eVCROSS =EC  EN 2

(1.2.3)

Nếu tính EN  2 độc lập, dựa vào phương trình (1.2.3) có thể đo được năng
lượng tích điện EC.
Phương pháp mô tả trên là cách đo độ biến thiên năng lượng giữa hai trạng
thái. Trong đó các đường thẳng có hệ số góc dương ứng với trường hợp mức thế
điện hoá của chấm ngang với mức Fermi của cực máng. Ngược lại, các đường thẳng
có hệ số góc âm cho trường hợp có một trạng thái ngang với mức Fermi của cực
nguồn.

Ths. LÊ HOÀNG MINH

9


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

CHƯƠNG II

MÔ HÌNH SET CHO THIẾT KẾ
MẠCH ANALOG LAI CMOS-SET VÀ
MẠCH LÔGIC LẬP TRÌNH

Ths. LÊ HOÀNG MINH

10


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Gần đây SET thu hút sự quan tâm của nhiều nhà nghiên cứu dựa vào đặc điểm nổi
trội kích thước thang nanômét, công suất tiêu tán cực thấp (nhỏ hơn 40 tới 50 lần so với
CMOS số), chức năng mới liên quan tới dao động khoá Coulomb trong khi đó CMOS vẫn
chiếm ưu thế về tốc độ ổn đònh dòng và độ lợi cao.
Phần sau sẽ trình bày mô hình MIB [9] cải tiến phân tích hoạt động của SET ứng
dụng trong các mạch lai CMOS-SET. Mô hình phân tích khá chính xác kết hợp với một số
hiệu ứng vật lý như tích điện nền và ảnh hưởng do thăng giáng nhiệt. Mô hình được đưa
vào bộ mô phỏng mạch thương mại sử dụng AHDL làm nổi bật đặc trưng của SET cho
phép phân tích mạch nhanh hơn so với mô phỏng Monte Carlo. Trước khi đi vào phân tích
mạch lai CMOS-SET thực vấn đề đầu tiên cần quan tâm là mô hình phân tích SET đảm
bảo hoạt động chính xác ở nhiệt độ phòng và thế nguồn máng lớn.
Quan sát các đặc trưng dòng thế cho mô hình SET cấu trúc hai cổng của bộ mô
phỏng SIMON trong hình 2.1.1 cho thấy:
 Trong hình 2.1.1(a), chỉ ra dao động Coulomb phụ thuộc vào thế nguồn máng. Nếu
VDS càng lớn IDS càng lớn tỉ số giữa đỉnh và thung lũng dòng PVCR bò giảm mạnh

ảnh hưởng đến hoạt động chuyển mạch của SET. Đồng thời gây ra độ dòch thế cổng
của vùng khoá Coulomb. Bên cạnh đó dòng qua SET nhỏ (~ vài nA) không thích
hợp trong mạch lai CMOS-SET. Để cải thiện vấn đề này cần đưa vào SET một
nguồn dòng không đổi IBIAS nhằm tăng dòng qua SET đảm bảo hoạt động trong dải
VDS lớn.
 Hình 2.1.1(b) để SET hoạt động như các linh kiện chuyển mạch điều khiển bởi thế
e
cổng VGS thì VDS 
mà trong mạch lai CMOS-SET điều kiện này không phù
C
hợp. Trong hình chỉ ra đặc trưng IDS -VDS phụ thuộc vào nhiệt độ, nhiệt độ càng cao
thì vùng khoá Coulomb càng bò thu hẹp.

(a)

Ths. LÊ HOÀNG MINH

11


T39 – 2008

IDS (nA)

IDS (nA)

Đề tài nghiên cứu khoa học cấp trường

VGS (V)

VDS (V)

(b)

(c)

Hình 2.1.1: (a) Đặc trưng IDS -VGS.
(b) Đặc trưng IDS -VDS.

Hiện nay hai mô hình phân tích SET khá chính xác phải kể đến là mô hình
được đề xuất bởi Uchida [2] [10] và Mahapatra [9] [11] có thể ứng dụng thiết kế IC
thực. Trong đó mô hình của Uchida hoạt động chính xác ở nhiệt độ cao cho trường
hợp SET một cổng, rào đối xứng không tính ảnh hưởng của điện tích nền. Còn mô
hình MIB của Mahapatra cùng cộng sự thì phức tạp hơn thích hợp cho SET cấu trúc
nhiều cổng, rào đối xứng, bất đối xứng giải thích được ảnh hưởng của tích điện nền.
Tuy nhiên mô hình MIB chỉ xét dòng điện tử một chiều do đó không chính xác ở
nhiệt độ cao thế máng thấp. Hạn chế của hai mô hình này điều dựa trên cơ sở
VDS 

e
chỉ thích hợp ứng dụng trong mạch số mà không sử dụng được trong mạch
C

analog yêu cầu VDS lớn.
2.1 Mô hình MIB cải tiến
2.1.1 Các giả thuyết
Tương tự mô hình MIB cũng dựa trên cơ sở thuyết chính thống về xuyên hầm
đơn điện tử với các giả thuyết sau:
 Tích điện rời rạc nhưng năng lượng liên tục.
 Trở kháng đường hầm lớn hơn trở kháng lượng tử (~ 26K  ) để giam

giữ điện tử trong đảo khi SET hoạt động.
 Không xảy ra xuyên hầm cùng lúc.
 Nối các chân của SET với linh kiện dung kháng lớn hơn điện dung
tổng của đảo so với đất. Điều này đảm bảo SET hoạt động độc lập
không phụ thuộc vào các thành phần lân cận.
2.1.2 Mô hình dòng máng
Mô hình được phát triển theo ba bước:
Ths. LÊ HOÀNG MINH

12


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

 Bước1: Tính thế đảo Visl
Visl 

C
C
CTD
e
VDS  G VGS  G 2 VGS 2 
C
C
C
C

(2.1.1)

 : số thực biểu diễn điện tích nền
Theo thuyết chính thống ở nhiệt độ T = 0K, điện tử xuyên hầm khi độ giảm thế qua
e
tiếp xúc lớn hơn  ( 
). Xét VDS > 0 và nguồn nối đất, nếu Visl   thì điện tử xuyên
2C
hầm từ nguồn tới đảo kết quả Visl giảm 2á. Nếu hiệu điện thế giữa đảo và máng lớn hơn á
điện tử xuyên hầm từ đảo đến máng (ngược lại điện tử nằm trong vùng khoá Coulomb) và
Visl tăng 2  (trả về giá trò ban đầu). Do đó dao động dòng máng của SET là hàm tuần
hoàn theo Visl như mô tả trong hình 2.1.2(a).

Hình 2.1.2: (a) Đặc trưng IDS – VDS theo thế đảo ( VDS 

e
ở T = 0K).
C

(c) Sơ đồ chuyển đổi trạng thái tích điện của đảo

Ths. LÊ HOÀNG MINH

13


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

 Bước 2: Độ dòch cửa sổ dòng máng

Trong hình 2.1.2(a) dòng máng là hàm tuần hoàn với chu kỳ 2  . Mô hình phát
V
V
triển trên chu kỳ: DS  Visl  DS  2 . Độ dòch cửa sổ dòng máng được chỉ ra như sau:
2
2
 
V 
Visl  2   DS  


V
2 

- Nếu Visl  2   DS : Visl  Visl  2 1  
2
2
 

 
 
 

 
V 
Visl  DS  


V
2 


- Nếu Visl   DS : Visl  Visl  2 1  
2
  2

 
 
 

 : dấu của VDS
 Bước 3: Tính dòng máng
Sơ đồ chuyển đổi trạng thái tích điện của đảo chỉ ra trong hình 2.1.2(b). Theo điều
kiện thiên áp, ứng với mỗi giá trò thiên áp đảo có thể có hai trạng thái tích điện.
2.1.3 Kiểm tra mô hình
Mô hình được kiểm tra dựa vào bộ mô phỏng SIMON. Các đặc trưng dòng thế chòu
ảnh hưởng bởi nhiệt độ và tích điện nền được mô phỏng so sánh với mô phỏng Monte
Carlo trong hình 2.1.3 và hình 2.1.4 cho trường hợp SET đối xứng và bất đối xứng.

Ths. LÊ HOÀNG MINH

14


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Hình 2.1.3: Kiểm tra mô hình MIB.
(a) Đặc trưng IDS-VGS trường hợp SET đối xứng (RD =RS =1M  ) ở T = 15K.
(b) Đặc trưng IDS-VGS trường hợp SET bất đối xứng (RD =0.38M  , RS = 1.91M  )

(c) Đặc trưng IDS-VDS cho SET đối xứng ở T = 15K.
(d) Đặc trưng IDS-VGS cho SET đối xứng ứng với nhiệt độ T khác nhau và ảnh hưởng
của điện tích nền  .

Hình 2.1.4: Đặc trưng VDS-VGS của SET được thiên dòng IBIAS ( hình 2.1.3).
(Mô phỏng theo MIB cải tiến “_”, Monte Carlo “º”, MIB cũ “--”).
(a) SET đối xứng
(b) SET bất đối xứng
Khác với CMOS vật liệu chế tạo SET có thể là kim loại (Al, Au), chất bán dẫn (Si),
vật liệu nhóm III – V, ống nanô cácbon, ... Mô hình MIB có thể dự đoán hoạt động của
SET khi biết được giá trò của các thông số điện dung (CG, CG2, CTS, CTD), trở kháng (RD, RS)
và  . Do đó từ mô hình MIB ta cũng có thể rút ra được giá trò các thông số khi quan sát
các đặc trưng dòng thế của SET.

Ths. LÊ HOÀNG MINH

15


Đề tài nghiên cứu khoa học cấp trường


T39 – 2008

Nhận xét:

Ảnh hưởng của xuyên hầm điện tử một chiều
Mô hình MIB bò hạn chế với dòng điện tử một chiều:
 VDS > 0 điện tử di chuyển từ nguồn đến đảo đến máng.
 VDS < 0 điện tử di chuyển từ máng đến đảo đến nguồn.

Unidirection
electron flow

Hình 2.1.5: Mô hình MIB cho dòng điện tử một chiều.
.

Ths. LÊ HOÀNG MINH

16


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Hình 2.1.6: Ảnh hưởng của IBIAS lên VDS,MAX và vùng động VDS. Với RT  RS  RD

và p   e 2 CT  kBT . Mô phỏng Monte Carlo “o”, MIB “°”

Nhận xét:
Mô hình MIB cải tiến phân tích SET một cách cô đọng ứng dụng cho việc mô
phỏng mạch analog lai CMOS-SET. Mô hình dựa trên thuyết chính thống về xuyên hầm
đơn điện tử có thể sử dụng cho linh kiện SET một hay nhiều cổng, hoạt động trong vùng
thế máng rộng đúng cho trường hợp SET đối xứng và bất đối xứng. Đặc trưng của linh kiện
3e
được kiểm tra với mô phỏng Monte Carlo cho dãi thế máng rộng VDS 
và nhiệt độ
C


T

e2
(~ 185K). Mô hình MIB được thực thi trong các bộ mô phỏng mạch chuyên
10k BC

nghiệp SMARTSPICE sử dụng giao diện AHDL để mô phỏng chung cho linh kiện SET với
CMOS.
2.2 Lôgic SET lập trình
Vấn đề đặt ra đối với nền công nghiệp bán dẫn trong thiết kế vi mạch dựa trên linh
kiện cơ bản MOSFET là khi kích thước linh kiện giảm đến thang nanômét (~ vài chục nm)
một số hiệu ứng khối ảnh hưởng lên hoạt động chuyển mạch của linh kiện. Một số nghiên
cứu gần đây cho thấy SET là một linh kiện có khả năng thay thế MOSFET trong thiết kế
ULSI tương lai. Đồng thời SET cũng đảm bảo cho việc thu nhỏ kích thước linh kiện tăng
mật độ tích hợp trong thời gian dài. Hiện nay quy trình chế tạo SET còn gặp rất nhiều khó
khăn trong việc chế tạo mạch tích hợp chứa hàng tỉ linh kiện SET đồng nhất với độ dày
cổng dưới 1 nm.
Một số mô hình SET được thực hiện ở nhiêt độ phòng nhưng tỉ số đỉnh thung lũng
của dao động Coulomb thấp (< 10) gây nhiều hạn chế khi SET là linh kiện chuyển mạch.
Để mở rộng ứng dụng của SET thay thế CMOS trong thiết kế LSI thì SET phải hoạt động
ổn đònh ở nhiệt độ phòng (hay PVCR lớn).
Trong lôgic SET lập trình linh kiện SET có thêm chức năng nhớ không bay hơi
(Nonvolatile Memory, NVM). Chức năng nhớ được sử dụng như một yếu tố cơ bản điều
chỉnh pha dao động Coulomb giúp SET linh động hơn tăng khả năng lập trình của các
mạch tích hợp lớn (Large System Integrate, LSI).
2.2.1 Nguyên tắc hoạt động của lôgic SET lập trình
Trong lôgic SET lập trình, SET có thêm một chức năng nhớ NVM đóng vai trò then
chốt trong việc điều chỉnh pha dao động Coulomb. Khi hàm nhớ thực hiện chức năng ghi
(hay xoá) thì điện tích từ nút nhớ được phun ra (hay phóng vào) vào đảo của SET. Nếu

lượng điện tích phun vào đảo đủ làm dòch pha dao động với độ dòch pha bằng  (nửa chu
kỳ dao động Coulomb). Hình 2.2.1 mô tả cấu trúc của SET với NVM và sự đổi pha dao
động dựa vào hàm nhớ. Kết quả SET với NVM có cả hai chức năng của SET thông thường
(giống nMOS) và SET bù (giống pMOS). Tận dụng ưu điểm này của SET xây dựng các
mảng lôgic lập trình (Programable Logic Array, PLA) có khả năng thực thi các hàm lôgic
phức tạp dựa trên các thông tin lưu trữ bởi hàm nhớ.

Ths. LÊ HOÀNG MINH

17


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Hình 2.2.1: (a) Sơ đồ mạch của SET lập trình với NVM.
(b) Đặc trưng ID-VG của SET.
(c) Tín hiệu lôgic đảo áp vào SET thông thường.
Tương tự như khái niệm lôgic SET lập trình do Tucker đề xuất. Nhưng điểm khác
giữa hai mô hình là SET bù của Tucker được điều chỉnh bởi thiên áp cổng thứ hai. Khi sử
dụng hàm nhớ chức năng của SET được thay đổi một cách linh động nhưng nếu sử dụng
thế cổng ta chỉ thu được SET có chức năng cố đònh. Trong lôgic SET lập trình việc ứng
dụng hàm nhớ điều chỉnh pha dao động Coulomb giúp cho SET chuyển đổi chức năng một
cách linh động từ SET giống nMOS sang SET giống pMOS (SET bù) và ngược lại.

Ths. LÊ HOÀNG MINH

18

Đề tài nghiên cứu khoa học cấp trường
T39 – 2008
Hình 2.2.2 đưa ra một ví dụ về mạch lôgic SET lập trình. Mạch gồm hai SET mắc
song song kéo xuống với hàm nhớ có chức năng của cả hai cổng NOR và AND phụ thuộc
vào cách lập trình NVM. Hàm lôgic ở ngõ ra thực hiện một trong bốn phép tính chỉ ở hình
2.2.2. Hình 2.2.3 mô phỏng tín hiệu ngõ ra của SET lôgic lập trình hoạt động như cổng
NOR và AND được thực hiện dựa trên bộ mô phỏng SPICE.

Hình 2.2.2: Mạch gồm trở tải và hai SET mắc song song có NVM.
2.2.2 Mảng lôgic SET lập trình (SET-PLA)
Để thực thi các hàm lôgic tuỳ ý với độ phức tạp cao cần xây dựng mảng lôgic SET
lập trình (SET-PLA). Đối với PLA trước đây hai lối vào được áp vào mặt phẳng AND ngõ
ra được đưa tới mặt phẳng OR. Trong kỹ thuật FET hai cổng AND và OR thường được thay
thế bằng hai cổng NOR.
Trong hình 2.2.3 chỉ ra cấu trúc mảng lôgic SET lập trình hai ngõ vào. Điểm quan
trọng của PLA-SET ở đây là SET có NVM được sử dụng như linh kiện chuyển mạch chỉ
cần một ngõ vào đủ để thiết kế hàm lôgic tuỳ ý. Trong các PLA-SET, SET loại FET đóng
ở thế cổng thấp hơn thế ngưỡng của FET chỉ ra trong hình 2.2.4.

Ths. LÊ HOÀNG MINH

19


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

Hình 2.2.3: Sơ đồ mạch của PLA-SET.

Đối với SET loại FET được chế tạo từ vật liệu bán dẫn Si có các vùng nguồn máng
loại n và vùng kênh loại p- cũng giống như chấm lượng tử và các tiếp xúc đường hầm.
SET-FET là sự kết hợp của MOSFET và SET nghóa là nó đóng ở thế cổng thấp hơn thế
ngưỡng của FET và mở ở thế cổng thấp hơn thế ngưỡng của FET trong đó dòng dao động
khi thay đổi thế cổng. Khi hàm nhớ thực hiện chức năng ghi gây ra sự dòch pha nửa chu kỳ
(  ), lúc này ta thu được ngõ vào bù. Nếu thực hiện chức năng ghi một chu kỳ (2  ), xét về
tính lôgic thì các dây không được kết nối hàm nhớ đóng tại thế cổng của cả hai mức thấp
và cao. Do đó PLA-SET chỉ cần một ngõ vào trong khi đó PLA-CMOS có hai ngõ vào kết
quả số linh kiện và số dây kết nối giảm đi một nửa.
+

(a)

Ths. LÊ HOÀNG MINH

20


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

(b)
(c)
Hình 2.2.4: Đặc trưng Id – Vg của SET với NVM trong PLA-SET.
(a) Trước khi ghi.
(b) Sau khi ghi độ dòch pha nửa chu kỳ.
(c) Sau khi ghi dòch pha một chu kỳ.
Nhận xét
Mô hình SET của Mahapatra (MIB cải tiến) và Uchida ứng dụng cho thiết kế mạch

analog và mạch lôgic lập trình chỉ ra mặt thuận lợi và hạn chế của mô hình trong thiết kế
mạch thực. Đối với mô hình MIB cải tiến sử dụng trong các mạch analog lai SET-CMOS
với thế thiên áp lớn, tính được ảnh hưởng của tích điện nền nhiệt độ quan sát thấp hơn
nhiệt độ phòng. Bên cạnh đó mô hình của Uchida giới thiệu SET với hàm nhớ linh động
hoạt động ổn đònh ở nhiệt độ phòng có PVCR cao, tương thích với quy trình chế tạo mạch
tích hợp CMOS. Để tận dụng những ưu điểm nổi bật của SET các nhà nghiên cứu đã thiết
kế mạch lai SET-CMOS có khả năng lập trình cao mật độ tích hợp lớn và công suất tiêu
tán thấp. Kết hợp với những ưu điểm về tốc độ ổn đònh dòng và độ lợi cao của FET giúp
mạch lai SET hoạt động một cách hiệu quả.

Ths. LÊ HOÀNG MINH

21


Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

CHƯƠNG III

MÔ PHỎNG SỰ VẬN CHUYỂN ĐIỆN
TỬ TRONG TRANSISTOR ĐƠN ĐIỆN
TỬ

Ths. LÊ HOÀNG MINH

22

Đề tài nghiên cứu khoa học cấp trường

T39 – 2008

3.1 Mô hình linh kiện SET ứng dụng cho mô phỏng
3.1.1Mô hình tính dòng qua SET với chấm lượng tử một mức
Sơ đồ cấu trúc và biểu đồ năng lượng của linh kiện SET được biểu diễn trong
hình 3.1.1.
VGS

Gate
CG

Source

Drain

Island
CS, RS

CD, RD
VDS

(a)
N 2

D

D

 N 1
N

S

D

N 2

 N 1

S

 N 1  S , D

D

N

S

S

S

D

N 2

D

 N 1

µS > µN+1 > µD

S

N
 N 1  S , D

(b)
Hình 3.1.1: a. Sơ đồ cấu trúc của SET
b. Biểu đồ năng lượng của SET với chấm lượng tử một mức.
Khi kích thước chấm lượng tử đạt đến chiều dài bước sóng de Broglie hoạt động
truyền tải của điện tử bên trong linh kiện chòu sự chi phối của bởi hai hiệu ứng: lượng tử
hoá năng lượng và xuyên hầm lượng tử. Để điều khiển dòng điện tử qua linh kiện bằng
cách thiên áp cho các cực nguồn, máng và cổng. Nếu điện tử trong chấm chiếm trạng thái
có mức năng lượng cao hơn mức năng lượng của điện tử ở hai cực (nguồn, máng), điện tử
có thể xuyên rào ra khỏi chấm. Ngược lại nếu mức năng lượng của điện tử ở hai cực nguồn
máng cao hơn mức năng lượng của một trạng thái trống bên trong chấm thì điện tử có thể
xuyên rào vào chấm. Phần mô phỏng sự truyền tải điện tử dựa trên cơ sở so sánh mức
Fermi  D , S của hai cực với thế điện hóa  N 1 là năng lượng cần để điện tử (N+1) xuyên
rào vào chấm có N điện tử. Bên cạnh đó thông lượng dòng phụ thuộc vào tốc độ xuyên
hầm D , S của điện tử qua hai rào được biểu diễn trong phương trình trạng thái (2.2.3) và
(2.2.4) tính xác suất chiếm giữ trạng thái của chấm theo thời gian.

Ths. LÊ HOÀNG MINH

23