thiet ke bo loc fir

BỘ GIÁO DỤC VÀ ĐÀO TẠO

BỘ QUỐC PHÒNG

HỌC VIỆN KỸ THUẬT QUÂN sự

TRẦN THANH SƠN

THIẾT KẾ BỘ LỌC TÍN HIỆU số
TRÊN CÔNG NGHỆ FPGA VỚI CÔNG cụ
MATLAB VÀ EDA CỦA XILINX

LUẬN VĂN THẠC sĩ KỸ THUẬT
HỌC VIỆN KỸ THUẬT QUÂN sự

Hà Nội - Năm 2008


BỘ GIÁO DỤC VÀ ĐÀO TẠO

BỘ QUỐC PHÒNG

TRẦN THANH SƠN

THIẾT KẾ BỘ LỌC TÍN HIỆU số
TRÊN CÔNG NGHỆ FPGA VỚI CÔNG cụ
MATLAB VÀ EDA CỦA XILINX
Chuyên ngành: Tự Động Hoá
Ma sô: 60 52 60

LUẬN VĂN THẠC sĩ KỸ THUẬT

NGUỜI HUỚNG DẪN KHOA HỌC:
TIẾN SĨ ĐỖ ĐÌNH NGHĨA

Hà Nội-Năm 2008


HỌC VIỆN KỸ THUẬT QUÂN sự

LUẬN VĂN THẠC sĩ KỸ THUẬT

Tên đề tài:
THIẾT KÊ BỘ LỌC TÍN HIỆU số
TRÊN CÔNG NGHỆ FPGA VỚI CÔNG cụ
MATLAB VÀ EDA CỦA XILINX
Chuyên ngành :
Tự Động Hoá
Mã sô:
60 52 06
Ngày giao đề tài luận văn : 29-01-2008.
Ngày hoàn thành luận văn : 15-05-2008.
Người thực hiện:
Họ và tên: Trần Thanh Sơn
Lớp: Tự động hóa
Hệ đào tạo: Tập trung
Cán bộ hướng dẫn:
Họ và tên: Đỗ Đình Nghĩa
Học hàm, học vị: Tiến sĩ

Khoá: 18

Cấp bậc: Đại tá
Đơn vị công tác: Học viện KTQS


MỤC LỤC
Trang

PHU LUC
LỜI CAM ĐOAN
Tôi xin cam đoan luận văn này là công trình nghiên cứu của riêng tôi.
Các số liệu, kết quả nêu trong luận văn là trung thực và chua từng đuợc ai
công bố trong bất kỳ công trình nghiên cứu nào khác./.
Tác giả luận văn

Trần Thanh Sơn


BẢNG CÁC CHỮ VIẾT TẮT VÀ KÝ HIỆU
Từ viết tắt
ABEL

Nghĩa tiếng Anh
Advanced Boolean Expression

Nghĩa tiếng Việt
Ngôn ngữ diễn tả đại số Bool

ADC

Language
Analog-to-Digital Converter

cao cấp.
Bộ chuyển đổi tuong tự số.

AIM

Advanced Interconnect Matrix

Ma trận liên kết cao cấp .

ANSI

American National Standards

Viện tiêu chuẩn quốc gia Hoa

Institute.

kỳ.

Application Specific IC
Application Specific Standard

IC ứng dụng chuyên biệt.
Sản phẩm tiêu chuẩn ứng

Product

dụng chuyên biệt.

ATE

Automatic Test Equipment

Thiết bị kiểm tra tự động.

CAD

Computer Aided Design

ASIC
ASSP

CAN

Controller Area Network

CBT
CDMA

Computer Based Training
Code Division Multiple Access

CE

Clock Enable

CLB

Configurable Logic Block

Công cụ thiết kế đuợc trợ giúp
bởi máy tính.
Bộ điều khiển mạng khu vực.
Huấn luyện dựa trên máy tính.
Sự phân chia mã đa truy cập.
Tín hiệu cho phép Clock.
Khối Logic cho phép định cấu
hình.

CLK

Clock Signal

Tín hiệu đồng hồ .

CICC

Custom Integrated Circuits
Conference

Hội thảo về mạch tích họp tuỳ
biến.

CMOS
CPLD

Complementary MOS

Complex Programmabe Logic

Công nghệ MOS cải tiến.
Thiết bị logic cho phép lập

Device

trình phức tạp.

CSP

Chip Scale Packaging
Đóng gói theo kích thước mỏng.

DCI

Digitally Controlled Impedance

Trở kháng điều khiển được số.


DRAM

Dynamic Random-Access Memory

DCM

Digital Clock Manager

nhiờn, con goi l RAM dụng

Bụ quõn l dong ho so.

DCM

Digital Control Managerment

Giõm sõt diờu khiởn sụ.

DES

Data Encryption Standard

Chuõn ma hoõ dỹ lieu.

DRC

Design Rule Checker

Bụ kiởm tra quy tõc thiet kở

DSL
DSP

Digital Subsciber Line
Digital Signal Processor

Duụng thuờ bao so.
Bụ xỷ l tin hiờu sụ.

DTV

Digital Television

Truyờn hợnh sụ.

ECS

Schematic Editor

Bụ soan thõo so do nguyờn l .

EDA
EDIF

Electronic Design Automation

Hờ tu dụng thiet kở diờn tỷ
Dinh dang trao doi diờn tỷ sụ.

Electronic Digital Interchange

Bử nhd dụng truy xuõ't ngõu

Format.
EEPROM

Electrically Erasable Programmable Bụ nho chợ doc lõp trùnh va

EMI

Read- Only-Memory.
Electromagnetic Interference.

eSP

emerging Standards and Protocols

EPROM

giao thỷc.
Erasable Programmable Read-Only- Bụ nho chợ doc lõp trùnh va

GTLP
FPGA

Memory
Gunning Tranceiver Logic
Plus
Field-Programmable
Gate Array

GUI
FAT
HSTL
FIFO
HDL
FIR
I/O
FIT
IBIS

FSM
fMAX
IEEE
GPS
GTL
ILA

xoõ duoc bõng diờn
Nhiờu diờn tỷ truụng.
Su nọy sinh cõc tiờu chuõn va

xoõ duoc.

B dũ
logiclõpthutrùnh
phỏtduoc
ci
Ma
trõntỡmcong
tin. hng.
theo
Graphical User Interface
Giao tip ho ngui dựng.
File Allocation Table
Bang cap phõt File.
High Speed Tranceiver Logic
Logic thu phỏt tc cao.
First In First Out
Vo truục ra truục.
Hardware Description Language

Ngụn ng mụ t phn cng
Finite
Impulse
Respone (Filter)
Dõp
Input and
Output
Vo ỷng
ra xung hỹu han.
Failures in Time
Lụi thụi gian.
I/O Buffer Information
Thụng tin chi tit b m vo
Finite
State Machine
May
Specification
ra. trang thõi hỹu han.
Frequency Maximum
Tan sụ eue dai
Institute of Electrical and Electronic Hip hi cỏc K su in v
Global
Positioning System
Hờ
thụng
Engineers
in
t dinh vi ton cõu.
Gunning Transceiver Logic
Bụ do tùm logic thu phõt

Intergrated Logic Analyzer
B phõn tớch logic uc tớch

IOB

Input Output Block

hp.
Khi vo ra

IP
IRL

Intellectual Property
Internet Reconfigurable Logic

S hu trớ tu.
n v logic cho phộp inh


cấu

hình

lại

trên

mạng

Internet.
ISE

Intergrated Software Enviroment

ISP

In System Programming

tích họp.
Lập trình trong hệ thống.

JEDEC

Joint Electron Device Enginnering

Hiệp hội khoa học thiết bị

JTAG

Council
Joint Test Advisory Group

điện tử ghép nối.

LAN
LEC

Local Area Network
Logic Equivalence Checker

Mạng cục bộ.
Bộ kiểm tra logic tuơng đuơng

LMG

Logic Modeling Group

Nhóm mẫu Logic.

LUT
LVCMOS

Look Up Table
Bảng tra hay bộ tạo hàm logic
Low Voltage Complementary Metal Lớp bán dẫn oxit kim loại bổ
Oxide Semiconductor

Môi truờng phần mềm đuợc

Nhóm tu vấn kiểm tra ghép nối.

xung điện áp thấp.


LVDS
Low Voltage Differential Signaling
LVDSEXT Low Voltage Differential signaling
LVPECL
LVTTL

Tín hiệu vi sai điện áp thấp
Tín hiệu vi sai điện áp thấp

Extension

mở rộng.

Low Voltage Positive Emitter

Logic phối ghép Emiter duong

Coupled Logic

điện áp thấp.
Logic Transitor điện áp thấp.

Low Voltage Transitor To Transitor

MAC

Logic
Multiply and Accumulate

Bộ nhân và tích luỹ

MAN
MUX

Metropolitan Area Network

Multiplexer

Mạng nội thị
Bộ chọn kênh

MOS

Metal-Oxide-Silicon

Kim loại-Oxit-Silic

NGC

Native Generic Compiler

OE

Output Enable

chung tự nhiên
Cho phép đầu ra

OTP

One Time Programmable

Cho phép lập trình một lần

PACE

Pinout and Area Constraints Editor

Bộ biên dịch các tính chất

Bộ soạn thảo gán vùng các chân
ra.

PAL
PCB

Programmable Array Logic
Printed Circuit Board

Logic mảng lập trình đuợc
Bảng mạch in.

PCI
PCMCIA

Peripheral Component Interconnect
Personal Computer Memory Card

Liên kết phần tử ngoại vi.
Hiệp hội quốc gia về thẻ nhớ

International Association

máy tính các nhân.

PLA

PLD

Programmable Logic Array
Programmable Logic Device

Mảng logic lập trình đuợc
Thiết bị logic lập trình đuợc

PPGA

Plastic Pin-Grid Array

Kiểu đóng gói hình chữ nhật,
hai hàng chân, bằng chất dẻo

PROM

Programmable Read-Only-Memory

tổng họp
Bộ nhớ chỉ đọc lập trình đuợc

RAM

Random-Access Memory

Bộ nhớ truy xuất ngẫu nhiên

ROM

Read Only Memory

Bộ nhớ chỉ đọc


SRAM

Static Random-Access Memory

SRL16

Shift Register LUT

Bộ nhớ tĩnh truy xuất ngẫu
nhiên - còn gọi là RAM tĩnh
Bộ dịch LUT là phuong pháp
thay thế cho mỗi bộ tạo chức
năng, mà mỗi bộ này là một bộ
phận của CLB. Phuong pháp
này cho phép tăng số Llip-Llop

SSTL

lên 16.
Stub Series Terminated Transceiver §iỏm kõt thóc ®£u cuèi cna
Logic

bé thuphst logic.

Tpd

Time of Propagation Delay

Thời gian giữ chậm đuờng

UCF

(Through the Device )
User Constraints Lile

truyền.
Pile rằng buộc nguời dùng.

VCCO

Voltage Current Controlled

Chuyển đổi điện áp dòng điện

Oscillator

đuợc điều khiển bằng bộ dao
động.

VFM

Variable Lunction Multiplexer

Bộ chọn kênh cho phép biến
đổi.

VREF
VSS

VHDL

Voltage Reference
Visual Software Solution

Điện áp tham chiếu.
Giải pháp phần mềm ảo

VHSIC Hardware Description
Language

Ngôn ngữ mô tả phần cứng
của mạch tích họp tốc độ rất

cao
VHSIC

Very High Speed Integrated Circuits Mạch tích họp tốc độ rất cao

WPU

Weak Pull Up

Bộ treo tín hiệu ở mức yếu

XCITE

Xilinx Controlled Impedance
Technology

Kỹ thuật điều khiển trở kháng
của Xilinx

XST

Xilinx Synthesis Technology

Kỹ thuật tổng họp của Xilinx

ZIA

Zero Power Interconnect Array

Mảng các đuờng kết nối nguồn
không.


10

CHƯƠNG 1
TỒNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU
Chương một trình bày các khái niệm cơ bản về tín hiệu và hệ xử lý tín hiệu
nói chung, cũng như tín hiệu số và hệ xử lý số nói riêng, các cách biểu diễn tín hiệu
số và hệ xử lý số, phương pháp biến đổi tín hiệu tương tự sang tín hiệu số và ngược
lại, phương pháp phân tích và xử lý hệ thống số. Nó là chương bổ trợ về mặt lý
thuyết cũng như chỉ ra vị trí của bộ lọc số trong hệ thống xử lý tín hiệu số, Nó là cơ

sở và là tiền đề cho các chương sau này. .
1.1. Tín hiệu tương tự (Analog) và tín hiệu số (Digital).
l.l.l.Kháỉ niệm, phân loại tín hiệu và hệ xử lý tín hiệu
Để xác định đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số,
trước hết cần nắm được các khái niệm và thuật ngữ cơ bản về tín hiệu và các hệ xử
lý tín hiệu.
1.1.1.1. Khái niệm và phân loại tín hiệu:
1. Khái niệm về tín hiệu : Tín hiệu là một dạng vật chất có một đại lượng
vật lỷ được biến đổi theo quy luật của tin tức.
Có nhiều loại tín hiệu khác nhau, ví dụ như các tín hiệu âm thanh, ánh sáng, sóng
âm, sóng điện từ, tín hiệu điện ...w... Mỗi lĩnh vực kỹ thuật thường sử dụng một số
loại tín hiệu nhất định. Trong các lĩnh vực có ứng dụng kỹ thuật điện tử, người ta
thường sử dụng tín hiệu điện và sóng điện từ, với đại lượng mang tin tức có thể là
điện áp, dòng điện, tần số hoặc góc pha. Mỗi loại tín hiệu khác nhau có những tham
số đặc trưng riêng, tuy nhiên tất cả các loại tín hiệu đều có các tham số cơ bản là độ
lớn (giá trị), năng lượng và công suất, chính các tham số đó nói lên bản chất vật chất
của tín hiệu . Tín hiệu được biểu diễn dưới dạng hàm của biến thời gian x(t), hoặc
hàm của biến tần số X(f) hay X(co).
2. Phân loại tín hiệu: Theo dạng của biến thời gian t và giá trị hàm số x(t),
người ta phân loại tín hiệu như sau :
* Tín hiệu liên tục x(t) là tín hiệu có biến thời gian t liên tục.


1
1

Tín hiệu liên tục xác định liên tục theo thời gian, với giá trị hàm số có thể biến
thiên liên tục hoặc được lượng tử hóa, và có thể tồn tại các điểm gián đoạn loại một
hoặc loại hai.
Trên hình 1.la là đồ thị của tín hiệu liên tục có giá trị liên tục. Trên hình l.lb là đồ

thị của tín hiệu liên tục có giá trị lượng tử hóa từ tín hiệu trên hình l.la. Trên hình 1
.lc là đồ thị của tín hiệu liên tục có giá trị gián đoạn loại một.

a. Giá trị liên tục.

b. Giá trị lượng tử. c. Giá trị gián đoạn.

Hình 1.1: Đồ thị các tín hiệu liên tục.
* Tín hiệu rời rạc x(nTJ là tín hiệu có biến thời gian gián đoạn t = nT.
Tín hiệu rời rạc chỉ xác định ở những thời điểm gián đoạn t = nT, không xác định
trong các khoảng thời gian ở giữa hai điểm gián đoạn.
Có thể biến đổi tín hiệu liên tục x(t) thành tín hiệu rời rạc x(nT), quá trình đó
được gọi là rời rạc hóa tín hiệu liên tục. Định lý lấy mẫu là cơ sở để thực hiện rời rạc
hóa tín hiệu liên tục mà không làm thay đổi thông tin mang trong nó. Quá trình rời
rạc hóa tín hiệu liên tục còn được gọi là quá trình lấy mẫu.
Trên hình 1,2a là đồ thị của tín hiệu rời rạc có giá trị liên tục (có thể nhận giá trị
bất kỳ tại mỗi thời điểm rời rạc). Trên hình 1.2b là tín hiệu rời rạc có giá trị được
lượng tử hóa từ tín hiệu trên hình 1,2a

a. Giá trị liên tục.

b. Giá trị được lượng tử hóa.

Hình 1.2 : Đồ thi các tín hiêu rời rac.


12

* Tín hiệu lượng tử là tín hiệu chỉ nhận các giá trị xác định bằng sổ nguyên lần
một giả trị cơ sở gọi là giả trị lượng tử.

Quá trình làm tròn tín hiệu có giá trị liên tục hoặc gián đoạn thành tín hiệu lượng
tử được gọi là quá trình lượng tử hóa.
Trên hình l.lb là tín hiệu liên tục được lượng tử hóa từ tín hiệu trên hình l.la.
Trên hình 1,2b là tín hiệu rời rạc được lượng tử hóa từ tín hiệu trên hình 1,2a..
* Tín hiệu tương tự là tín hiệu liên tục có giả trị liên tục hoặc lượng tử.
Nhiều tài liệu gọi tín hiệu tương tự theo tiếng Anh là tín hiệu
Analog. Các tín hiệu liên tục trên hình 1.1 a và 1. lb là tín hiệu tưong tự.
* Tín hiệu xung là tín hiệu có giá trị hàm sổ đoạn loại một.
Tín hiệu xung có thể là tín hiệu liên tục hoặc rời rạc. Trên hình l.lc là tín hiệu
xung liên tục một cực tính, còn trên hình 1.2 là các tín hiệu xung rời rạc.
* Tín hiệu số là một nhóm xung được mã hóa theo giá trị lượng tử của tín hiệu
tại các thời điểm rời rạc cách đều nhau.
Mỗi xung của tín hiệu số biểu thị một bít của từ mã, nó chỉ có hai mức điện áp,
mức thấp là giá trị logic “0” , mức cao là giá trị logic “1”.
Số xung (số bít) của tín hiệu số là độ dài của từ mã. Tín hiệu số có 8 bít được gọi
là một byte, còn tín hiệu số có 16 bít bằng hai byte được gọi là một từ (hoặc gọi theo
tiếng Anh là word).
Nhiều tài liệu gọi tín hiệu số theo tiếng Anh là tín hiệu Digital. Tín hiệu số
thường được mã hóa theo mã nhị phân (.Binary Code), mã cơ số tám (Octal Code), mã
cơ số mười sáu {Hexadecimal Code), mã nhị thập phân {Binary Coded Decimal), mã
ASCH {American Standard Code for Information Interchange) ....
Giá trị mã của tín hiệu số được gọi là số liệu {Data), nó chính là thông tin chứa
đựng trong tín hiệu. Vậy số liệu là ánh xạ của tín hiệu số, do đó các tác động lên số
liệu cũng chính là tác động lên tín hiệu.
Trên hình 1.3 là đồ thị của tín hiệu số 4 bít có giá trị mã nhị phân tại thời điểm
OTTà 0110 , tại irla 1100, tại 27Tà 1101 ,....


1
3

Bít 3 Ỳ 1 0
Bít 2Bít 1
Bít 0i

110
1

0
or ir 2 T 3 T

-

0
______

NT
k

1 1_____

______1

1

. NT

□
4T

NT

NT
5T

6T

Hình 1.3: Đồ thị tín hiệu số bốn bit và mã nhị phân của nó.
Như vậy, tín hiệu số là tín hiệu rời rạc, có giá trị lượng tử và được mã hóa. Do đó
có thể biến đổi tín hiệu liên tục thành tín hiệu số, quá trình đó được gọi là số hóa tín
hiệu liên tục. Quá trình số hóa tín hiệu liên tục được thực hiện qua 3 bước là :
- Rời rạc hóa tín hiệu liên tục, hay còn gọi là lấy mẫu.
- Lượng tử hóa giá trị các mẫu.
- Mã hóa giá trị lượng tử của các mẫu
Trên hình 1.4 mô tả quá trình số hóa các tín hiệu tưong tự và tín hiệu xung thành tín hiệu số
4 bít. Khi số hóa tín hiệu tưong tự sẽ gây ra sai số lượng tử (xem hình 1.4a), nhưng khi số
hóa tín hiệu xung thì ngoài sai số lượng tử còn có sai số về pha (xem hình 1,4b).


x(t)i

nT

4______I—

4
2

O
x(nT) ‘

4
2

0

0
1
0

nT

■

nT
nT
nT

1

x(nT)

4
2

0
Bít
3

‘

Bít
2‘
Bít
1'
Bít
0

a. Số hóa tín hiệu tương tự.

b. số hóa tín hiệu xung.

Hình 1.4 : Quá trình số hóa tín hiệu liên tục.

Cả ba bước của quá trình số hóa tín hiệu liên tục được thực hiện trên bộ biến đổi tương tự số, viết tắt là ADC
{Analog Digital Converter).
Để biến đổi tín hiệu số thành tín hiệu tương tự, sử dụng bộ biến đổi số tương tự, viết tắt là DAC {Digital
Analog Converter). Tín hiệu tương tự ở đầu ra của DAC có giá trị lượng tử như trên hình 1 .lb .
1.1.1.2.

Khái niệm và phân loại hệ xử lý tín hiệu

1. Khái niệm về xử lý tín hiệu và hệ xử lý tín hiệu:
* Xử lý tín hiệu là thực hiện các tác động lên tín hiệu như khuyếch đại, suy giảm, chọn lọc, biến đổi, khôi
phục .... giả trị và dạng của tín hiệu.
* Hệ xử lý tín hiệu là các mạch điện, các thiết bị, các hệ thống dùng để xử lý tín hiệu.
Vậy xử lý tín hiệu đồng nghĩa với gia công tín hiệu, và hệ xử lý tín hiệu thực hiện các tác động lên tín hiệu theo

một quy luật nhất định.Hệ xử lý tín hiệu có thể

chỉ là một mạch điện đon giản, cũng có thể là những thiết bị hoặc hệ thống phức tạp.
Mỗi hệ xử lý tín hiệu cho dù là đon giản hay phức tạp đều có những đặc thù riêng phụ thuộc vào loại tín hiệu
mà nó xử lý. Các loại tín hiệu khác nhau cần có các hệ xử lý tín hiệu khác nhau. Vì thế, việc phân tích và tổng
hợp các hệ xử lý tín hiệu luôn gắn liền với việc nghiên cứu và phân tích loại tín hiệu mà nó xử lý.
2. Phân loại các hệ xử lý tín hiệu
Các hệ xử lý tín hiệu đuợc phân loại theo nhiều cách khác nhau, ở đây trình bầy cách phân loại theo tín hiệu
mà nó xử lý.
* Hệ tuông tự : (Analog System) Là các mạch, thiết bị và hệ thống để xử lỷ tín hiệu tương tự.
Nhiều tài liệu gọi hệ tuoug tự theo tiếng Anh là hệ Analog.
* Hệ xung : (Impulse System) Là các mạch, thiết bị và hệ thống để xử lý tín hiệu xung.
Hệ xung còn có thể đuợc gọi là hệ gián đoạn theo thời gian (Discrete-Time System).
* Hệ số : (Digital System) Là các mạch, thiết bị và hệ thống để xử lý tín hiệu sổ.
Các hệ số không có máy tính hoặc hệ thống vi xử lý, chỉ thực hiện xử lý tín hiệu
số bằng mạch phần cứng, thuờng đuợc gọi là các mạch logic hoặc mạch số.
Các hệ số thực hiện xử lý tín hiệu số bằng phần mềm cần có máy tính hoặc hệ thống vi xử lý.

VỀ

thực chất,

việc xử lý tín hiệu số bằng phần mềm là xử lý các dãy số liệu, tức là xử lý số. Vì thế, có thể coi các chuông trình
chạy trên máy tính là các hệ xử lý số liệu.
Trong lĩnh vực xử lý tín hiệu số, nguời ta thuờng sử dụng thuật ngữ “ hệ xử lý tín hiệu số “ (Digital Signal

Processing System), hay ngắn gọn là ” hệ xử lý số “ (Digital Processing System). Để ngắn gọn và bao hàm cả hệ xử lý
tín hiệu số lẫn hệ xử lý số liệu, ở đây ta dùng thuật ngữ “ hệ xử lý số “.
* Hệ xử lý số tín hiệu : (Digital Processing System of Signal) Hệ xử lý số tín hiệu là các mạch, thiết bị và hệ
thống để xử lý cả tín hiệu số lẫn tín hiệu tuoug tự bằng phương pháp số. Như yậy, hệ xử lý số tín hiệu bao gồm cả
hệ tương tự và hệ xử lý số.

Hình 1.5 : Sơ đồ khối của hệ xử lý số tín hiệu.
Sơ đồ khối của hệ xử lý số tín hiệu trên hình 1.5, trong đó phần tương tự 1 để xử lý tín hiệu tương tự. Tín hiệu
tương tự sau khi được số hóa bởi ADC trở thành tín hiệu số, và sẽ được xử lý bởi phần xử lý số.


DAC thực hiện biến đổi tín hiệu số thành tín hiệu tương tự, và nó được xử lý tiếp bằng phần tương tự 2. Như
vậy, ADC và DAC là các phần tử nối ghép giữa phần tương tự và phần số của các hệ xử lý số tín hiệu. Trong
nhiều trường hợp, tín hiệu tương tự sau khi đã được xử lý số không cần biến đổi trở về dạng tương tự, hệ xử lý số
tín hiệu như vậy sẽ không có bộ biến đổi DAC và phần tương tự 2.
Đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số là các hệ xử lý số, cũng như tín hiệu số và các
dãy số liệu.
1.1.1.3.

Tín hiệu số và các tham số cơ bản của nó.

1. Biểu diễn và phân loại tín hiệu số:
* Biểu diễn tín hiệu số

Tín hiệu số là hàm của biến thời gian rời rạc x(nT), trong đó n là số nguyên, còn T là chu kỳ rời rạc. Đe thuận

tiện cho việc xây dựng các thuật toán xử lý tín hiệu số, người ta chuẩn hóa biến thời gian rời rạc nT theo chu

kỳ T, nghĩa là sử dụng biến n = (nT/T). Khi đó, tín hiệu số x(nT) được biểu diễn thành dạng dãy số x(n), do đó
có thể sử dụng các biểu diễn của dãy số để biểu diễn tín hiệu số, cũng như sử dụng các phép toán của dãy số
để thực hiện tính toán và xây dựng các thuật toán xử lý tín hiệu số.

Giống như dãy số x(n), tín hiệu số có thể được biểu diễn dưới các dạng hàm số, bảng số liệu, đồ thị và dãy số liệu.

Người ta thường sử dụng biểu diễn tín hiệu số

dưới dạng dãy số liệu có độ dài hữu hạn để xử lý tín hiệu số bằng các chuông trình phần mềm.
Các phép toán cơ bản được sử dụng trong xử lý tín hiệu số là cộng, nhân, nhân với hằng số, và phép trễ.
Phép dịch sớm có thể được sử dụng ở các hệ xử lý số bằng phần mềm trong thời gian không thực.
* Phân loại tín hiệu số
Có thể phân loại tín hiệu số theo dạng của dãy x(n), như đã được trình bầy ở 1.2. Một số loại
tín hiệu số thường gặp là:
-

Tín hiệu số xác định và ngẫu nhiên.

-

Tín hiệu số tuần hoàn và không tuần hoàn.

-

Tín hiệu số hữu hạn và vô hạn.

-

Tín hiệu số là dãy một phía.

-

Tín hiệu số là dãy số thực.

-

Tín hiệu số là dãy chẵn, và dãy lẻ.

-

Tín hiệu số là dãy đối xứng, và dãy phản đối xứng.


Ngoài ra, theo giá trị năng lượng và công suất của tín hiệu số, người ta còn phân biệt hai loại tín hiệu số
sau:
-

Tín hiệu số năng lượng là tín hiệu số có năng lượng hữu hạn.

-

Tín hiệu số công suất là tín hiệu số có công suất hữu hạn.
2. Các tham số cơ bản của tín hiệu số

* Độ dài của tín hiệu số là khoảng thời gian tồn tại của tín hiệu tỉnh bằng sổ
mẫu.
* Giá trị trung bình của tín hiệu số bằng tổng giá trị tất cả các mẫu chia cho độ dài của tín hiệu.
Giá trị trung bình x{n) của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N: (1.1)


* Năng lượng của tín hiệu số bằng tổng bình phương giá trị tất cả các mẫu
của tín hiệu.
Năng lượng Ex của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:
E

(1-2)

x=ỴJ\x(n)\2
M—

0

* Công suất trung bình của tín hiệu số bằng giá trị trung bình của năng
lượng tín hiệu trên một mẫu (bằng trung bình bình phương của tín hiệu).
Công suất trung bình Px của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:
p

1.1.2.

x

=

=

"ix

2=

*2(")

í1-3)

Hệ xử lý số
1.1.2.1. Mô tả hệ xử lý số

Giống như đối với hệ tương tự, để nghiên cứu, phân tích hoặc tổng hợp các hệ
xử lý số, người ta coi hệ xử lý số là một hộp đen và mô tả nó bằng quan hệ giữa tác
động trên đầu vào và phản ứng trên đầu ra của hệ, quan hệ đó được gọi là quan hệ
vào ra. Quan hệ vào ra của hệ xử lý số có thể được mô tả bằng biểu thức toán học, và
thông qua nó có thể xây dựng được sơ đồ khối hoặc sơ đồ cấu trúc của hệ xử lý số.
1. Mô tả hệ xử lý số bằng quan hệ vào ra
Xét một hệ xử lý số có tác động x(n) và phản ứng y(n), khi đó quan hệ giữa
chúng có thể được mô tả bằng hàm số toán học F( ) :
y(n) = F[... x(n) ... ]
Hoặc:

x(n)——ỳ y(n)

(1.4a)
(1.4b)

Theo (1.4) , phản ứng y(n) phụ thuộc vào dạng của hàm số F( ). Dạng của hàm
số F( ) phản ảnh cấu trúc phần cứng hoặc thuật toán phần mềm của hệ xử lý số, vì thế
ta có thể dùng hàm số F( ) để mô tả hệ xử lý số. Quan hệ vào ra (1.4) có dạng tổng
quát cụ thể như sau :


y{n) =F[...,bkx{n-k),..., ary{n-r), ...]

(1.5)

Trong đó :
-

Các thành phần của tác động BKX(N - &) với K e (- 00 , °°).

-

Các thành phần của phản ứng bị giữ chậm ARY(N - R) với R e (1 , 00).
- Các hệ số AR và BK có thể bằng 0, có thể là hằng số, có thể phụ thuộc vào tác

động X(N), phản ứng Y(N), hoặc biến thời gian rời rạc N.
2. Mô tả hệ xử lý số bằng sơ đồ khối Hệ xử lý số có thể được mô tả
bằng sơ đồ khối như trên hình 1.6.
x(n)

y(n)

>
■

Hình 1.6 : Sơ đồ khối của hệ xử lý số
Hệ xử lý số phức tạp có thể được mô tả bằng sơ đồ khối với sự liên kết của
nhiều khối Fj( ) như trên hình 1.7.
x(n)

Fl()

F2O

y(n)

Hình 1.7 : Sơ đồ khối của hệ xử lý số phức tạp Nếu thay các biểu
thức Fj( ) của sơ đồ khối trên bằng chức năng của các khối thì đó là sơ đồ khối chức

năng.
3. Mô tả hệ xử lý số bằng sơ đồ cấu trúc:
Dựa trên quan hệ vào ra (1.4), cũng có thể mô tả hệ xử lý số bằng sơ đồ cấu
trúc, ở đây, cần phân biệt sự khác nhau giữa sơ đồ khối và sơ đồ cấu trúc. Sơ đồ cấu
trúc gồm các phần tử cơ sở biểu diễn các phép toán trên các tín hiệu số hoặc dãy số
liệu. Sơ đồ khối có mỗi khối đặc trưng cho một cấu trúc lớn, mà chính nó có thể được
mô tả bằng sơ đồ khối chi tiết hơn hoặc sơ đồ cấu trúc.


VỀ

phương diện phần cứng thì sơ đồ khối cho biết cấu trúc tổng thể của hệ xử

lý số, còn sơ đồ cấu trúc cho phép thiết kế và thực hiện một hệ xử lý số cụ thể.

VỀ

phương diện phần mềm thì sơ đồ khối chính là thuật toán tổng quát của mộtchương
trình xử lý số liệu mà mỗi khối có thể xem như một chương trình con, còn sơ đồ cấu
trúc là thuật toán chi tiết mà từ đó có thể viết được các dòng lệnh của một chương
trình hoặc chương trình con. Các phần tử cấu trúc được xây dựng trên cơ sở các phép
toán đối với các dãy số là cộng, nhân, nhân với hằng số, dịch trễ và dịch sớm.
1. Phần tử cộng : Phần tử cộng dùng để cộng hai hay nhiều tín hiệu số, nó là phần
tử không nhớ và được ký hiệu như trên hình 1.8.

Xi

(n)
Xifn
)

b. y(n) = Ỳ^xi(»)

a. y(n) = Xi(n) + x2(n)

i=1
Hình 1.8 : Ký hiệu phần tử cộng.
Mạch phần cứng có bộ cộng hai tín hiệu số như ở hình 1,8a , chúng là vi
mạch cộng hai dãy số mã nhị phân 4 bit hoặc 8 bit.
2. Phần tử nhân : Phần tử nhân dùng để nhân hai hay nhiều tín hiệu số, nó là phần
X\(n)
X\(n)

MX

y(n)

x 2(n) - -A X
x/n)

x 2(n)

/

->■ y(n)

tử không nhớ và được ký hiệu như trên hình 1.9.
xjn)

a. y(n) = Xị(n) . x2(n)

b. y{n) = Yl Xị{n)
i=1
Hình 1.9: Ký hiệu phần tử nhân


Mạch phần cứng có bộ nhân hai tín hiệu số như ở hình 1.9a , chúng là vi
mạch nhân hai số mã nhị phân 4 bit hoặc 8 bit.


3. Phần tử nhân với hằng sổ : Phần tử nhân với hằng số dùng để nhân một tín hiệu số
với một hằng số, nó là phần tử không nhớ và được ký hiệu như trên hình 1.10
x(n) -----------Ị^>--------^ y(n) = a.x(n)
a
Hình 1.10: Ký hiệu phần tử nhân với hằng số.
Để nhân tín hiệu số x(n) với hằng số a, sử dụng bộ nhân hai số với một
đầu vào là tín hiệu số x(n), còn đầu vào kia là giá trị mã của a.
4. Phần tử trễ đơn vị : Phần tử trễ đơn vị dùng để giữ trễ tín hiệu số x(n) một mẫu,
nó là phần tử có nhớ và được ký hiệu như ở hình 1.11.
x(n)

>
■

D

y(n) = x(n 1)

Hình 1.11: Ký hiệu phần tử trễ đơn vị.
Đối với mạch phần cứng, để thực hiện giữ trễ tín hiệu số x(n), người ta sử

dụng bộ ghi dịch, thanh ghi chốt hoặc bộ nhớ, chúng thường được sản xuất dưới dạng
vi mạch số 4 bit hoặc 8 bit.
5. Phần tử vượt trước đơn vị : Phần tử vượt trước đơn vị dùng để đẩy sớm tín hiệu số
một mẫu (đẩy nhanh một nhịp), nó là phần tử có nhớ và được ký hiệu như trên hình
1.12.
y(n) = x(n + \)
x(n)
AD
Hình 1.12: Ký hiệu phần tử vượt trước đơn vị.
Phần tử vượt trước đơn vị là phần tử không thể thực hiện được trên thực tế,
nên không có mạch phần cứng, nó chỉ được dùng để mô tả các hệ xử lý số là thuật
toán phần mềm.
Để xây dựng sơ đồ cấu trúc của hệ xử lý số, cần liên kết các phần tử cấu trúc
cơ sở theo dạng hàm số mô tả quan hệ vào ra của hệ.


1.2.2.2. Phân loại hệ xử lý số theo quan hệ vào ra
Theo giá trị và tính chất của các hệ số ar và bk trong quan hệ vào ra tổng quát
1.5, người ta phân loại hệ xử lý số như dưới đây.
1. Hệ xử lý số không nhớ và có nhớ
* Hệ xử lý sổ không nhớ là hệ có phản ứng chỉ phụ thuộc vào tác động ở cùng thời
điểm và có quan hệ vào ra :

y(n) =F[bữx(n)]

(1.6)

Trong đó, hệ số bữ có thể là hằng số, phụ thuộc vào X(N) hoặc N.
* Hệ xử lý số có nhớ là hệ có phản ứng phụ thuộc vào tác động ở các thời điểm
hiện tại và quả khứ theo quan hệ vào ra 1.5.

VỈ DỤ : - Hệ xử lý số có quan hệ vào ra y{n) = n.x{n) là hệ không nhớ.

- Hệ xử lý số có quan hệ vào ra y{n) = 2x{n) + 3x{n -1) là hệ có nhớ.
2. Hệ xử lý số tuyến tính và phi tuyến
* Hệ xử lý số tuyến tính là hệ có quan hệ bậc nhất giữa phản ứng và tác động,
đồng thời thỏa mẫn nguyên lỷ xếp chồng.

* Hệ xử lý số phi tuyến là hệ không thỏa mẫn một trong các điều kiện trên.
Quan hệ bậc nhất giữa phản ứng và tác động được phát biểu như sau : Hệ
xử lỷ sổ có quan hệ hệ bậc nhất giữa phản ứng và tác động, nếu và chỉ nếu tác động x(n)
gây ra phản ứngy(n), thì tác động a.x(n) gây ra phản ứng a.y(n), vói a là hằng sổ.

Theo quan hệ bậc nhất giữa phản ứng và tác động, hệ xử lý số tuyến tính có
quan hệ vào ra thỏa mãn điều kiện :
Neu :

-F[;t(«)] = y{n)

Thì : F[a.x(n)] = a.F[x{n)] = a.y(n)

(1.7)

Hệ xử lý số có quan hệ vào ra không thỏa mãn (1.7) là hệ phi tuyến.
Nguyên lý xếp chồng được phát biểu như sau : Hệ xử lỷ sổ tuyển tỉnh dưới
tác động là xếp chồng của nhiều tác động Xỵ(n) sẽ cỏ phản ửngy(n) bằng xếp chổng của
các phản ủng yk{n) do mỗi tác động thành phần Xk(n) gây ra.


Theo nguyên lý xếp chồng, hệ xử lý số tuyến tính có quan hệ vào ra thỏa mãn
điều kiện :

Nếu :
Thì : F

F[xk{n)ì = yk{n)
Chr.

x,
.*=1

■(
«)

Y^ak.F[xk{n)] = Y^ak.yk{n)
k=
k=
=y(n)
ỉ
ỉ

(1.8
)

Hệ xử lý số có quan hệ vào ra không thỏa mãn (1.8) là hệ phi tuyến.
Rõ ràng, điều kiện (1.7) chỉ là một truờng hợp riêng của điều kiện (1.8) khi m
= 1, tức là nguyên lý xếp chồng đã bao hàm cả quan hệ bậc nhất, do đó có thể phát
biểu :
Hệ xử lý sổ là hệ tuyển tỉnh nếu và chỉ nếu quan hệ vào ra của nó thỏa mẫn
nguyên lý xếp chồng theo điều kiện (1.8).
Để thoả mãn điều kiện (1.8), thì hệ xử lý số tuyến tính phải có quan hệ vào ra
tổng quát 1.5 với tất cả các hệ số ar và bk không phụ thuộc vào tác động x(n) hoặc

phản ứng y(n), nhưng có thể phụ thuộc vào biến thời gian rời rạc n.
3. Hệ xử lý số bất biến và không bất biến
* Hệ xử lý số bất biến là hệ có tác động x(n) dịch k mẫu thì phản ứng y(n) cũng
chỉ dịch cùng chiều k mẫu mà không bị biến đổi dạng.
Hệ xử lý số bất biến có quan hệ vào ra thỏa mãn điều kiện :
Nếu :
Thì:

F[xk{n)ì = yk{n)
F[x(n - £)] = y{n - k)

(1.9)

Và hệ xử lý số có quan hệ vào ra thoả mãn (1.9) là hệ bất biến.
Để thoả mãn điều kiện (1.9), thì hệ xử lý số bất biến phải có quan hệ vào ra
tổng quát 1.5 với tất cả các hệ số ar và bk không phụ thuộc vào vào biến thời gian rời
rạc n, nhưng có thể phụ thuộc tác động x(n) hoặc phản ứng y(n).
* Hệ xử lý số không bất biến là hệ có quan hệ vào ra không thỏa mẫn điều kiện
(1.9).
4. Hệ xử lý số nhân quả và không nhân quả
* Hệ xử lý số nhân quả là hệ có phản ứng chỉ phụ thuộc vào tác động ở các thời
điểm quá khứ và hiện tại, không phụ thuộc vào tác động ở các thời điểm tương lai.


Hệ xử lý số nhân quả luôn thỏa mãn điều kiện :
Neu :

Tác động x(n) = 0 với mọi n < k

Thì :

Phản ứng y(n) = 0 với mọi n < k

(1.10)

Và hệ xử lý số có quan hệ vào ra thoả mãn (1.10) là hệ nhân quả.
Hiểu một cách nôm na thì hệ xử lý số nhân quả phải có tác động là nguyên
nhân thì mới có phản ứng là kết quả, tức là phản ứng không thể xuất hiện truớc tác
động.
Để thoả mãn điều kiện (1.10), hệ xử lý số nhân quả phải có quan hệ vào ra 1.5
với các thành phần của tác động bkx{n -k) chỉ có k > 0 , do đó hệ xử lý số nhân quả có
quan hệ vào ra 1.5 với k > 0 và r > 1 :
y(n) =F[bữx(n),...,bkx(n-k), ..., ary(n-r), ... ]

(1.11)

. * Hệ xử lý số không nhân quả : Hệ xử lỷ sổ có phản ứng phụ thuộc vào tác động ở

các thời điểm tương lai là hệ không nhân quả. Hệ không nhân quả có quan hệ vào ra
không thỏa mãn điều kiện (1.10).
Vì trong thời gian thực không thể biết được giá trị của tín hiệu ở tương lai,
nên không thể thực hiện được các hệ xử lý số không nhân quả. Tuy nhiên, trong
trường hợp giá trị của tín hiệu số đã được lưu giữ trong bộ nhớ của máy tính và quá
trình xử lý số liệu không cần tiến hành trong thời gian thực, thì có thể thực hiện được
hệ xử lý số liệu không nhân quả. Như vậy, trên thực tế không có hệ xử lý tín hiệu số
không nhân quả, nhưng có thể xây dựng được hệ xử lý số liệu không nhân quả.
5. Hệ xử lý số đệ quy và không đệ quy
* Hệ xử lý số không đệ quy là hệ có phản ứngy(n) chỉ phụ thuộc vào tác động
x(n).
Hệ xử lý số nhân quả không đệ quy có quan hệ vào ra (1.11) không có các

thành phần của phản ứng ở quá khứ ary{n - r) :
y(n) = F[bữx{n), bxx{n-1), ..., bkx{n-k), ... ] (1.12
Quan hệ vào ra (1.12) được gọi là quan hệ vào ra không đệ quy.

)