Giáo trình bài tập kts2 ch4 hazards

Chương 3
HỆ TUẦN TỰ KHÔNG ĐỒNG BỘ


Phân loại các mạch logic


Mô hình hệ tổ hợp


Mô hình hệ tuần tự


Chế độ làm việc
• Để cho hệ tuần tự không đồng bộ hoạt động đúng, người
ta phải giới hạn nó làm việc ở chế độ cơ bản (fundamental
mode) hoặc chế độ xung (pulse mode).
• Chế độ cơ bản: mỗi một trong các tín hiệu vào từ ngoài
chỉ có thể thay đổi tại 1 thời điểm từ 0 sang 1 hoặc từ 1
sang 0, và mạch phải ở trong điều kiện ổn định (tất cả các
tín hiệu trong mạch phải ổn định; nghĩa là chúng phải đạt
được giá trị xác lập) khi xảy ra một sự thay đổi ở tín hiệu
vào.
• Chế độ xung: Thí dụ: xung dương thì mỗi xung dương,
sự thay đổi từ 0 sang 1 và trở về 0 được tạo ra bằng 1 tín
hiệu vào từ bên ngoài, biểu thị 1 sự kiện định thì. Mạch
phải ở trong điều kiện ổn định khi mỗi xung xảy ra


Chế độ cơ bản
của hệ tuần tự không đồng bộ

• Chú ý: Mạch phải ổn định trước mỗi sự kiện định
thì và mỗi lần chỉ có một tín hiệu vào từ ngoài có
thể thay đổi từ 0 sang 1 hoặc từ 1 sang 0


Chế độ xung
của hệ tuần tự không đồng bộ

Chú ý: Mạch phải ổn định trước mỗi sự kiện
định thì và mỗi lần chỉ có một tín hiệu vào từ
ngoài có thể tạo 1 xung dương


Mục tiêu
• Thiết kế hệ tuần tự không đồng bộ thì khó hơn hệ đồng
bộ do các vấn đề định thì.
• Với hệ tuần tự đồng bộ thì xung nhịp đã giải quyết vấn
đề định thì.
• Với hệ tuần tự không đồng bộ thì sẽ phải cần các kỹ
thuật thiết kế đặc biệt để khử các vấn đề định thì có từ
các trì hoãn không bằng nhau qua các đường dẫn khác
nhau trong hệ.
• Để đơn giản hóa phân tích và thiết kế, ta sẽ giả sử rằng
các hệ tuần tự không đồng bộ của ta làm việc ở chế độ
cơ bản.


3.1 PHÂN TÍCH
HỆ TUẦN TỰ KHÔNG ĐỒNG BỘ

3.1 PHÂN TÍCH HỆ TUẦN TỰ KHÔNG
ĐỒNG BỘ
3.1.1 Phân tích hệ không đồng bộ với các
flipflop SR
3.1.2 Phân tích hệ cổng không đồng bộ
3.1.3 Các điều kiện chạy đua và lặp vòng


3.1.1 Phân tích hệ không đồng
bộ với các flipflop SR


Thí dụ: ta sẽ phân tích hệ ở hình sau bằng cách theo dõi các tín
hiệu dùng chuỗi vào
X1X2=00, 10, 11, 01, 11, 10, 00.
Giả sử các ngõ ra Q ban đầu của flipflop là 0 (Q1Q2=00).

Hình 3.5 Hệ trì hoãn không đồng bộ


Phân tích bằng bảng chuyển trạng thái với
chuỗi trị vào cụ thể (1)
• Cột thứ nhất của bảng 3.1 liệt kê các giá trị hiện tại của
các biến vào và các giá trị ra flipflop ở những thời điểm
kế tiếp trong phân tích hệ bắt đầu với giá trị ban đầu
(X1X2=00) và trạng thái bắt đầu (Q1Q2=00 ).
• Mỗi tổ hợp các giá trị của các ngõ vào mạch và các ngõ
ra bộ nhớ (các ngõ ra flipflop trong trường hợp này) sẽ

được gọi là trạng thái toàn phần (total state) của hệ
• Để tránh nhầm với trạng thái toàn phần, ta sẽ gọi trạng
thái của các flipflop là trạng thái nội (internal state)


• Với mỗi trạng thái toàn phần trong phân tích hình 3.5,
các giá trị ra và các giá trị vào flipflop được tính toán
dùng các phương trình:

• Đối với trạng thái toàn phần cho trước, trạng thái nội
kế giống như trạng thái nội hiện tại, sẽ không xảy ra
thay đổi trạng thái và ta nói rằng hệ ở trạng thái toàn
phần ổn định (stable total state)


Bảng 3.1 Phân tích của hình 3.5
Chuỗi giá trị vào là: X1X2= 00, 10, 11, 01, 11, 10, 00

Z1=Q1Q2 + X1’(Q1 + Q2)
Z2=Q1Q2’ + X2’ (Q1 + Q2’)
R1=X1’X2’
S1=X1X2
R2=X1’X2
S2=X1X2’


Phân tích bằng bảng chuyển trạng thái
• Xây dựng bảng chuyển trạng thái (transition table): các trạng
thái kế của flipflop là hàm của trạng thái hiện tại và các giá trị
vào.

Với hình 3.5, các phương trình trạng thái kế là:

• Mỗi cột trong bảng này tương ứng với tổ hợp cụ thể các giá trị
của các biến vào, hoặc tương ứng với trạng thái vào (input
state).
• Mỗi hàng tương ứng với phép gán cụ thể với trạng thái nội
hiện tại.
• Mỗi ô trong bảng tương ứng với 1 trạng thái toàn phần, và giá
trị trong ô đó là trạng thái nội kế cho trạng thái đó
• Giá trị trong ô giống giá trị hàng thì ta có hệ ổn định (khoang
tròn).


Hình 3.6 Bảng chuyển trạng thái
của hình 3.5


Hình 3.7 Các bảng dòng (flow table)
của hình 3.5

(a) Đánh nhãn theo trạng thái nội

(b) Đánh nhãn theo trạng thái toàn phần


Hình 3.8 Bảng dòng và bảng giá trị ra
cho hình 3.5

Chuỗi giá trị vào và ra là:
X1X2=00, 10, 11, 01, 11, 10, 00

Z1Z2=01, 00, 10, 11, 01, 11, 10


Hình 3.9 Giản đồ định thì của hình 3.5


3.1.2 Phân tích hệ cổng
không đồng bộ


Hình 3.10 Hệ không đồng bộ
được xây dựng từ cổng


• Để dễ phân tích, người ta tập trung tất cả các trì hoãn liên hệ với
mỗi đường hồi tiếp vào một hộp được đánh nhãn “delay”. Rồi ta
liên hệ một biến trạng thái với mỗi ngõ ra “delay”. Nếu ở một thời
điểm cho trước, ngõ vào “delay” là 0 (hoặc 1), ngõ ra sẽ là 0 (hoặc
1) sau một thời gian trì hoãn. Từ đó ngõ vào “delay” biểu diễn
trạng thái kế của ngõ ra “delay” và trì hoãn với ngõ ra Q1 có ngõ
vào là Q1+.
• Sau khi đã đặt các biến trạng thái, ta lập được bảng dòng. Hệ được
mô tả bằng các phương trình sau:

• Các phương trình này được điền trong các hình 3.10(b) và (d), và
bảng dòng của hình 3.10(c) được tạo nên bằng cách thay thế mỗi
tổ hợp các biến trạng thái bằng ký hiệu trạng thái. Các ngõ vào
khoanh tròn biểu diễn các trạng thái toàn phần ổn định. Với một
chuỗi vào bất kỳ cho trước, các chuỗi trạng thái và ngõ ra có thể
được xác định từ hình 3.10(b) hoặc (c) và (d)

Cách chọn biến trạng thái


Mô hình tổng quát của hệ tuần tự
không đồng bộ