Nghiên cứu thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp công suất thấp sử dụng vật liệu điện tử hữu cơ

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

PHẠM THANH HUYỀN

NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI
XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG
VẬT LIỆU ĐIỆN TỬ HỮU CƠ

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

HÀ NỘI – 2017


Giới thiệu luận án
1. Tính cấp thiết của luận án
Trong các hệ thống điện tử và hệ thống viễn thông, các tín hiệu có ý nghĩa thực
tế là tín hiệu tương tự nhưng quá trình xử lý tín hiệu chủ yếu lại được thực
hiện trong mạch số. Vì vậy, nhu cầu chuyển đổi qua lại giữa hai loại tín hiệu
này là tất yếu và rất lớn. Với vai trò là thành phần cơ bản trong hệ thống, bộ
chuyển đổi tín hiệu tương tự sang số (Analog to Digital Converter – ADC ) đã
được nghiên cứu nhiều từ những năm 50 của thế kỷ trước [8, 84, 113, 115] và
được sử dụng trong hầu hết các sản phẩm điện tử.
Thêm vào đó, sự hình thành và phát triển của cuộc cách mạng công nghiệp
4.0 với các thành phần chính là hệ thống điều khiển-vật lý (Cyber-physical systems – CPS ), mạng kết nối vạn vật (Internet of Things – IoT ) và điện toán
đám mây chính là kết quả của sự phát triển các thiết bị thông minh có khả
năng kết nối không dây và tiêu thụ công suất thấp. Điều này dẫn đến yêu cầu
bắt buộc cho các mạch ADC công suất thấp để giúp tiết kiệm năng lượng, giảm
nhiệt tiêu tán, từ đó cho phép sử dụng các kỹ thuật đóng gói nhỏ gọn hơn và rẻ
tiền hơn. Ngoài ra, ADC công suất thấp tiêu thụ năng lượng ít nên sẽ kéo dài
thời gian sử dụng pin cho các thiết bị điện tử.

Các kỹ thuật áp dụng cho ADC công suất thấp được cải tiến liên tục, chủ
yếu vì các lý do: Thứ nhất, sự phát triển của các thiết bị bán dẫn và các công
nghệ sản xuất mạch tích hợp (Integrated Circuit – IC ) mới sẽ cho phép thiết kế
và chế tạo các mạch có cấu trúc mới, tối ưu hơn các mạch cũ. Thứ hai, luôn có
yêu cầu không bao giờ ngừng với việc giảm công suất tiêu thụ của các mạch,
việc này dẫn tới nhu cầu phát triển các mạch sử dụng năng lượng hiệu quả hơn.
Do vậy, thiết kế mạch ADC công suất thấp là vấn đề nghiên cứu luôn thu hút
được nhiều sự quan tâm của các nhà khoa học. Trong các cấu trúc ADC, mạch
ADC kiểu thanh ghi xấp xỉ liên tiếp (Successive Approximation Register Analog
to Digital Converter – SAR ADC ) được sử dụng rộng rãi [8, 40, 84, 113].
1


2

Bên cạnh đó, trong thời gian gần đây các nghiên cứu và sản phẩm của điện
tử hữu cơ phát triển rất mạnh mẽ do có những tính chất đặc biệt như mỏng,
nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao, có thể chế tạo bằng
cách in mạch và thân thiện với môi trường [12, 21, 65, 88, 109]. Thế hệ mạch
điện tử hoàn toàn mới này mở ra khả năng chế tạo những sản phẩm có thể dán
lên mọi loại bề mặt hay có thể cấy ghép vào cơ thể của con người [30, 92, 103].
Tuy điện tử hữu cơ đang chứng tỏ thế mạnh của mình ở những ứng dụng mà
điện tử silicon truyền thống không thực hiện được nhưng vẫn còn tồn tại nhiều
hạn chế như thiếu mô hình đặc trưng, mật độ tích hợp thấp, độ ổn định kém,
tần số hoạt động thấp và chưa tiết kiệm năng lượng [48, 118, 125]. Vì vậy, lĩnh
vực này cần rất nhiều sự đầu tư nghiên cứu.
Xét ở khía cạnh chiến lược phát triển, Chính phủ Việt Nam đã đưa lĩnh vực
thiết kế IC và vật liệu mới vào danh sách các lĩnh vực mũi nhọn ưu tiên phát
triển cho đến năm 2020 [1]. Vì vậy, có thể nói việc phát triển nghiên cứu IC nói
chung và SAR ADC hữu cơ nói riêng là rất cần thiết.

2. Mục tiêu của luận án:
Mục tiêu của luận án là nghiên cứu thiết kế vi mạch SAR ADC hữu cơ công
suất thấp từ transistor màng mỏng hữu cơ đã được mô hình hóa dựa trên dữ
liệu đo đặc tính điện sau khi chế tạo thực tế.

3. Nhiệm vụ của luận án
Xu hướng phát triển của điện tử hữu cơ đã rất rõ ràng, thể hiện ở số lượng
nghiên cứu và sản phẩm mạch hữu cơ xuất hiện trên thực tế [77, 92, 97, 124].
Tuy nhiên, ở góc độ thiết kế mạch thì việc thiếu các mô hình của linh kiện cơ
bản sẽ làm cho các nhà thiết kế gặp khó khăn rất lớn. Do vậy, nhiệm vụ của
luận án là xác định mô hình phù hợp và xác định bộ thông số cho transistor
màng mỏng hữu cơ (Organic Thin-Film Transistor – OTFT ) kênh P và kênh N
dựa trên kết quả đo thực nghiệm. Các mô hình OTFT này được đưa vào thư
viện của công cụ thiết kế chuyên dụng. Tính đúng đắn của mô hình được chứng
minh bằng cách mô phỏng một số mạch logic và mạch tương tự.
Sau khi có mô hình của linh kiện cơ bản, luận án nghiên cứu thiết kế và mô
phỏng mạch SAR ADC công suất thấp có thể ứng dụng trong điện tử y sinh.
Cuối cùng, luận án đề xuất các giải pháp để giảm thiểu công suất cho mạch


3

SAR ADC hữu cơ vừa thiết kế trong khi vẫn đảm bảo hiệu năng của mạch.

4. Phương pháp nghiên cứu
Luận án kết hợp nhiều phương pháp để thực hiện mục đích nghiên cứu. Cụ thể
là:
+ Tìm hiểu và phân tích đặc tính điện của transistor màng mỏng hữu cơ để
lựa chọn mô hình phù hợp nhất với mục tiêu sử dụng mô hình cho thiết kế và

mô phỏng.
+ Kết hợp với công cụ tìm hàm toán học và công cụ thiết kế mô phỏng mạch
chuyên dụng để việc xây dựng mô hình được chính xác và nhanh hơn.
+ Khảo sát chi tiết các nghiên cứu trước để lựa chọn cấu trúc tối ưu phù
hợp cho mạch SAR ADC hữu cơ cần thiết kế.
+ Đánh giá các thông số của mạch sau khi thiết kế để tìm cách cải tiến và
đề xuất cấu trúc tiết kiệm năng lượng nhất nhưng vẫn đảm bảo hiệu năng.

5. Tình hình nghiên cứu trong và ngoài nước
Hình 1 biểu diễn kết quả thống kê số lượng các bài báo về 4 loại ADC điển hình
từ nguồn [40], bao gồm flash ADC, sigma-delta ADC, pipelined ADC và SAR
ADC, chi tiết về mỗi loại ADC này được trình bày trong Chương 1. Các biểu đồ
trong hình 1 cho thấy tính đến hết năm 2016 số lượng nghiên cứu về SAR ADC
tăng với tốc độ rất nhanh và vượt trội so với các nghiên cứu về ADC khác. Điều
này thể hiện mức độ hấp dẫn của SAR ADC đối với các nhà nghiên cứu.
Đối với nghiên cứu về mạch điện tử hữu cơ, hầu hết các phòng thí nghiệm
mạnh trên thế giới đều trực tiếp sản xuất để thử nghiệm các mạch vì không có
công cụ để thiết kế hay mô phỏng mạch hữu cơ như đối với mạch vô cơ. Có rất
nhiều các công cụ cho phép thiết kế vi mạch bán dẫn vô cơ phục vụ học thuật
và phục vụ sản xuất trong công nghiệp như Cadence, Hspice, Silvaco ... nhưng
phần này tới nay mới chỉ có bộ OPDK (Organic Process Design Kit) [126] do
Đại học Minnesota, Hoa Kỳ phát triển cho thiết kế vi mạch hữu cơ. Tuy nhiên,
trong thư viện của OPDK hiện nay mới chỉ có một loại p-OTFT với vật liệu hữu
cơ P3 HT và một loại transistor hiệu ứng trường (kiểu unipolar) với kênh dẫn là
CNT (Carbon nanotube). Lý do của sự hạn chế số lượng này là sự phát triển
của điện tử hữu cơ còn khá mới mẻ, hơn nữa vật liệu hữu cơ rất phong phú và
tính tùy biến cao [16, 22, 65, 114] nên việc xác định được mô hình thống nhất


4

21
sigmadelta

1
SAR

Trước 2000

Trước năm
2000

94
sigmadelta

51
flash

17
pipelined

81
SAR

2000 - 2010

2000-2010

116
flash

226
pipelined
62
sigmadelta

151
pipelined

2011-2016

2011 - 2016

505
SAR

119
flash

Hình 1: Thống kê các bài báo về 4 loại ADC điển hình theo thời gian, nguồn [40].

đặc trưng là điều rất khó. Vì vậy cần thiết phải có các nghiên cứu chuyên sâu
trong thời gian dài về mô hình hóa để bổ sung vào thư viện thiết kế.
Xét ở góc độ thiết kế mạch, các nghiên cứu đã công bố cho thấy vi mạch
hữu cơ còn nhiều hạn chế về hiệu năng [41, 71, 77], độ phức tạp [3, 28, 70] và
công suất tiêu thụ [2, 66]. Do đó, hướng nghiên cứu thiết kế các vi mạch hữu cơ
chắc chắn cần nhận được nhiều sự quan tâm của giới học thuật.
Mặc dù có tầm quan trọng rất lớn vì được coi là ngành công nghiệp lõi nhưng
nghiên cứu về IC nói chung và ADC nói riêng tại Việt nam còn ở mức độ rất
khiêm tốn, các nghiên cứu trong nước công bố về ADC còn rất ít [5, 58, 74].

Các cơ sở đào tạo chuyên sâu về vi mạch ở tại TP. Hồ Chí Minh gồm Trung tâm
Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC) và Phòng thí nghiệm xử
lý tín hiệu số và hệ thống nhúng, Khoa Điện tử Viễn thông, Trường ĐH Khoa
học Tự nhiên, ĐHQG, Tp. HCM. Tại Hà Nội có phòng thí nghiệm Vi mạch và
Hệ thống (BKIC), Trường ĐH Bách khoa Hà Nội; phòng thí nghiệm trọng điểm
Hệ thống tích hợp thông minh, Trường ĐH Công nghệ, ĐH Quốc gia Hà Nội;
phòng thí nghiệm vi mạch chuyên dụng, Học viện Kỹ thuật quân sự và phòng
nghiên cứu Vi mạch hữu cơ, ĐH Giao thông Vận tải. Cùng lúc đó khối doanh
nghiệp cũng đang có những bước phát triển mạnh mẽ cả về chiều rộng và chiều
sâu với các đơn vị điển hình như công ty FSoft, tập đoàn FPT; Renesas Việt
Nam; Microchip technology Vietnam hay Marvell Việt Nam ...
Điều này có nghĩa là hướng nghiên cứu về xây dựng mô hình cho linh kiện


5

và thiết kế vi mạch hữu cơ là hướng nghiên cứu mới, cần thiết và có nhiều cơ
hội phát triển.

6. Đóng góp của luận án
Kết quả nghiên cứu và đóng góp của luận án được thể hiện ở các điểm sau:
1. Xây dựng thành công mô hình cho một số loại OTFT, bao gồm p-OTFT
và n-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đế SOI (Silicon on Insulator ) và p-OTFT với lớp điện môi cực cửa PVC (Poly(Vinyl
Cinnamate)) trên đế dẻo. Việc mô hình hóa cho p-OTFT được thực hiện
trong nhiều nghiên cứu [43, 49, 60, 67] nhưng việc xây dựng mô hình cho
loại n-OTFT thì mới có ít nghiên cứu đề cập [107]. Do đó, kết quả mà luận
án đạt được rất có ý nghĩa vì nhờ thế việc thiết kế mạch kiểu bù cho cả hai
loại transistor p- và n-OTFT mới được thực hiện.
Với linh kiện vừa được mô hình hóa, tác giả luận án đã thiết kế và mô
phỏng thành công nhiều mạch tích hợp hữu cơ kiểu bù như: các cổng logic,

D flip-flop và mạch so sánh. Kết quả mô phỏng cho thấy các mạch hoạt
động đúng như lý thuyết.
Kết quả được công bố trong các công trình: [C1], [C2] và [J4].
2. Thiết kế và mô phỏng thành công mạch SAR ADC hữu cơ kiểu bù công
suất thấp. Các cấu trúc điển hình của mạch ADC được phân tích và so sánh
chi tiết để xác định loại phù hợp với vi mạch hữu cơ. Mạch sau khi thiết kế
được khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trị tối ưu về
công suất thấp mà vẫn đảm bảo hiệu năng. Bằng việc khảo sát chi tiết các
cấu trúc ADC để lựa chọn loại phù hợp với linh kiện hữu cơ và có thể ứng
dụng trong cảm biến y sinh, các thông số mà mạch SAR ADC được thiết
kế có tần số lấy mẫu cao gấp 4 lần và hệ số năng lượng cho một lần chuyển
đổi thấp hơn 8,7 lần so với các nghiên cứu tốt nhất trước đó.
Kết quả được công bố trong các công trình: [J1], [J2], [J3] và [C4].
3. Đề xuất hai giải pháp giảm thiểu công suất cho mạch. Một là, đề xuất cấu
trúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FF điều khiển
hai sườn xung dạng lai, viết tắt là H-DEDFF, để nhờ đó giảm công suất cho
mạch SAR ADC xuống hơn 27 % so với mạch sử dụng loại điều khiển bởi


6

một sườn xung nhịp với cùng điều kiện mô phỏng. Hai là, đề xuất sử dụng
OTFT điện áp thấp với chất điện môi cực cửa PVC thay cho SiO2 thông
thường. Khi này, mạch có thể làm việc ở điện áp nguồn thấp hơn 10 V như
mạch ban đầu, nghĩa là sẽ giảm được công suất tiêu tán toàn mạch.
Kết quả được công bố trong các công trình: [C3] và [J4].

7. Bố cục của luận án
Nội dung chính của luận án được tổ chức thành các chương như sau:
Chương 1 giới thiệu về các loại ADC và kết quả khảo sát về ADC để thống

kê các thông số của chúng nhằm xác định loại ADC phù hợp nhất với tiêu chí
công suất thấp. Chương này cũng giới thiệu về điện tử hữu cơ và những nghiên
cứu tiêu biểu đã công bố về mô hình hóa OTFT và về ADC hữu cơ để từ đó
xác định chi tiết hơn những vấn đề còn tồn tại mà luận án cần giải quyết.
Chương 2 trình bày cấu trúc và đặc tính điện cơ bản của OTFT. Hai loại
OTFT kênh P và kênh N được sản xuất theo công nghệ SOI với số mẫu tương
ứng là 48 và 24 transistor. Sau đó tiến hành đo đặc tính điện để làm dữ liệu cho
quá trình mô phỏng bao gồm bộ giá trị thể hiện ở cả đặc tuyến truyền đạt và
họ đặc tuyến ra. Việc sử dụng cả hai loại đường đặc tuyến sẽ làm quá trình mô
hình hóa phức tạp lên nhiều nhưng nó đảm bảo việc mô hình được tạo ra sẽ đặc
trưng cho linh kiện. Công cụ toán học OriginPro và công cụ mô phỏng OPDK
được sử dụng để phân tích vai trò, sự ảnh hưởng và xác định giá trị của tham
số trong mô hình. Kết quả mô phỏng một số vi mạch hữu cơ kiểu bù cũng sẽ
được trình bày trong chương này.
Chương 3 trình bày chi tiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện
đã được mô hình hóa trong Chương 2. Các mạch con đều được chạy thử và kiểm
nghiệm riêng trước khi kết nối với toàn mạch. Kết quả mô phỏng cho thấy mạch
đề xuất có các thông số có thể so sánh được với các nghiên cứu đã công bố trong
các tài liệu [2, 66, 71, 82]. Đặc biệt là xét ở khía cạnh sử dụng năng lượng hiệu
quả thì mạch đề xuất đã có kết quả tốt hơn. Nhằm xác định dải giá trị đầu vào
hợp lý cũng như tìm giá trị tối ưu trong dải đó, mạch SAR ADC được đánh giá
ở nhiều giá trị khác nhau của điện áp nguồn cung cấp, tần số lấy mẫu và tần
số tín hiệu vào. Kết quả đạt được đã chứng minh rằng mạch sau khi thiết kế có
thể ứng dụng trong cảm biến tín hiệu điện tim hoặc điện não.
Chương 4 của luận án tập trung tìm giải pháp giảm thiểu công suất cho


7

mạch đã thiết kế. Với giải pháp tối ưu hóa cấu trúc mạch, tác giả đề xuất cấu

trúc mới cho D flip-flop, gọi là H-DEDFF. Lý do lựa chọn D-FF để cải tiến là
vì các phần tử này làm tiêu tán tới gần 37 % tổng công suất của toàn mạch. Vì
vậy, nếu giảm được công suất tiêu thụ của D-FF thì tổng công suất của mạch sẽ
giảm đáng kể. Kết quả mô phỏng đã cho thấy với cấu trúc được đề xuất, mạch
SAR ADC đã giảm công suất tiêu thụ từ 443, 4 µW xuống còn 312, 6 µW , tương
đương với việc tiết kiệm được hơn 27 % công suất tiêu thụ trong cùng điều kiện
đầu vào. Với giải pháp lựa chọn linh kiện điện áp thấp, tác giả đề xuất sử dụng
OTFT với vật liệu cách điện PVC thay cho SiO2 ở nghiên cứu trước. Tuy nhiên,
giải pháp này chưa được thực hiện triệt để vì chưa có dữ liệu của n-OTFT, luận
án mới chỉ thực hiện xong mô hình hóa cho p-OTFT.
Cuối cùng là phần kết luận chung sẽ tóm tắt lại những kết quả, đóng góp
của nghiên cứu sinh trong luận án này cũng như là hướng phát triển trong tương
lai.


Chương 1
Tổng quan chung
Mạch chuyển đổi tín hiệu ADC có rất nhiều loại, để xác định được loại tiêu thụ
công suất thấp và có hiệu suất sử dụng năng lượng tốt cần thiết phải tiến hành
khảo sát các nghiên cứu đã có. Chương này của luận án sẽ giới thiệu cấu trúc
và so sánh các thông số chính giữa bốn loại ADC điển hình. Hiện trạng và xu
hướng phát triển của điện tử hữu cơ cũng sẽ được giới thiệu và phân tích. Cuối
cùng là phần phân tích, đánh giá các nghiên cứu đã công bố về mô hình hóa
OTFT và về ADC hữu cơ để từ đó xác định những thách thức mà luận án có
thể giải quyết.

1.1. Khảo sát các nghiên cứu về ADC
1.1.1. Giới thiệu chung về ADC
Tín hiệu trong tự nhiên thường ở dạng tương tự, ví dụ như âm thanh, hình ảnh
còn tín hiệu được xử lý trong các hệ thống máy tính để lưu trữ, gia công hay

truyền dẫn lại là tín hiệu ở dạng số. Vì vậy, yêu cầu biến đổi qua lại giữa các tín
hiệu dạng tương tự và dạng số là cực kỳ cần thiết. Khối chuyển đổi tương tự/số
(Analog-to-Digital Converter – ADC hay A/D) có nhiệm vụ chuyển đổi tín hiệu
tương tự thành tín hiệu số để đưa vào hệ thống xử lý số. Sau khi được xử lý tại
các hệ thống số như bộ vi xử lý hay máy tính, các tín hiệu số cần được chuyển
đổi lại về thành tín hiệu tương tự để có thể tác động vào các hệ thống vật lý và
thể hiện ra bên ngoài, ví dụ tái tạo âm thanh hay hình ảnh, hay dùng vào việc
điều khiển sau đó, ví dụ dùng dòng điện tương tự để điều khiển vận tốc động
cơ. Mạch thực hiện chức năng này chính là mạch chuyển đổi số sang tương tự
(Digital-to-Analog Converter – DAC hay D/A). Trong luận án này, tác giả chỉ
tập trung nghiên cứu chi tiết về loại chuyển đổi ADC.
Bộ chuyển đổi tương tự/số biến đổi tín hiệu tương tự liên tục về thời gian
8


9

và biên độ thành tín hiệu số rời rạc cả về thời gian và biên độ. Tín hiệu tương
tự đầu vào Vin được chuyển thành giá trị số N bit thông qua biểu thức 1.1:
Vin
= Dout + Qe =
Vref

N −1

i=0

Di × 2i + Qe

(1.1)

Trong đó, Vref là giá trị điện áp tham chiếu, Dout là tín hiệu số đầu ra, Qe là
sai số lượng tử hóa. D0 là bit có trọng số nhỏ nhất (Least Significant Bit – LSB )
và DN −1 là bit có trọng số lớn nhất (Most Significant Bit – MSB ). Giá trị điện
áp của LSB được tính theo biểu thức:
1 LSB =

Vref
FS
=
2N
2N − 1

(1.2)

với FS (full-scale) là giá trị toàn thang. FS là giá trị điện áp lớn nhất của
đầu ra tương tứng với giá trị lớn nhất có thể chuyển đổi được của đầu vào. Biểu
thức số tương ứng với FS chính là 111 . . . 1. Giá trị của FS được tính bằng biểu
thức 1.3:
F S = Vref − 1 LSB =

2N − 1
× Vref
2N

(1.3)

Quá trình chuyển đổi tương tự/số được mô tả chi tiết trong hình 1.1 với đầu
vào là tín hiệu tương tự và đầu ra là dãy tín hiệu số.

Hình 1.1: Qúa trình số hóa tín hiệu tương tự.


10

Tín hiệu tương tự là tín hiệu liên tục cả về thời gian và biên độ, sau khi qua
khối Lấy mẫu sẽ được rời rạc về thời gian, tức là chỉ xuất hiện ở những thời
điểm nhất định trong thời gian lấy mẫu. Sau đó, tín hiệu này tiếp tục qua khối
Lượng tử hóa để được rời rạc về biên độ. Cuối cùng, khối Mã hóa có nhiệm vụ
chuyển các giá trị mức rời rạc trên theo một dạng mã số nào đó, ví dụ như mã
nhị phân, mã Gray hay mã vòng Johnson.

Vin

Trên thực tế dựa vào cấu trúc mạch, ADC được chia thành nhiều kiểu như
kiểu tốc độ cao (flash ADC ), kiểu thanh ghi xấp xỉ liên tiếp (SAR ADC ),

V

kiểu vi-tích phân (sigma-delta ADC ), kiểu ref
ghép chuỗi (pipelined ADC ), kiểu so
sánh theo sườn (ramp ADC ), kiểu tích phân đa sườn (multi-slope ADC ), ....

Vin
Dout nhất theo các tài liệu
Tuy nhiên, trong số đó, bốn loại đầuADC
tiên là phổ biến
….

N bit

[8, 69, 84, 113] nên luận án chỉ tập trung xem xét bốn loại ADC này.

N

* Flash ADC
Vin
+

R

-

…...

R

C2N-1

+

-

R

C3
+

C2

R

Vin

Dout
N bit

+
K
-

…...

-

Bộ mã hóa

Vref-

+

-

Vref+

R

C1

Hình 1.2: Cấu trúc điển hình của một bộ flash ADC [8].

Vin

S/H

ADC 1

Hình 1.2 mô tả cấu trúc cơ bản của một flash ADC. Trong một bộ flash
ADC N bit có dãy (2N − 1) bộ so sánh để cùng so sánh tín hiệu đầu vào vớip bit
tập
tất cả các giá trị điện áp tham chiếu tương ứng với tập các tổ hợp bit từ 000...1

D
(p+q+ …+r) bit

…

out
đến 111...1. Nghĩa là, các bộ so sánh hoạt động đồng thời
để xác định bộ giá trị

ADC 2

q bi

Sửa


11

số đầu ra và vì thế tốc độ là ưu thế nổi trội nhất của loại ADC này. Tuy nhiên,
do số lượng bộ so sánh sử dụng tăng mạnh khi số bit lớn nên flash ADC tiêu
thụ công suất
Vinlớn và tốn diện tích khi độ phân giải tăng. Ví dụ, với độ phân giải
/H
3 bit thì mạch cần 7 bộ Sso
sánh và nếu độ +phân giải lên 8 bit thì cần tới 255 bộ

so sánh. Chính vì vậy,Vtrên
thực
người ta thường thiết kế các bộ flash ADC
DACtế
N bit
ref
sotần số từ cỡ (M Hz − GHz ).
với độ phân giải từ (3 − 6 bit) và hoạt động ở Bộ
dải
sánh
….

ut

Dout
N bitADC
* Sigma-delta

…

it

DN-1

D0

Đây là loại ADC có khả năng SAR
đạtlogic
độ chính xác cao nhất nhờ sử dụng bộ lọc số
để loại bỏ sai số lượng tử. Hình
1.3 mô tả cấu trúc cơ bản của một sigma-delta
B ….
B0

N-1

Clk nhấtThanh
ADC. Khối quan trọng
trong
mạch là khối điều chế sigma-delta với các
ghi N bit
khối khuếch đại vi sai K (Delta), khối tích phân (Sigma), bộ so sánh (chính là
ADC 1 bit) và bộ DAC 1 bit.
fS

Vin

Dout
N bit

+
K

-



fD
1-bit
ADC

1-bit
DAC

Bộ lọc số

Bộ giảm
mẫu

…

Vref

Dout
N bit

Mạch điều chế
sigma-delta

Hình 1.3: Cấu trúc điển hình của một mạch sigma-delta ADC bậc 1 [113].
S/H

…+r) bit

ADC 2

….

ADC m

Hình 1.3 biểu diễn kết cấu bên trong của mạch điều chế sigma-delta bậc 1,

psốbitbậc

…

ut

ADC 1

là số qcặp
Tần số lấy mẫu fS được đưa vào bộ so sánh còn
bit sigma và delta.r bit

tần số fD là tốc độ đọc dữ liệu ra của bộ giảm mẫu. Mặc dù có độ chính xác
Sửamạch
lỗi sốcó cấu trúc phức tạp nên loại ADC này tiêu thụ năng lượng
cao nhưng do
rất lớn khi độ phân giải tăng lên.

* SAR ADC
Cấu trúc cơ bản của SAR ADC với một đầu vào được biểu diễn ở hình 1.4. Các
khối chính bao gồm mạch lấy mẫu (Sample and Hold – S/H ), mạch so sánh,

12

mạch DAC, thanh ghi SAR logic và thanh ghi đệm cho các bit đầu ra. So với
các loại ADC khác thì SAR ADC có cấu trúc đơn giản nên nó có thể giảm thiểu
năng lượng tiêu thụ. Cùng với xu hướng của điện tử hiện đại là tạo ra các thiết
bị nhỏ gọn, dễ dàng mang theo và ít tiêu tốn năng lượng, SAR ADC ngày càng
được sử dụng rộng rãi.

Vin
S/H

+

Vref

DAC N bit
….

Bộ so
sánh

…

Dout
N bit

-

DN-1

D0

Thanh ghi đầu ra

SAR logic

BN-1 ….
Clk

B0

Thanh ghi dịch N bit

Hình 1.4: Cấu trúc cơ bản của SAR ADC [8, 113].

* Pipelined ADC
Mạch pipelined ADC về thực chất là sự nối tiếp của nhiều mạch ADC để có
được độ phân giải cao như mô tả trong hình 1.5. Theo phân tích mạch của các
loại ADC đề cập ở trên, khi cần độ phân giải cao cấu trúc mạch sẽ trở nên cồng
kềnh nên nếu chia thành nhiều tầng ADC với độ phân giải thấp có thể sẽ tạo
ra được ADC vừa có độ phân giải cao mà độ phức tạp và công suất giảm bớt.
Nghĩa là, bằng cách chia tầng, công việc thiết kế cho ADC sẽ đơn giản hơn vì
chỉ phải thiết kế các ADC có độ phân giải thấp sau đó ghép lại.
Trong cùng một cấu trúc pinelined có thể sử dụng nhiều loại ADC khác
nhau. Khi này mạch có thể phát huy tối đa ưu thế của mỗi loại ADC như tốc
độ, độ chính xác và tiết kiệm năng lượng tương ứng với loại flash, sigma-delta
và SAR ADC.

1-bit
DAC

-

R

Mạch điều chế
sigma-delta

13

Vin
S/H

ADC 1

ADC 2

p bit

Dout
(p+q+ …+r) bit

…

Vref+

C1

….

q bit

ADC m

r bit

Sửa lỗi số

Hình 1.5: Sơ đồ khối của pipelined ADC [47].

Ví dụ, một pipelined ADC gồm được ghép bởi một mạch flash ADC 3 bit và
sigma-delta ADC 10 bit có thể sẽ là một bộ chuyển đổi chính xác, tốc độ cao với
độ phân giải 13 bit.

1.1.2. Các thông số cơ bản của ADC
Các thông số được sử dụng để so sánh giữa các loại ADC bao gồm công suất tiêu
thụ P (W ), tần số lấy mẫu fS (Hz), số bit hiệu dụng EN OB (bit) (Effective Number Of Bit), tỉ số tín hiệu trên nhiễu và suy hao SiNaD (dB ) (Signal to Noise
and Distortion ratio), dải động không nhiễu SFDR (dB) (Spurious Free Dynamic Range), tổng suy hao do các thành phần hài THD (dB ) (Total Harmonic
Distortion) và hệ số sử dụng năng lượng F oM (J/conv) (Figure of Merit).

* Công suất tiêu thụ P
Đây là tổng công suất mà toàn mạch sử dụng trong quá trình làm việc. Giá trị
này càng nhỏ càng tốt vì điều đó có nghĩa mạch càng tiết kiệm năng lượng.

* Tần số lấy mẫu fS
Thông số này thể hiện lượng mẫu mà tín hiệu đầu vào được ADC xử lý trong
một đơn vị thời gian. fS thể hiện tốc độ làm việc của ADC và là một trong

những yếu tố quyết định độ chính xác của quá trình chuyển đổi. Do vậy, giá trị
này càng lớn càng tốt.

* ENOB và SiNaD
Theo phân tích lý thuyết trong tài liệu [8, 44], ENOB chính là độ phân giải thực
tế của ADC khi làm việc và được tính theo biểu thức sau:


14

EN OB (bit) =

SiN aD (dB) − 1, 76
6, 02

(1.4)

với SiNaD là thông số cho biết thông tin về nhiễu và năng lượng của các
thành phần hài xuất hiện trong phổ tần số của tín hiệu. SiNaD là tỉ số của giá
trị trung bình bình phương (root mean square – rms) của tín hiệu trên giá trị
trung bình của tổng bình phương (root sum square – rss) của tất cả các thành
phần phổ trong tín hiệu ngoại trừ thành phần một chiều.
Biểu thức 1.4 cho thấy ENOB tỉ lệ tuyến tính với SiNaD, do vậy việc sử
dụng cả hai thông số này trong cùng phép so sánh là không cần thiết. Luận án
sẽ chỉ đánh giá ENOB với chú ý là giá trị lớn nhất của ENOB chính là độ phân
giải mặc định theo thiết kế của ADC.

* SFDR
SFDR là tỉ số của biên độ hiệu dụng của hài cơ bản và giá trị hiệu dụng của
thành phần nhiễu lớn nhất trong dải tần số. Nghĩa là, SFDR chỉ ra đặc tính của

thành phần hài, nguyên nhân chính làm hẹp dải tần của mạch và vì thế thông
số này rất quan trọng. SFDR càng lớn thì chất lượng của ADC càng cao.

* THD
Xét ở khía cạnh suy hao, THD được định nghĩa là tỉ số của giá trị rms của tín
hiệu cơ sở trên giá trị trung bình của giá trị rss của các thành phần hiệu dụng
của tất cả các hài xuất hiện trong phổ tín hiệu bao gồm cả thành phần một
chiều. Tuy nhiên, do 5 thành phần hài đầu tiên có giá trị vượt trội so với các
thành phần hài khác nên chỉ cần tính cho 5 thành phần này là đủ và nói chung
thì THD càng thấp càng tốt .

* FoM
FoM được sử dụng để thể hiện năng lượng chuyển đổi bit theo tốc độ, tức là
thông số thể hiện năng lượng mà ADC cần tiêu thụ để tạo ra được 1 bit. Đây
là thông số được coi là có ý nghĩa nhất khi xét hiệu năng của một ADC vì nó
thể hiện mối quan hệ giữa P , ENOB và fS nên nó được sử dụng rộng rãi trong
giới khoa học khi so sánh chất lượng của ADC [45, 69, 115]. FoM được xác định
theo biểu thức sau:


15

F oM (J/conv) =

P (W )
fS (Hz) × 2ENOB (bit)

(1.5)

với fS là tần số lấy mẫu và P là công suất tiêu thụ của toàn mạch. Biểu

thức này cho thấy FoM sẽ giảm thiểu được khi tăng ENOB và/hoặc fS trong
khi giảm P .

1.1.3. Biểu đồ so sánh thông số của các loại ADC
Trong luận án này, tác giả thống kê các nghiên cứu về bốn loại ADC thông dụng
đã giới thiệu ở trên dựa vào hai nguồn dữ liệu, bao gồm:
Thống kê của Boris Murmann từ năm 1997 tới 2016 về các thông số của
ADC trong các bài báo đăng trên nhiều tạp chí và hội nghị có uy tín, công
bố trong tài liệu [69].
Thư viện số của IEEE tại địa chỉ />[40] sau khi đã loại trừ các nghiên cứu đã xuất hiện trong thống kê của Murmann.
Mặc dù đây là hai nguồn thống kê chưa thực sự đầy đủ nhưng chúng chiếm
đại đa số (hơn 90 %) các bài báo khoa học trên thế giới về lĩnh vực điện tử nên
có thể lấy làm dữ liệu điển hình [45]. Các biểu đồ dưới đây là kết quả thống kê
của các nghiên cứu từ các nguồn dữ liệu [40] và [69] có bổ sung thêm một số
nguồn khác mà sẽ được trích dẫn riêng.
Hình 1.6 biểu diễn mối quan hệ giữa công suất tiêu thụ P với độ phân giải
hiệu dụng ENOB của các loại ADC. Biểu đồ này cho thấy SAR ADC có hai
nhóm, một nhóm đạt công suất nhỏ nhất, xuống dưới 1 µW ở dải ENOB từ
(6 − 10 bit), trong khi nhóm còn lại có công suất lớn với độ phân giải (4 − 16 bit).

Loại sigma-delta ADC có ENOB lớn nhất, có thể lên tới gần 20 bit còn flash

ADC có ENOB thấp nhất, chỉ (3 − 5 bit) ở dải công suất lớn hơn 1 mW .

Xét về dải tần số làm việc, hình 1.7 thể hiện mối quan hệ giữa công suất

tiêu thụ P và tần số lấy mẫu fS . SAR ADC có thể hoạt động ở dải tần rất rộng
từ vài chục Hz cho đến hàng chục GHz và công suất tiêu thụ khi đó cũng tăng
theo tỉ lệ thuận với tần số. Flash ADC chủ yếu là tập trung ở dải tần số hàng
trăm MHz đến vài chục GHz, trong khi sigma-delta và pipelined ADC lại chủ

yếu làm việc ở dải tần trung bình từ vài MHz đến vài GHz.


16

1.00E+03
1.00E+02
1.00E+01
1.00E+00
1.00E-01

PP (W)
(W)

1.00E-02
1.00E-03

Flash
Pipelined
Sigma-Delta
SAR

1.00E-04
1.00E-05
1.00E-06
1.00E-07
1.00E-08
1.00E-09
1.00E-10
0.0

4.0

8.0

12.0

16.0

20.0

ENOB (bit)
ENOB
(bit)

Hình 1.6: Mối quan hệ giữa công suất tiêu thụ P (W ) và EN OB (bit) của các loại
ADC.

1.00E+03
1.00E+02
1.00E+01
1.00E+00
1.00E-01

PP(W)
(W)

1.00E-02
1.00E-03

Flash
Pipelined
Sigma-Delta
SAR

1.00E-04
1.00E-05
1.00E-06
1.00E-07
1.00E-08
1.00E-09
1.00E-10
1.00E+02

1.00E+05

1.00E+08

1.00E+11

ffSS(Hz)
(Hz)

Hình 1.7: Mối quan hệ giữa công suất tiêu thụ P (W ) và tần số lấy mẫu fS (Hz) của
các loại ADC.

Biểu đồ trong hình 1.8 thể hiện mối quan hệ giữa FoM và ENOB để đánh
giá hiệu suất sử dụng năng lượng. Theo đó, dải giá trị ENOB tăng dần từ flash,

1.00E-04

Pipelined
Sigma-Delta
SAR

1.00E-05
1.00E-06
1.00E-07

17

1.00E-08
1.00E-09

SAR, pipelined
đến sigma-delta ADC. Vì thông số FoM càng nhỏ càng tốt nên
1.00E-10
1.00E+02

1.00E+05

1.00E+08

1.00E+11

hình trên cũng cho thấy là loại SAR ADC và sigma-delta sử dụng năng lượng
ffSS(Hz)
(Hz)
hiệu quả với FoM trong khoảng (1 − 100 f J/conv ) trong khi hai loại ADC còn

lại có giá trị này khoảng (100 − 3000 f J/conv ).
20.0

ENOB
(bit)
(bit)
ENOB

16.0

12.0
Flash
Pipelined
Sigma-Delta
SAR

8.0

4.0

0.0
1.0E-01

1.0E+01

1.0E+03

1.0E+05

FoM

FoM(fJ/conv)
(fJ/conv)

Hình 1.8: Mối quan hệ giữa EN OB (bit) và F oM (f J/conv) của các loại ADC.

Từ các biểu đồ trên có các nhận xét sau:
Flash ADC có ưu thế vượt trội ở dải tần số cao nhưng cũng phải trả giá về
công suất tiêu hao lớn và độ phân giải thấp.
Sigma-delta ADC thể hiện là bộ chuyển đổi có độ phân giải rất lớn, tức là
đạt độ chính xác cao. Tuy vậy, chúng cũng tiêu thụ năng lượng lớn giống
như loại flash.
Pipelined ADC với cấu trúc kết hợp vài ADC khác nhau là cấu trúc hiệu
quả với các thông số ở mức trung bình.
SAR ADC là loại ADC tiết kiệm năng lượng nhất với độ phân giải nằm từ
dải trung bình đến cao (4 − 16 bit). Cần chú ý là một số SAR ADC tiêu thụ

năng lượng khá lớn, thậm chí hơn 1 mW , độ phân giải từ (4 − 8 bit) và hoạt

động với tần số trên 100 M Hz . Đó chính là SAR ADC loại ghép thời gian


18

(Time Interleaved – TI ). Cấu trúc TI cho phép SAR ADC hoạt động ở dải
tần số cực cao nên chúng phù hợp với các ứng dụng dải rộng.
Từ các biểu đồ và nhận xét trên, bảng 1.1 tổng kết theo dải giá trị để so sánh
các loại ADC, đây là kết quả khác nhiều so với các tài liệu trước đó [8, 69, 113].
Bảng 1.1 cho thấy SAR ADC hiện nay không chỉ dùng trong ứng dụng công
suất cực thấp mà còn xuất hiện ở các ứng dụng tốc độ rất cao hay độ phân giải
lớn bên cạnh loại flash và sigma-delta ADC, đó chính là SAR-TI.

Bảng 1.1: So sánh thông số của các loại ADC cơ bản.
Loại ADC
Thông số
Flash

Pipelined

Sigma-delta

SAR

Thấp
(3 − 6 )

Tr.bình − Cao
(6 − 15)

Cao
(> 8)

Thấp − Cao
(4 − 16)

Cao
(107 − 109 )

Tr.bình − Cao
(106 − 109 )

Thấp − Cao

(103 − 109 )

Thấp − Cao
(102 − 109 )

P (W )

Cao − Rất cao
(10−3 − 101 )

Cao − Rất cao
(10−3 − 101 )

Thấp − Cao
(10−6 − 100 )

Cực thấp − Cao
(10−9 − 100 )

F oM (f J/conv)

Tr.bình − Cao
(102 − 104 )

Tr.bình − Cao
(102 − 104 )

Thấp − Tr.bình
(100 − 5 × 102 )

Thấp − Tr.bình
(100 − 5 × 102 )

EN OB (bit)
fS (Hz)

Từ đây trở về sau, trong luận án này thuật ngữ SAR ADC là để chỉ loại SAR
ADC công suất thấp thông thường. Loại SAR ADC này có P vài µW , ENOB
từ (5 − 10 bit), fS vài kHz và FoM khoảng vài chục nJ/conv .

Tóm lại, xét theo khía cạnh tiết kiệm năng lượng thì rõ ràng SAR ADC là

loại ADC có thể đạt mức tiêu thụ năng lượng ít nhất trong khi tần số lấy mẫu
và độ phân giải ở mức trung bình. Vì vậy hiệu suất sử dụng năng lượng của loại
ADC này đạt mức rất cao (thể hiện ở FoM rất thấp).

1.2. Các hướng phát triển của lĩnh vực điện tử
1.2.1. Giới thiệu chung
Diễn đàn kinh tế thế giới mới đây giới thiệu nghiên cứu của Bart Kolodziejczyk
về các hướng phát triển mới của điện tử trong tương lai [53]. Đây là kết quả của
sự phát triển công nghệ nano và kỹ thuật vật liệu. Như vậy, ngoài điện tử silicon
kinh điển với gần 70 năm phát triển, lĩnh vực điện tử có thêm năm hướng phát
triển mới là điện tử 2-D, điện trở nhớ, điện tử spin, điện tử phân tử và điện tử


19

hữu cơ. Phần tiếp theo đây sẽ lần lượt giới thiệu sơ lược về sáu hướng phát triển
này của lĩnh vực điện tử.
* Điện tử silicon. Điện tử silicon được đánh dấu bởi sự ra đời của bóng

bán dẫn đầu tiên vào năm 1947 của John Bardeen, William Shockley và Walter
Brattain. Kể từ đó tất cả các lĩnh vực từ sản xuất đến đời sống của con người
thay đổi với tốc độ rất nhanh. Đây được coi là phát minh vĩ đại nhất của thế
kỷ 20 và điều này đã đem lại cho các nhà sáng chế ra nó giải Nobel Vật lý năm
1956. Tuy nhiên, tới nay công nghệ bán dẫn silicon đang tiến dần tới giới hạn
với công nghệ tạo ra transistor kích thước vài nano mét. Một số trở ngại lớn của
công nghệ này đang đẩy nhanh quá trình thoái trào của nó là chi phí sản xuất
lớn, tốc độ hạt dẫn trong silicon bị hạn chế, không thân thiện với môi trường và
không có tính mềm dẻo.
* Điện tử 2-D. Hướng phát triển này bắt nguồn từ phát hiện về graphene,
một kiểu cấu trúc của carbon. Các nguyên tử carbon trong graphene tạo ra một
mạng tinh thể hai chiều với độ dày cỡ nguyên tử. Năm 2010, giải Nobel vật lý
đã được trao cho Andre Geim và Konstantin Novoselov về những nghiên cứu
mang tính đột phá của họ với graphene [75, 76]. Graphene được coi là siêu vật
liệu, có khả năng dẫn điện và nhiệt cực tốt, độ dẻo và bền cơ khí thì tốt hơn
thép 150 lần. Tuy nhiên, chi phí để tạo ra vật liệu này cực kỳ lớn nên chúng
hướng tới các sản phẩm có đặc tính siêu việt chất lượng cao chứ không phải là
các sản phẩm có chi phí hợp lý.
* Điện trở nhớ. Điện trở nhớ (Memristor ) lần đầu tiên được giới thiệu
bởi Leon Chua vào năm 1971 [15] nhưng tới năm 2007 mới thực sự được quan
tâm sau khi nhóm nghiên cứu của Hewlett Packard [100] chứng minh được hiệu
ứng lưu giữ được thông tin của điện trở nhớ ngay cả khi mất nguồn điện trong
điều kiện nhất định ở kích thước nano. Mạch điện được tạo ra từ memristor sẽ
cho phép tạo ra các bộ nhớ máy tính giống như bộ não người, nghĩa là nhanh
hơn, an toàn hơn và hiệu suất cao hơn.
* Điện tử spin. Các đặc trưng của các thiết bị điện tử spin (Spintronics)
là có tính tổ hợp cao (điện tử học, từ học và quang tử), đa chức năng, thông
minh, nhỏ gọn, tiêu thụ ít năng lượng nhưng hiệu suất cao, xử lý và có khả năng
lưu trữ thông tin cực lớn [7, 14].
* Điện tử phân tử. Đây là một nhánh của công nghệ nano sử dụng điện

tử đơn phân tử để giảm thiểu kích thước [4, 64]. Mặc dù có nhiều điểm chung


20

với điện tử hữu cơ nhưng mục tiêu ứng dụng của điện tử phân tử là ở các sản
phẩm kích thước đơn phân tử và chúng vẫn chưa trở thành sản phẩm thương
mại thực sự.
* Điện tử hữu cơ. Transistor màng mỏng hữu cơ lần đầu tiên được giới
thiệu vào năm 1986 trong nghiên cứu của A. Tsumura và các cộng sự [110]. Tuy
nhiên, chính sự phát triển của polyme dẫn và các ứng dụng của chúng mới thực
sự khiến OTFT có cơ hội được thực sự trở thành linh kiện điện tử tạo ra các
sản phẩm có các tính năng mà sản phẩm silicon trước đó không có. Vì thế các
nghiên cứu về polyme dẫn của Alan J. Heeger, Alan G. MacDiarmid và Hideki
Shirakawa đã đem lại cho các ông giải Nobel hóa học năm 2000.
Trong các hướng phát triển mới vừa giới thiệu ở trên, hướng điện tử bán
dẫn hữu cơ là hướng có sự phát triển mạnh mẽ nhất và đang có nhiều sản phẩm
được thương mại hóa nhất [22, 30, 77]. Phần tiếp theo đây sẽ trình bày chi tiết
hơn về hướng nghiên cứu này.

1.2.2. Điện tử hữu cơ
Vật liệu hữu cơ là một vật liệu đầy hứa hẹn, đang dần thay thế cho vật liệu
vô cơ silicon trong các ứng dụng đòi hỏi diện tích rộng, tương thích với cơ thể
sống, mềm dẻo, siêu mỏng, siêu nhẹ, chi phí sản xuất thấp và có thể in được
[12, 30, 91, 92, 99, 127]. Những đặc điểm trên cho phép các mạch điện tử hữu
cơ có tính linh hoạt rất cao và thậm chí có thể mặc được, cũng như là có thể
dán lên mọi loại bề mặt hay cấy vào cơ thể sống để thuận tiện cho việc theo dõi
và kiểm soát trình trạng sức khỏe. Ngoài ra, vì đặc tính mềm dẻo và có thể uốn
cong với bán kính cực nhỏ nên người ta còn ứng dụng vật liệu này để sản xuất
màn hình cong, tấm pin mặt trời diện tích lớn và cuộn được hay thẻ nhận dạng

vô tuyến RFID (Radio Frequency Identification) siêu mỏng, xem minh họa trên
hình 1.9.
Tuy nhiên, sản phẩm điện tử hữu cơ hiện nay vẫn còn đang tồn tại những
hạn chế như là:
Tuổi thọ ngắn: điều này tương tự như quá trình già hóa của sinh vật do các
hợp chất hữu cơ bị phân rã theo thời gian [27, 57].
Độ linh động của điện tử và lỗ trống trong các loại vật liệu hữu cơ còn khá
thấp, xấp xỉ 1 cm2 /V s [12, 16, 89], do vậy dải tần số hoạt động còn hạn chế.


21

LED chiếu sáng

Điện thoại uốn cong

Điện tử siêu mỏng, siêu nhẹ

Đồng hồ thông minh

RFID

Tấm pin mặt trời

Hình 1.9: Một số ứng dụng của điện tử hữu cơ [116].

Điện áp làm việc cao do điện áp ngưỡng lớn [2, 18, 124].
Diện tích lớn [17, 22, 93].
Để khắc phục các nhược điểm trên người ta đưa ra một số giải pháp, bao
gồm:

Cho linh kiện hữu cơ làm việc ở điều kiện chân không để tránh hiện tượng
oxy hóa [23, 99].
Chế tạo trên đế plastic để tăng tuổi thọ và độ linh động [33, 42, 97].
Tìm các loại vật liệu hữu cơ tốt hơn, có độ linh động lớn hơn [65, 120, 121].
Sử dụng các loại vật liệu lai để vừa có độ linh động cao trong khi vẫn giữ
đặc tính mềm dẻo [46].
Những thách thức chủ đạo cần có những đột phá là:
Với quá trình sản xuất: kích thước đa dạng, tính đồng bộ cao và đặc tuyến
hóa được linh kiện cơ bản. Hoàn thiện kỹ thuật in để đảm bảo chất lượng
ngay cả khi mật độ linh kiện lớn.


22

Với kiểu đóng gói: vỏ trong suốt mềm dẻo với chi phí thấp.
Với vật liệu: cải thiện đặc tính điện, tăng độ ổn định, tăng độ linh động của
hạt dẫn và có thể sản xuất đại trà được.
Phát triển quy định và tiêu chuẩn cho điện tử hữu cơ.
Kết luận quan trọng nhất của Hiệp hội điện tử hữu cơ và điện tử in mạch
(Organic and Printed Electronics Association – OE-A) trong tài liệu dự báo
phát triển lần thứ 7 [77] là: Điện tử hữu cơ và điện tử in được tự nó đã tạo
ra một ngành công nghiệp mới. Tuy nhiên, ngành công nghiệp điện tử hữu cơ
còn đang phát triển ở giai đoạn ban đầu, một số sản phẩm đã được thương mại
nhưng phần nhiều vẫn còn đang được nghiên cứu trong các phòng thí nghiệm.
Tóm lại, điện tử hữu cơ là xu hướng phát triển mới với nhiều lợi thế vượt
trội mà điện tử vô cơ không có được nhưng kết quả nghiên cứu vẫn còn hạn chế
và chưa đầy đủ nên rất cần những nghiên cứu chuyên sâu.

1.3. Các nghiên cứu thiết kế mạch tích hợp hữu cơ
1.3.1. Các bước thiết kế mạch tích hợp

Mục đích cuối cùng của các nhà thiết kế mạch nói chung và mạch hữu cơ nói
riêng là tạo ra mạch đáp ứng được yêu cầu của ứng dụng dự kiến. Tuy nhiên
tùy thuộc vào điều kiện về công nghệ mà các bước thực hiện của quá trình này
có thể rất khác nhau như minh họa trong hình 1.10.
Hình 1.10(a) thể hiện cách thiết kế đi từ chế tạo transisor để đo lấy thông số,
dựa vào đó để thiết kế mạch và tạo layout trước khi chế tạo mạch. Đây chính là
giai đoạn 1 khi các linh kiện cơ bản mới bắt đầu được tạo ra và chưa có mô hình
đặc trưng. Khi muốn việc thiết kế và mô phỏng được thực hiện bằng phần mềm
chuyên dụng thì cần thiết phải xây dựng mô hình cho transistor. Đây chính là
giai đoạn 2, được biểu diễn trong hình 1.10(b). Sau khi mạch được tạo ra có kết
quả đo thực nghiệm giống như kết quả đạt được trong quá trình mô phỏng, có
càng nhiều mạch chế tạo lần hai càng tốt, thì có thể coi thư viện của mô hình
transistor được kiểm chứng và đây chính là lúc có thể thiết kế mạch theo giai
đoạn 3 như hình 1.10(c).
Hiện nay, việc thiết kế vi mạch vô cơ phần lớn được thực hiện ở giai đoạn 3
vì thư viện tại các nút công nghệ đã được hoàn thiện và đi vào sản xuất đại trà


23

Chế tạo transistor

Chế tạo transistor

Đo thông số bằng thực nghiệm

Đo thông số bằng thực nghiệm

(a)

Xây dựng mô hình
transistor

Sử dụng
thư viện

Thiết kế mạch

Thiết kế và
Mô phỏng mạch

Thiết kế và
Mô phỏng mạch

Tạo layout

Thiết kế và
mô phỏng layout

Thiết kế và
mô phỏng layout

Chế tạo mạch

(b)

Chế tạo mạch

(c)

Chế tạo mạch

Hình
bước tạo ra mạch tích hợp12theo từng giai đoạn: (a) Giai đoạn 1, (b)
LOW1.10:
POWERCác
SAR ADC
Giai đoạn 2 và (c) Giai đoạn 3.

trong khi mạch hữu cơ đang ở giai đoạn phát triển. Vì vậy, với mạch hữu cơ,
một lượng lớn các mạch được thực hiện theo cách ở giai đoạn 1 [36, 41, 51] và
bắt đầu xuất hiện các nghiên cứu đi theo cách ở giai đoạn 2 [33, 124] và hiện nay
chưa có thư viện nào gắn với sản xuất được công bố nên giai đoạn 3 chưa thực
hiện được. Ngoài ra cũng có nhiều các nghiên cứu chỉ thực hiện một hay một
vài trong số các bước trên, ví dụ như chỉ sản xuất linh kiện cơ bản [9, 35, 129],
chế tạo mạch từ linh kiện cơ bản [71, 104], mô hình hóa khi có dữ liệu đo sau
sản xuất [48, 67, 119], thiết kế mạch từ mô hình [54, 125].
Bên cạnh đó, xét ở góc độ kỹ thuật thiết kế mạch, hiện nay rất nhiều mạch
tích hợp hữu cơ được thiết kế và chế tạo bằng cách chỉ sử dụng một loại transistor
kênh P [54, 66, 79, 82, 125]. Lý do là p-OTFT có độ ổn định tốt hơn, độ linh
động hạt dẫn cao hơn và hàng rào thế năng thấp hơn loại n-OTFT [124, 129].
Mặc dù đã đạt được một số kết quả ban đầu, các mạch tích hợp hữu cơ cũng
hé lộ nhiều nhược điểm như là độ khuếch đại thấp, dải tần hẹp, tiêu hao công
suất lớn và cấu trúc còn cồng kềnh [29, 66, 82].
Giải pháp được kỳ vọng nhiều nhất cho vấn đề trên là phát triển linh kiện
loại N [6, 73, 117] để có thể thiết kế mạch kiểu bù, kiểu tương tự như CMOS
(Complementary Metal Oxide Semiconductor ) trong bán dẫn silicon. Khi đó


24

mạch sử dụng cả hai loại transistor mắc đối xứng cho mạng pull-up và mạng
pull-down. Kiểu thiết kế này trong điện tử đã được chứng minh là làm giảm sự
phức tạp của mạch và công suất tiêu thụ thấp hơn đáng kể [8, 73, 84]. Ngoài ra,
có thể điều chỉnh kích thước của transistor để loại trừ tối đa sự chênh lệch dòng
cực máng xuất hiện do độ linh động của hạt dẫn trong mỗi loại transistor khác
nhau, nhờ thế giảm nhiễu loạn trong mạch. Chính vì vậy, các mạch có cấu trúc
phức tạp mà yêu cầu công suất thấp cần thiết phải được thiết kế theo hướng
này.
Phần tiếp theo đây sẽ giới thiệu các nghiên cứu đã công bố về mô hình hóa
OTFT và về mạch ADC để từ đó xác định thách thức chính mà luận án sẽ tập
trung để giải quyết.

1.3.2. Các nghiên cứu đã công bố về mô hình hóa OTFT
Một thách thức lớn trong thiết kế mạch hữu cơ chính là việc thiếu mô hình cho
linh kiện cơ bản OTFT trong các thư viện của các công cụ thiết kế. Một số
nghiên cứu trước đây tạo mô hình cho OTFT bằng cách tìm hàm toán học cho
đặc tuyến có từ thực nghiệm [20, 25, 49, 67]. Mặc dù có độ chính xác khá cao
nhưng các mô hình đó không được chứng minh là có thể sử dụng được trong
quá trình thiết kế mạch nên luận án không thực hiện theo cách này.
Hướng nghiên cứu mô hình hóa linh kiện cơ bản ở Việt Nam cũng bước đầu
có kết quả [38, 111]. Công bố [111] sử dụng mô hình EKV 2.6 level-55 áp dụng
thuật toán gen cho MOSFET với bộ dữ liệu là các họ đặc tuyến đầu ra của các
transistor có kích thước khác nhau. Tuy nhiên, do đặc tuyến truyền đạt là đặc
tuyến thể hiện hoạt động của linh kiện tốt hơn đặc tuyến đầu ra [85, 102] nên
cần dựa trên dữ liệu của cả hai loại đặc tuyến để mô hình sau khi xây dựng có
thể đặc trưng cho linh kiện. Các tác giả của [38] chọn mô hình a-Si TFT level-61
[101] để làm căn cứ phát triển mô hình cho OTFT nhưng cũng mới chỉ thực
hiện với đặc tuyến truyền đạt và sử dụng phương pháp trùng khớp điểm nên
thời gian mô phỏng lâu và độ chính xác thấp.

Bảng 1.2 thống kê các nghiên cứu điển hình về hướng nghiên cứu mô hình
hóa cho OTFT. Việc xác định mô hình cho OTFT được đề xuất nhiều kiểu
nhưng kiểu tích hợp là được ưa chuộng nhất với các nghiên cứu của Marinov
[67], Sambandan [86], Tejada [105] và đặc biệt là Ling Li [61].