Phân loại hệ thống chuyển mạch

Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

Chơng III: Phân hệ chuyển mạch
- Hệ thống chuyển mạch của NEAX 61E là một hệ thống
chuyển mạch theo thời gian (TDNW) có cấu trúc gồm 4 tầng
chuyển mạch T-S-S-T. Mỗi hệ thống bao gồm 22 TDNW có cấu
hình kép và đợc điều khiển bởi bộ xử lí cuộc gọi.
- Mỗi TDNW có khả năng thực hiện ghép kênh chuyển
mạch 2880 kênh thông tin và dung lợng lu thoại tối đa là 27000
erlang. Mỗi TDNW có 6 chuyển mạch thời gian cấp một T 1, một
chuyển mạch không gian cấp một S1 một chuyển mạch không
gian cấp hai S2 và 6 chuyển mạch thời gian cấp hai T2.
H W5
H W4
H W3
H W2
H W1
HW0

TSW Bl ock of SPM

SSW Block of SP M

CR
S1

ES

To/f rom

4P MU X/
P DMUX

(4)

ES
ES

CD
S
M
U
X

DPAD

T1

PCTL

T1CTL

6x24

ES

(24 )

T o/From
J HWs

S 1 CTL

TSW Block (Ma te)

SW Block (M ate) CR

S2

CR

CD

ES

S
M
U
X

(4 )

6x24

T2

(24 )
ES

T2CTL

S 2 CTL
CTLINF
CTLINF
TSW Block (Ma te)

S
R
D
O

S
R
D
O

SM C

BIU

SPC

SPP

SBP

CP U

MM

CMADP

Swit ching
Su bsy stem
To/ Fro m BC

CPM

Pr ocessor
Su bsy st em

To/From CMM Via CMIM

Hà Quang Minh - Lớp ĐT8 - CĐ K46

1


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

Hình 3.11. Cấu trúc hệ thống chuyển mạch
Hệ thống chuyển mạch về mặt vật lý đợc gắn trên
khung chuyển mạch thời gian và xử lý cuộc gọi (TSCPF). Mỗi
TCSPF ồmg có 5 loại module chính nh sau:
- Module tuyến thoại - SPM
- Module điều khiển đờng thoại SPC
- Module xử lý điều khiển - CPM
- Module trung kế dịch vụ - SVTM
- Module đồng hồ - CLKM

3.1. Module đờng thoại

PDM UX

512 Time slot (6)

0
S2 Block of SPM S2

T1

1
0

S1 Block of SPM S1

PDM UX

120
Time slot

1

0

T1

T2

120

Time slot

(6) 512 Time slot

T2

T1 Blockof SPM

CD
PDM UX

1

0

PDM UX

1
CR

T2 Block of SPM

24 J HWs

24 J HWs

Hình 3.12. Cấu trúc module tuyến thoại - SPM
3.1.1. Các chức năng và hoạt động của SPM
1. Các chức năng
- Các SPM cấu hình nên một hệ thống chuyển mạch có 4

tầng chuyển mạch T - S - S - T của hệ thống NEAX 61E.
- SPM có 2 khối chức năng chính là: chuyển mạch theo
thời gian TSW, chuyển mạch theo không gian SSW. SPM cũng
gồncó cả bộ giao tiếp với bộ điều khiển tuyến thoại SPCI, bộ
Hà Quang Minh - Lớp ĐT8 - CĐ K46

2


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

điều khiển vận hành và bảo dỡng MNC, bộ thu tín b hiệu
đồng hồ CLK-REC để hổ trợ chức năng hoạt động chính của
SPM.
* Các chức năng chính của SPM.
PC MHW SHW

30
C/H
32
TS

FromL
M
TMDTI
M

P

M
U
X

HW

P
M
U
X

P
M
U
X

P
M
U
X

P
M
U
X

P
M
U
X

P
M
U
X

P
M
U
X

LO
C

J HW

SPM
J 00
[12]
J 11

480CH/512TS

T1

T1

S
1

HW

S
2

S
2

S
1

T2

T2

T2

T1

T1

T2

P
M
U
X

T1

S
1

P
M
U
X

T1

S
1

SPM
J00
[12]
J11

SHW

S
M
U
X

S
M
U
X

S
M
U
X

S
M
U
X

S
2

T2

S
M
U
X

S
2

T2

S
M
U
X

PCMHW

P
M
U
X

P
M
U
X

P
M
U
X

P
M
U
X

LO
C

Hì
nh 3.1.3: Cấu hì
nh mạng chuyển mạch NEAX 61 E

- Bù sự sai pha giữa các tín hiệu số nhận đợc truyền đi

LOC, DTIC hoặc SVTC (bộ điều khiển trung kế dịch vụ).
- Ghép kênh 4 tuyến dữ liệu SHW thành 1 tuyến HW
(theo hớng thu).

Hà Quang Minh - Lớp ĐT8 - CĐ K46

3


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- Truyền các lệnh điều khiển do LOC, DTIC hoặc SVTC
về SPC.
- Bù sự thay đổi mức tín hiệu thoại do độ dài đờng
truyền dẩn giữa các tổng đài hoặc giữa các thuê bao và
tổng đài khác nhau.
- Thực hiện các thao tác chuyển mạch theo thời gian và
không gian không theo các thông tin điều khiển từ SPC để
kết nối đờng thoại.
- Chèn các thông báo (số liệu tiếng nói) vào cacs khe thời
gian đặc biệt trong quá trình xử lý hạn chế cuộc gọi đi.
- Tách kênh một HW thành 3 SHW theo hớng phát.
- Nhận các lệnh điều khiển từ SPC và truyền đến LOC,
DTIC, SVTC.
- Sao chép nội dung bộ nhớ hệ thống tích cực sang hệ
thống dự phòng.
- Thực hiện các chức năng tự chẩn đoán lỗi để đảm
bảo hệ thống hoạt động bình thờng.

2. Hoạt động
SPM là một thiết bị dùng để thiết lập các tuyến thoại
trong hệ thống NEAX-61E. Nó xử lí các chuyển mạch theo thời
gian, chuyển mạch theo không gian để kết nối các tuyến
thoại giửa các thuê bao. Phần này trình bày về hoạt động cụ
thể của các khối chức năng trong SPM.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

4

To
LMT
M
DTI
M


Trêng §¹i häc B¸ch Khoa Hµ Néi

CR
ES
Tõ LOC DTIC
SVTC HÖ0

ES

Tõ LOC DTIC
SVTC HÖ1

ES
ES

CR

SEL

SEL

SMUX

SMUX

§å ¸n tèt nghiÖp

PAD&
PAD
CTLM

T1 & T1
CTLM

J HW1

CTLM
PAD
PAD&

T1 & T1
CTLM

J HW1

CD

S2 & S2
CTLM

T2 & T2
CTLM

SDMUX

S2 & S2
CTLM

T2 & T2
CTLM

SDMUX

SEL
SPM HÖ0

CD
SEL
SPM HÖ1

H×nh 3.1.5. CÊu h×nh d cña SPM

Hµ Quang Minh - Líp §T8 - C§ K46

5


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

* Bộ Cable Receiver (CR).
- CR nhận các tín hiệu số từ SVTC, LOC, DTIC, các thông
tin điều khiển đến SPC, mẫu tín hiệu dẫn đờng và sau đó
truyền các tín hiệu này về ES.
- Đờng truyền dẫn số liệu giữa LOC, DTIC, SVTC và SPM
đợc gọi là SHW (Subhighway). Mỗi đờng SHW bao gồm 132
khe thời gian/120 kênh.
* Bộ nhớ đàn hồi ES (Elastic store).
- ES bù sự sai pha giã các tín hiệu số trên những SHW, sự
sai pha này do độ dài giữa các đờng truyền dẫn từ DTC,
SVTC, LOC đến SPM khác nhau. Mặc dù có sự sai pha đó nếu
ES ghi các tín hiệu này vào và đọc ra theo một nhịp đồng
hồ không đổi thì sự sai pha này sẽ đợc bù.
- Sau đó ES truyền các tín hiệu đầu ra trên các SHW
của cả hệ thống 0 và 1 đến bộ chọn SEL1.

* Bộ chọn SEL 1 (Selector 1).
Hà Quang Minh - Lớp ĐT8 - CĐ K46

6

Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- SEL 1 chọn 4 đờng SHW của hệ thống 0 hoặc 1 theo
lệnh điều khiển

MSD (Maintenance Signal Distributor) do

SPC gữi đến. Sau đó SEL 1 truyền 4 đờng SHW của hệ
thống đã đợc chọn đến SMUX để thực hiện ghép kênh cấp
2.
- SEL 1 cũng nhận thông tin từ LOC ACT để chọn các
bộ điều khiển tích cực theo sự điều khiển của SPC.
*. Bộ ghép kênh cấp 2 SMUX.
- SMUX ghép 4 đờng SHW (132 khe/120 kênh thông tin)
do SEL 1 đã chọn thành 1 tuyến HW (528 khe thời gian/480
kênh thông tin). Các SHW có tốc độ bit là 8,448Mbps ở dạng
nối tiếp thành một đờng HW có tốc độ bit là 4,224 Mbps ở
dạng song song.
* Bộ trích tín hiệu (Droper).
DRP truyền qua phần giao tiếp SPC (SPC INTF) của các
số liệu quét, các thông tin trả lời mà nó tách ra các khe thời
gian TS33, TS66, TS99 của SHW và chuyển các thông tin này
đến SPC.
PCM0
PCM1
PCM2
PCM3

SHW

24

23

22

CH5

21

20

19

18

17

16

15

CH4

14

13

12

11

CH3

10

9

8

7

CH2
SHW1

131 130 129 128

6

5

4

3

CH1
9

8

7

HW

2

1

0

2

1

0

CH0
6

5

4

3

S

SHW1

9

8

7

6

5

4

3

2

1

0

SHW1

9

8

7

6

5

4

3

2

1

0

527 526 525 524

M
U
X

44

43

131

42

41

40

39

10

38

37

36

9
PCM 0

CH31

SHW0
SHW1
SHW2
SHW3

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

TS (SHW)

16

15

14

13

TS (SHW)

12

11

10

9

TS (SHW)

8

7

6

5

TS (SHW)

8

7

6

5

4

3

2

1

PCM 3

PCM 2

PCM 1

PCM 0

PCM 3

PCM 2

PCM 1

PCM 0

CH1

Hà Quang Minh - Lớp ĐT8 - CĐ K46

4

3

2

1

TS (SHW)

0

CH0

7

0


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

Hình 3.1.7 Cấu hình khe thời gian trên đờng HW.
- Các số liệu này đợc gọi là các lệnh theo hớng đi của
khung đờng dây và trung kế.
* Bộ nhớ PAD và bộ nhớ điều khiển PAD (PAD & PAD
CTL)
- Sự kết hợp các chức năng giữa PAD và PAD CTL phụ
thuộc nội dung của PAD
+ Chuyển đổi từ luật A sang luật à
+ Chuyển đổi từ luật àsang luật A
+ Bù sự thay đổi mức tín hiệu thoại do sự khác nhau về
đờng truyền giữa các thuê bao và tổng đài.
Bảng 3.1.1. Các lệnh SMC
No
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.

Tên lệnh
T1SW Set
T1SW Reset
T1SW CTLM Read
T2SW Set
T2SW Reset
T2SW CTLM Read
S1SW Set
S1SW Reset
S1SW CTLM Read
S2SW Set
S2SW Reset
S2SW CTLM Read
PAD Set
PAD Reset
PAD Read

Hà Quang Minh - Lớp ĐT8 - CĐ K46

8


Trờng Đại học Bách Khoa Hà Nội

T? MUX

511

8b

0
128
256
384
512
640
768
896
1024
1152
1280
1408
1536
1664
1792
1920

0

Mức vào
(0-127)

Đồ án tốt nghiệp

P
MSB
6
5
4
3

2
1
0

PAD (ROM) 2048w x 8 bit

PAT 15
14
13
12
11

P

Data

TO T1 SW
TS
0

511

3
2
1
PAT 0

Mức vào
(0-127)

10b

0

9

P
MSB
6
5
4
3
2
1
0

0
P 0 0

PAT

Mẫu mất
T?nh chẵ
n lẻ

PAD CTLM (RAM)
512w x 10 bit
CC

SCM

SPCI

SPC

SPM

A

PAD

512

B
TRK TRK

Hình 3.1.8. Điều khiển PAD
Ts63 HWo data input
62636465

SMCD order format

31

2

SPHW No

Số liệu

Đ ịa chỉ

0

0/1
0: Invalid Data
1: Valid Data

1 0 0 0 0 0 0 0 0 0 11 1 1

1111 Ts input

2
r

xxxxxxxx
Đ ọc tuần tự từ TS0
0

0 1 1 0 1 0 0 0 0 1 1 1 11 1

TS0

1

0 0 0 0 0 0 11 1 1
0 0 0 0 0 0 11 1 1
Hệsố KĐ điều khiển suy giảm

0 0 0 0 1 1 1 11 1

CTLM address
write Data

511

TS511
10 bit

Hình 3.1.9. Ví dụ hoạt động của PAD
- PAD đợc dùng để bù sự tổn thất mức tín hiệu thoại, nó
bao gồm một bộ nhớ ROM và một bộ nhớ điều khiển.
Hà Quang Minh - Lớp ĐT8 - CĐ K46

9


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- ROM chứa các giá trị ứng với cá mức suy giảm tín hiệu
khác nhau. ROM đợc chia thành 16 vùng, mỗi vùng gồm 128 từ
(word). Các vùng tính từ đáy tơng ứng với các mức suy giảm
0dB, 1dB Một sự suy giảm (loss) theo mong muốn đối với tín
hiệu đầu vào đợc CC xác định và đợc nạp vào CTLM.
- Ví dụ: Để tạo ra mức suy giảm 2 dB cho tín hiệu đầu
vào ở khe Ts0. Giá trị "2" đợc ghi vào từ số 0 của CTLM. Vùng
số liệu của ROM sẽ đợc chọn ra tơng ứng theo nội dung của
CTLM. Mỗi CTLM có 512 từ ứng với 512 Ts của HW.
* Chuyển mạch thời gian T1 và bộ điều khiển T1 CTL.

T1 - SW (9b/TS)

Xác lập tuần tự bởi
chu trình phần cứng
trừ cho CTLTS

0
IS converslon

A

10
511

25
B

10
A
P
7

0

511

25

35
B

20
A

0

B

Đọc ngẫu nhiên bởi
chu trình phần cứng

0
......

511

Lợng CG xác
lập bởi chu trình
phần mềm
CC

SCM

SPC1

SPC

SPM

T1 CLT

MEM
0
20

2n

20 Ts No. (10)
PTY

Write Data

35 Ts No. (25)

511

Hà Quang Minh - Lớp ĐT8 - CĐ K46

10


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

Hình 3.1.10. Nguyên lý điều khiển T1 - SW
- T1 và T1 CTL có chức năng chuyển nội dung một khe
thời gian Ts trên đờng số liệu HW đầu vào của T1 lên 1 Ts
khác của cùng HW ở đầu ra theo sự điều khiển của SPC.
- T1 có một bộ nhớ đệm để lu trữ tuần tự các khe thời
gian trên HW, đầu vào (512 từ ứng với 512 khe thời gian của

HW)
- T1 CTL chứa địa chỉ các ô nhớ của bộ đệm T 1 để đọc
nội dung các ô nhớ bộ đệm theo các địa chỉ trên. Hoạt động
của tầng chuyển mạch T1 theo nguyên tắc đã trình bày
trong mục chuyển mạch thời gian của phần lý thuyết.
- Hình 3.1.10 trình bày sự hoạt động chuyển tín hiệu
A chứa trong Ts10 và tín hiệu B chứa trong Ts25 lần lợt sang các
Ts20 và Ts35 trên HW ở đàu ra.
* Chuyển mạch không gian cấp 1 S 1 và bộ nhớ điều khiển S 1
CTL.
- S1 và S1 CTL có nhiệm vụ chuyển số liệu trên mỗi T s
của HW từ T1 lên cùng Ts của HW ở đầu ra khác theo sự điều
khiển của lệnh SMCD của SPC. Đờng tr dẫn để chuyển số
liệu sang 1 HW khác gọi là JHW (Junctor Highway).
- S1 CTL xác định JHW ở đầu vào của bộ giao tiếp JHW
(JHW INF) mà số liệu trên HW đến S1 cần chuyển đi.
- S1 CTL là một ma trận 6 x 24 cổng (6 HW từ 6 T 1 đến:
HW0 - HW5. 24 JHW ra khỏi S1: JHW0 = JHW23). Các JHW đợc
chia làm hai nhóm JHW0 - JHW11, JHW12 - JHW23. Có 6 bộ nhớ
điều khiển ứng với 6 HW là SCM 0 - SCM5. Mỗi SCM có 512 từ
ứng với 512 Ts của HW, mõi từ 8 bit lại đợc chia làm hai nhóm 4
bit để điều khiển hai nhóm JHW tơng ứng.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

11


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- Các HW đến S1 ở dạng 4 bit song song với tốc độ là
4,224 MHz.
4b

4b

SHW5

4b

4b

SHW0

BD

(HW1-4)

BD

BD

BD

To
S2SW

J HW

12

BD

BD

BD

11
(12)
DEC

DF
SCM0

8b

.....................

DATA

0
1

ADR

..........
(SCM1-4)

(12)

DEC

SCM

DF
CSM5

8b

ADR

From SPC

(12)
DEC

4b

4b

4b

Adr (1-511)

23

(12)
DEC

4b

DATA

BD

: Bus Driver

DEC : Decoder
Data
For
JHW
No
0-11

Data
For
JHW
No
12-23

511

DF

: D-Type Flip - Flop

SCM : Switch control memory (CTLM)
(Note)
SCM 0: For HW0

8bits

Data (J HW)
No - 23

SCM 1: For HW1
...

S2-SW

SCM 5: For HW5

C1 Selector
J HW0
J HW1
xxxxxxxx

SMCD order format

31

2

SPHW No

Số liệu

Đ ịachỉ

0 0 0 0 0 0 11 1 1

Hệsố K Đ điều khiể
n suygiảm

J HW2

0

2
r

0/1
0: In valid Data
1: Valid Data

1 0 0 0 0 0 0 0 0 0 11 1 1

J HW23

Gate Signal

0 1 1 0 1 0 0 0 0 1 1 1 11 1

1

S1 - CTL M

0 0 0 0 1 1 1 11 1
CTLM address
write Data

10 bit

Hình 3.1.11. Sơ đồ khối và hoạt động của S1-SW.
* Bộ giao tiếp JHW (JHW INF)
- Các chức năng kết nối tuyến thoại của JHW INF nh sau:

Hà Quang Minh - Lớp ĐT8 - CĐ K46

13
......

BD

(HW1-4)

......

BD

SHW0
1

......

.....

BD

BD

SHW5

......

......

BD

JHW
0

12


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

+ Kết nối tuyến để chuyển số liệu thoại trong mõi Ts
của HW vào cùng Ts của HW khác theo điều khiển từ SPC.
+ Điều khiển kết nối chéo (song song và ché) giữa hệ
thống 0 và hệ thống 1 tơng ứng với các tín hiệu MSD của
SPC.
+ Bù độ trễ truyền dẫn do sự khác nhau về độ dài của
JHW gây ra.
- Khi JHW INF nhận số liệu thoại trong mỗi Ts của HW. SPC
gửi lệnh MSD đến CD của JHW INF để quyết định cần
chuyển nội dung của Ts đó lên JHW của hệ thống 0 hoặc 1.
- Số liệu thoại trên mỗi Ts của HW đến CD của JHW INF
đợc truyền trên những JHW (JHW0 - JHW23) do S1 quyết định

và sau đó đợc chuyển đến các JHW đầu vào của chuyển
mạch không gian cấp 2 S2 theo sự điều khiển của S2.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

13


Trờng Đại học Bách Khoa Hà Nội

HW 0

CR

HW 3

CR

ES

S
1

HW 2

CR

JHW1

JHW1

CR

ES

S
2 HW 3
HW 4

Tớ i từ hệ1

HW 5
CR

Tớ i SPC khác
J HW2

JHW2

CR

ES

Tớ i từ hệ1
Từ T1
( Hệ0 )

HW 0
HW 1

Tớ i từ hệ1

HW 4
HW 5

JHW0

JHW0

HW 1
HW 2

Đồ án tốt nghiệp

CR

JHW3

Tớ i AN INS
( Hệ0 )
CR

ES

CR

ES

Tớ i SPC khác
J HW21

CR

ES

Tớ i SPC khác
J HW22

CR

ES

CR

ES

Tớ i SPC khác
J HW3

Tớ i từ hệ1
CR

JHW4

Tớ i SPC khác
J HW4

Tớ i từ hệ1

CR

JHW2
1

Tớ i từ hệ1
CR

JHW2
2

Tớ i từ hệ1
CR

JHW2
3

Tớ i SPC khác
J HW23

Tớ i từ hệ1

JHW INTF

Hình 3.1.12. Sơ đồ khối chức năng của JHW INTF
- Bộ Cable Receiver (CR) nhận các số liệu trên mõi Ts của
các tuyến JHW và chuyển đến bộ ES để thực hiện việc bù
độ trễ truyền dẫn.
- Bằng cách điều khiển nh trên, việc chuyển nội dung
của mỗi Ts trên HW vào cùng Ts của HW khác đợc hoàn thành.
* Chuyển mạch không gian cấp 2 S 2 và bộ nhớ điều khiển S 2

CTL.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

14


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

To T2-5W
4b BD
JHW 0
From
(S1 SW)

S
E
S
E L
L 5
1

4b

JHW
(1-10)
J HW 11

4b

4b

To T2-5W

HW 5
4b

J HW 12
4b BD

4b

From
(S1 SW)

HW 0

S
E
S
E L
L 5
1

JHW
(13-22)
4b

JHW 23

4b BD

4b

4b BD

4b

HW 5

HW 0

4b
4b

4b

From S1 SW
DF
Adr (0-511)

SCM0

8b

ADR

DATA

0
1

8b

ADR

..........
(SCM1-4)

.....................

From SPC

SCM

DF
CSM5

DATA

Data
For
JHW
No
0-11

Data
For

JHW
No
12-23

511

DEL

: Selection

Mole

:

SCM 0 : For HW 0
SCM 1 : For HW 1
...
SCM 5: For HW 5

8bits
S2 - SW
Data (JHW) No. 0.23

S2 Selector
JHW0

TS
1 2 3 4 5

J HW17

SMCD order format (SPC to SPM )

31

2

SPHW No

Số liệu

Đ ịa chỉ

0/1
0: Invali dData
1: Vali dData

1 0 0 0 0 0 0 0 0 0 11 1 1
S2 input J HW N0

0

2
r

xxxxxxxx

J HW23

0 1 1 0 1 0 0 0 0 1 1 1 11 1

S2 CTL M

1

T1 Output Ts No

1
0 0 0 0 0 0 11 1 1

Tín hiệu cổng

17

0 0 0 0 1 1 1 11 1
CTLM address
write Data

Hình 3.1.13. Sơ đồ khối và hoạt động của S2 SW
- S2 và S2 CTL điều khiển việc chuyển số liệu trên mỗi
Ts của những JHW ở đầu ra của JHW INF vào những HW ở
đầu của S2.
Hà Quang Minh - Lớp ĐT8 - CĐ K46

15


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- S2 cũng là một ma trận 24 x 6 (24 HW đầu vào và 6
HW đầu ra) S2 cũng có 6 bộ nhớ điều khiển SCM 0 - SCM5, tơng ứng với các HW (HW0 - HW5) và nguyên lý hoạt động của
nó tơng tự nh S1 nhng theo chiều ngợc lại.
* Chuyển mạch thời gian cấp 2 T2 và bộ nhớ điều khiển T2
CTL.
- T2 và T2 CTL có chức năng chuyển số liệu trên mỗi T s
của HW nhận đợc từ S2 vào các Ts do CSMD quyết định để
kết nối các tuyến thoại.
- Hoạt động của T2 và T2 CTL tơng tự nh T1 và T1 CTL,
theo nguyên lý hoạt động của tầng chuyển mạch thời gian đã
trình bày trong phần lý thuyết.

Hình 3.1.4 sơ đồ khối nguyên lí điều khiển S1 & S2.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

16


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

HW Data
T2
1 2 3 4 5

0
1

SMCD order format (SPC to SPM)

31

2

Số liệu

SPHW No

Đ ịachỉ

0

511

0 1 1 0 1 0 0 0 0 1 1 1 11 1

x xx xxxxx

2
r

0/1
0: Invalid Data
1: V alid Data

1 0 0 0 0 0 0 0 0 0 11 1 1

xxxxxxxx

Đ ịa chỉđểđọcsố liệu từ T2

S2 CTLM

1

T2 OutputTs No

T2 OutputJ HW N0

5

1

0 0 0 0 1 1 1 11 1 5
CTLM address
write Data

0 0 0 0 0 0 11 1 1 1

511

TS511

10 Bit

Hình 3.1.15. Nguyên lý điều khiển T1 - SW
AN INF

AN INF

CTL T90

871

18 17 16 15 14 13 12 11

511

14 13 12
4

10 9

11 10 9 8

8 7

7 654

3

6 5

4

321 0

2

1

3

2

1

0

131 5

S
D
M
U
X

S
D
M
U
X

SHW

T0
D
L

S
W

0
TS4

TS 17/13/14/15

On HW

4 3 2 1 0

On SHW

132

S12
DLSW
PGM HW
0

From
PDMUX

1
2
3

CM

M
U
X

AN

M
U
X
D

G0
G1
G2
G3

To
SUB

AN INF

On PCM HW

: PCM HW No CH0

Hình 3.1.16. Cấu hình khe thời gian số liệu thông báo

Hà Quang Minh - Lớp ĐT8 - CĐ K46

17

Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

* Bộ chèn thông báo ANINS (Announcnêmnt Inserter)
- ANINS dùng để chèn số liệu thông báo (số liệu thoại) từ
SPC vào Ts12, Ts13, Ts14, Ts15 của HW nhận đợc truyền T2 trong
quá trình xử lý hạn chế cuộc gọi đi. Các thông báo đợc chèn
trong các Ts trên và sau đó đợc chuyển sang 4 SHW (SHW0 SHW3) trớc khi đa đến LOC, DTIC, SVTC.
* Bộ tách kênh cấp 2 - SDMUX
- SDMUX tách kênh số liệu trên mỗi HW (4,224 Mhz - 8 bit
song song) thành 4 SHW (8,448 MHz - nối tiếp).
* Bộ chia tín hiệu INS.
- Các lệnh điều khiển DTIC, SVTC, LOC từ SPC đợc nạp
vào bộ SDRQ (Signal Receiver & Distributor Queu) thông qua
SPC INF. INS nhận các lệnh này từ SRDQ và chèn chúng vào
các khe thời gian Ts33, Ts66, Ts99 của mỗi SHW để chuyển đến
cho LOC, DTIC, SVTC.
- Ngoài ra INS chứa các tín hiệu MISC (Miscellaneous)
chẳng hạn nh tín hiệu điều khiển hạn chế cuộc gọi đi, tín
hiệu điều khiển rung chuong từ SPC và mẫu tín hiệu dẫn
đờng đợc tạo ra trong INS.
* SDRQ
- SDRQ lu trữ tạm thời các lệnh điều khiển LTF và SPC
thông qua SPC INF, trớc khi gửi chúng đến INS. Vì tốc độ
truyền các lệnh này từ SPC và tốc độ thu nhận trong INS
không ăn khớp nhau, nên SDRQ lu trữ tạm thời các lệnh LTFD
để đồng bộ với tốc độ thu của INS.

* SEL 2

Hà Quang Minh - Lớp ĐT8 - CĐ K46

18


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- SEL 2 chọn SHW của hệ thống 0 hoặc 1 phù hợp với lênh
LOC ACT từ csp gửi đến. Sau đó trong các lệnh LTFD về
DTIC, SVTC, LOC.
* Bộ điều khiển bộ nhớ chuyển mạch SCM.
- SCM phân tích các lệnh từ SPC truyền đến bộ điều
khiển CTLM của PAD. T1, S1, S2, T2. Mỗi bộ CTLM thực hiện
việc xử lý kết nối tuyến thoại và Rset các bộ nhớ theo thông
tin nhận đợc từ SCM. Hơn nữa, khi SCM đọc số liệu ra khỏi
CTLM theo lệnh SCMD từ SPC, nó nhận đợc các thông tin và
trả lời và soạn thảo chúng thành các số liệu để chuyển về
SPC.
* Bộ giao tiếp SPC INF
- SPC INF dùng để ngắt việc gửi/nhận các lệnh SCMD
giữa SPC và các bộ nhớ điều khiển cltm của PAD, T 1, S1, S2, T2
và các lệnh LTFD giữa LOC, DTIC, SVTC, SPC.
* Mạch sao chép.
- Mạch sao chép thực hiện theo các số liệu từ các bộ nhớ
điều khiển CTLM của PAD, T1, S1, S2, T2 của hệ thống tích
cực sang các CTLM tơng ứng của hệ thống dự phòng, khi có

yêu cầu sao chép từ CPU thông qua lệnh SPCD và SPC.
- Khi việc sao chép đã hoàn thành tốt, thông báo hoàn
thành việc sao chép đợc chuyển từ CPU về SPC thông qua
SPC INF.
3.1.2. Hệ thống phân cấp ghép kênh.
- Để tạo thành một chuyển mạch số có dung lợng lớn, hệ
thống ghép kênh cấp 3 đợc sử dụng và bao gồm hai tầng.
Trong hệ thống ứng dụng, các đờng dây thuê bao đợc mã hoá
và tập trun thành các nhóm 120 kênh PCM trên 1 đờng SHW.
Hà Quang Minh - Lớp ĐT8 - CĐ K46

19


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

Tơng tự nh vậy, các tung kế tơng tự cũng đợc mã hoá ghép
kênh thành 30 kênh PCM trên mỗi tuyến HW. 4 HW nh vậy lại
đợc ghép kênh để tạo nên một tuyến SHW có 132 khe thời
gian về mặt vật lý, 120 kênh đợc chuyển mạch.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

20


Trêng §¹i häc B¸ch Khoa Hµ Néi

§å ¸n tèt nghiÖp

H×nh 3.1.17. HÖ thèng ph©n cÊp ghÐp kªnh.

Hµ Quang Minh - Líp §T8 - C§ K46

21


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

- Tốc độ bit ở cấp SHW là 8,448 Mbps (132 x 64 kpbs) và
số liệu đợc mã hoá ở dạng nối tiếp. Mỗi SHW có 120 kênh thoại
nhng 128 kênh đợc chuyển mạch với tốc độ là 8,192 Mbps.
Việc ghép kênh đợc xem nh quá trình chèn các khe thời gian
của các HW và 1 SHW.

Hình 3.2.1.Vị trí của SPC trong hệ thống
Neax61e.
-

Tầng

thứ

nhất

của

hệ

thống

chuyển

mạch

(SMUX/SDMUX) nhận bốn SHW có tốc độ 8,448 Mbps và
Hà Quang Minh - Lớp ĐT8 - CĐ K46

22


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

ghép kênh tạo thành 1 HW 528 kbps (528 x 64 kbps) xuống
4,224 kbps (528 x 8) bằng cách chuyển từ dạng nối tiếp sang
8 bit song song.
3.2.1. Các chức năng của SPC.
- SPC điều khiển module chuyển mạch theo thời gian
TSM, module chuyển mạch theo không gian SSM của TDNW
theo sự điều khiển của bộ xử lý cuộc gọi CLP. Ngoài ra nó
còn điều khiển đến 24 bộ điều khiển khác nh: bộ điều
khiển vùng LOC và module giao tiếp truyền dẫn số DTIM
trong hệ thống ứng dụng.
- SPC có các đặc trng sau:

+ 1 module SPCM cung cấp 1 SPC kép
+ 1 SPCM có thể điều khiển tối đa 6 HW (6 x 4 SHW x
120 = 2.8800 kenh thông tin).
- SPC đợc điều khiển bởi module xử lý điều khiển để
thực hiện các chức năng sau:
+ Giao tiếp với CPM
+ Duy trì và phân bố thông tin cấu hình hệ thống
tuyến thoại
+ Thu thâp các thông tin về sự cố và bảo dỡng hệ thống
tuyến thoại, đồng thời thông báo các thông tin này về CPM.
+ Phân bố các xung đồng hồ và tín hiệu đồng bộ đa
khung từ module đồng hồ đến các thiết bị tuyến thoại.
+ Phát hiện tín hiệu huỷ bỏ cuộc gọi đi hoặc các tín
hiệu trả lời và thông báo về cho PCM.
+ Nhận các thông tin chữ số từ bộ điều khiển ứng
dụng.
Hà Quang Minh - Lớp ĐT8 - CĐ K46

23


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

+ Phục vụ nh một giao tiếp tín hiệu giữa CPM và
TSM.SSM hoặc module tuyến thoại SPM.
+ Thực hiện các chức năng tự chẩn đoán để phát hiện
lỗi.

Hà Quang Minh - Lớp ĐT8 - CĐ K46

24


Trờng Đại học Bách Khoa Hà Nội

Đồ án tốt nghiệp

TSM/SSM/SPM (system 0)

FromCL KM

CLK

TSM /SSM/SPM (system 1)

CLK

TSM/SSM/SPM/INTF

TSM/SSM/SPM/INTF

CDLD

CDLD

RECO

RECO

MNO

MNO

Inter SPC Bus

Inter SPC Bus

BUSCTL

BUS betwen
MSD and BIU
(SPC System 0)

BUSCTL

MSD

Đ ờng dâ
y giữa các
đờng dâ
y CTL và
BIU

MSD

BIU

BIU

Connector

Đ ờng dâ
y mậtđộ tích hợ p cao
CC0

CC1

Hình 3.2.2. Cấu hình d của SPC.
3.2.2. Cấu hình phần cứng.
- SPC đợc đặt giữa bộ xử lý cuộc gọi CLP và
TSM/SSM/SPM, để điều khiển các thiết bị TSM.SSM.SPM và
SHW.
- Các SPC có cấu hình d và hoặc SPC0 hay SPC1 đợc xác
định là tích cực tuỳ theo sự điều khiển của phần mềm.
- Không có sự thất lạc cuộc gọi trong quá trình chuyển
đổi trạng thái giữa tích cực và dự phòng. Sự chuyển đổi
của SPC không những dẫn đến sự chuyển đổi của TSM,
SSM, SPM mà còn tạo ra sự chuyển đổi của tất cả các
module hệ thống ứng dụng có liên quan đến SPC bị sự cố.
Cả những cuộc gọi trạm thời (transient) và những cuộc gọi
Hà Quang Minh - Lớp ĐT8 - CĐ K46

25