THIẾT kế CHIP có CHỨC NĂNG GHÉP KÊNH 16 SANG 1 (có code và layout)

THIẾT KẾ CHIP CÓ CHỨC NĂNG GHÉP
KÊNH 16 SANG 1

1


MỤC LỤC
DANH MỤC HÌNH VẼ................................................................................................................................................ iii
DANH MỤC CÁC TỪ VIẾT TẮT............................................................................................................................ iv
CHƯƠNG 1. CƠ SỞ LÝ LUẬN............................................................................................................................. 1
1.1.

Mục tiêu của đề tài:................................................................................................................................ 1

1.2.

Lý thuyết về mạch ghép kênh 16 sang 1:......................................................................................1

CHƯƠNG 2. THIẾT KẾ MẠCH............................................................................................................................ 2
2.1.

Lưu đồ giải thuật:................................................................................................................................... 2

2.2.

Nguyên lý hoạt động của mạch và chức năng:............................................................................3

CHƯƠNG 3. KẾT QUẢ THỰC THI..................................................................................................................... 7
3.1.

Phần mềm:................................................................................................................................................ 7

3.2.

Layout........................................................................................................................................................ 11

3.3.

Phần cứng:.............................................................................................................................................. 14

3.4.

Đánh giá DRC, delay, power, tài nguyên sử dụng của mạch:..............................................15

CHƯƠNG 4. KẾT LUẬN, ỨNG DỤNG VÀ HƯỚNG PHÁT TRIỂN.......................................................18
4.1.

Kết luận:.................................................................................................................................................. 18

4.2.

Ứng dụng:................................................................................................................................................ 18

4.3.

Hướng phát triển:................................................................................................................................ 20

TÀI LIỆU THAM KHẢO........................................................................................................................................... 21
PHỤ LỤC...................................................................................................................................................................... 22

DANH MỤC HÌNH VẼ
Hình 2-1: LƯU ĐỒ GIẢI THUẬT MUX 16 SANG 1..............................................2
Hình 2-2: BỘ MUX 4 SANG 1...................................................................................3
Hình 2-3: BẢNG TRẠNG THÁI MUX 4 SANG 1...................................................3
Hình 2-4: BỘ MUX 16 SANG 1 TỔNG QUÁT.......................................................4
Hình 2-5: BỘ MUX 16 SANG 1 GHÉP TỪ 4 BỘ MUX 4 SANG 1........................6
Hình 3-1: CỔNG LOGIC MUX 4 SANG 1..............................................................7
Hình 3-2: MÔ PHỎNG RTL CỦA MẠCH..................................................................8
Hình 3-3: CỔNG LOGIC MUX 16 SANG 1.................................................................9
Hình 3-4: BẢNG TRẠNG THÁI MUX 16 SANG 1 Ở MỨC TÍCH CỰC CAO...........10
Hình 3-5: KẾT QUẢ MÔ PHỎNG SÓNG.................................................................10
Hình 3-6: LAYOUT CỔNG NOT...............................................................................11
Hình 3-7: LAYOUT CỔNG NAND3......................................................................12
Hình 3-8: LAYOUT CỔNG NAND........................................................................12
Hình 3-9: Layout Mux 4 sang 1...............................................................................13
Hình 3-10: Layout Mux 16 sang 1.........................................................................13
Hình 3-11: NỐI CHÂN KIT DE2.............................................................................14
Hình 3-12: KẾT QỦA NẠP KIT.............................................................................15
Hình 3-13: Đánh giá delay của mạch.......................................................................16
Hình 3-14: KẾT QUẢ ĐÁNH GIÁ POWER..........................................................16
Hình 3-15: KẾT QUẢ ĐÁNH GIÁ TÀI NGUYÊN SỬ DỤNG CỦA MẠCH.......17
Hình 4-1: MẠCH CHUYỂN ĐỔI DỮ LIỆU TỪ SONG SONG SANG NỐI TIẾP19
Hình 4-2: THIẾT KẾ TỔ HỢP DÙNG MUX 16 SANG 1.........................................19
Hình 4-3: TẠO MUX 16 SANG 1 TỪ 2 IC 74LS151.............................................20


DANH MỤC CÁC TỪ VIẾT TẮT
MUX

Multiplexer

ADC

Analog to Digital Converter

IC

Integrated Circuit


Trang 1/25

CHƯƠNG 1.
1.1.

CƠ SỞ LÝ LUẬN.

Mục tiêu của đề tài:
Mạch ghép kênh 16 sang 1 giúp ghép các đường tín hiệu lại với nhau để

giảm bớt số đường truyền trong quá trình truyền tín hiệu, để không lẫn lộn giữa các
đường tín hiệu ghép lại thì cần đặt cho mỗi đường một mã riêng.
Ghép kênh được sử dụng chủ yếu để tăng lượng dữ liệu có thể được gửi qua
mạng trong phạm vi thời gian và băng thông nhất định.
1.2.

Lý thuyết về mạch ghép kênh 16 sang 1:
Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-Mux)

là một dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song

(các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường
nào trong các đường ngõ vào do các ngõ chọn quyết định. Ta thấy MUX hoạt động
như 1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị
phân, tùy tổ hợp này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọ và cho
phép đưa tới ngõ ra.
Một Multiplexer cho 2N kênh thì chỉ cần 1 đường truyền dữ liệu và N đường
địa chỉ. Tức là Multiplexer làm cho nhiều tín hiệu có thể chia sẻ một thiết bị hoặc
tài nguyên, ví dụ mạch chuyển đổi ADC hoặc một thiết bị xử lý thông tin, thay vì bố
trí mỗi thiết bị cho mỗi tín hiệu đầu vào.

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 2/25

CHƯƠNG 2.
2.1.

THIẾT KẾ MẠCH.

Lưu đồ giải thuật:
Bắt đầu

Nhập dữ liêu vào a[0...15]
Nhập ngõ vào chọn S[0..3]

Đ

S3S2S1S0=0000

Ngõ ra a[0] được chọn

S

Đ
Ngõ ra a[1] được chọn

S3S2S1S0=00011

S

Đ
Ngõ ra a[2] được chọn

S3S2S1S0=0010

S
Đ

S3S2S1S0=0011

Ngõ ra a[3] được chọn

S

Đ
Ngõ ra a[4] được chọn

S3S2S1S0=0100

S

Đ
Ngõ ra a[5] được chọn

S3S2S2S0=0101

S
.......
Đ
Ngõ ra a[15] được chọn

.
S3S2S1S0=1111

S
Báo lỗi

Kết thúc

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 3/25

Hình 2-1: LƯU ĐỒ GIẢI THUẬT MUX 16 SANG 1

2.2.
-

Nguyên lý hoạt động của mạch và chức năng:
Trước hết thiết kế bộ Mux 4 sang 1:

A
B

MUX
4 TO 1

C
D
S0
S1

Q

Hình 2-2: BỘ MUX 4 SANG 1.

Ngõ vào chọn
S1
0
0
1
1

S0
0
1
0
1

Dữ liệu ngõ ra ở
Y
A
B
C
D

Hình 2-3: BẢNG TRẠNG THÁI MUX 4 SANG 1.
-

Nguyên lí hoạt động Mux 4 sang 1:
Mạch trên có 2 ngõ điều khiển S 0 và S1 nên chúng tạo ra 4 trạng thái

logic.
Mỗi một trạng thái tại 1 thời điểm sẽ cho phép 1 ngõ nào đó qua để
truyền tới ngõ ra Y.
Ngoài những ngõ trên thì mạch thường có thêm ngõ G: được gọi là
ngõ vào cho phép( enable) hay xung đánh dấu( strobe). Mạch tổ hợp có thêm
1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp.
Như vậy mạch dồn kênh ở trên nếu có thêm 1 ngõ cho phép G tác động ở
Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 4/25

mức thấp ( G=0) thì hoạt động dồn kênh mới xảy ra. Còn khi G=1 thì bất
chấp ngõ vào song song và các ngõ chọn ,ngõ ra vẫn giữ cố định mức thấp
( có thể mức cao tùy dạng mạch).
Như vậy khi G=”0”:

+ S0S1=”00”, dữ liệu ở A sẽ đưa ra ở Y
+ S0S1=”01”, dữ liệu ở B sẽ đưa ra ở Y
+ S0S1=”10”, dữ liệu ở C sẽ đưa ra ở Y
+ S0S1=”11”, dữ liệu ở D sẽ đưa ra ở Y
-

Từ cơ sở trên xây dựng bộ Mux 16 sang 1:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16

MUX 16 TO
1

S0

S1

S2

S3

Hình 2-4: BỘ MUX 16 SANG 1 TỔNG QUÁT

Thiết kế chip có chức năng ghép kênh 16 sang 1

Z


Trang 5/25

-

Tương tự cho cổng Mux 16 sang 1:

+ Khi “S0S1S2S3”=”0000” , dữ liệu ở A0 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0001” , dữ liệu ở A1 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0010” , dữ liệu ở A2 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0011” , dữ liệu ở A3 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0100” , dữ liệu ở A4 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0101” , dữ liệu ở A5 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0110” , dữ liệu ở A6 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”0111” , dữ liệu ở A7 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1000” , dữ liệu ở A8 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1001” , dữ liệu ở A9 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1010” , dữ liệu ở A10 sẽ đưa ra Z.

+ Khi “S0S1S2S3”=”1011” , dữ liệu ở A11 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1100” , dữ liệu ở A12 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1101” , dữ liệu ở A13 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1110” , dữ liệu ở A14 sẽ đưa ra Z.
+ Khi “S0S1S2S3”=”1111” , dữ liệu ở A15 sẽ đưa ra Z.

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 6/25

A
B
C

MUX
4 TO 1
S0
S1

D

A
B
C

MUX
4 TO 1

D

S0
S1
Q1

A
B
C

MUX
4 TO 1
S0
S1

D

Q2
Q3
Q
4

MUX
4 TO 1
S2
S3

A
B
C

MUX
4 TO 1
S0
S1

D

S0

S1

Thiết kế chip có chức năng ghép kênh 16 sang 1

Z


Trang 7/25

Hình 2-5: BỘ MUX 16 SANG 1 GHÉP TỪ 4 BỘ MUX 4 SANG 1

CHƯƠNG 3.
3.1.

KẾT QUẢ THỰC THI

Phần mềm:
Sơ đồ thiết kế:

-

Bộ Mux 4 sang 1:

Hình 3-6: CỔNG LOGIC MUX 4 SANG 1

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 8/25

Bảng trạng thái Mux 4 sang 1:
Ngõ vào chọn

S1
0
0
1
1

S0
0
1
0
1

Input

A
A
X
X

X

B
X
B
X
X

Ngõ ra Q

C
X
X
C
X

D
X
X
X
D

=A+B+C+S0S1D
-

Bộ Mux 16 sang 1:

Hình 3-7: MÔ PHỎNG RTL CỦA MẠCH
Thiết kế chip có chức năng ghép kênh 16 sang 1

A
B
C
D


Trang 9/25

Hình 3-8: CỔNG LOGIC MUX 16 SANG 1
Bảng trạng thái Mux 16 sang 1:
Ngõ vào chọn
S3
0
0
0
0
0
0
0
0

S2
0
0
0
0
1
1
1
1

S1
0
0
1
1
0
0
1
1

S0
0
1
0
1
0
1
0
1

Ngõ ra (y)
A15
0
0
0
0
0
0
0

0

A14
0
0
0
0
0
0
0
0

A13
0
0
0
0
0
0
0
0

A12
0
0
0
0
0
0
0

0

A11
0
0
0
0
0
0
0
0

A10
0
0
0
0
0
0
0
0

A9
0
0
0
0
0
0
0

0

A8
0
0
0
0
0
0
0
0

A7
0
0
0
0
0
0
0
1

Thiết kế chip có chức năng ghép kênh 16 sang 1

A6
0
0
0
0
0

0
1
0

A5
0
0
0
0
0
1
0
0

A4
0
0
0
0
1
0
0
0

A3
0
0
0
1
0

0
0
0

A2
0
0
1
0
0
0
0
0

A1
0
1
0
0
0
0
0
0

A0
1
0
0
0
0

0
0
0


Trang 10/25

1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1

0
0
1
1
0

0
1
1

0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
1

0
0
0
0
0
0
1
0

0
0
0
0
0
1
0
0

0
0
0
0
1
0
0
0

0
0
0
1
0
0
0
0

0
0

1
0
0
0
0
0

0
1
0
0
0
0
0
0

1
0
0
0
0
0
0
0

0
0
0
0
0

0
0
0

0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0

Hình 3-9: BẢNG TRẠNG THÁI MUX 16 SANG 1 Ở MỨC TÍCH CỰC CAO
Phương trình logic tối giản:
+ Y[0]=

+ Y[6]=

+ Y[12]=

+ Y[1]=

+ Y[7]=

+ Y[13]=

+ Y[2]=

+ Y[8]=

+ Y[14]=

+ Y[3]=

+ Y[9]=

+ Y[15]=

+ Y[4]=

+ Y[10]=

+ Y[5]=

+ Y[11]=

Kết quả mô phỏng waveform:

Hình 3-10: KẾT QUẢ MÔ PHỎNG SÓNG
Thiết kế chip có chức năng ghép kênh 16 sang 1

0
0

0
0
0
0
0
0

0
0
0
0
0
0
0
0


Trang 11/25

Kết quả trên ta thấy khi ta cho giá trị ngõ vào a[12]=”1” và các ngõ còn lại
bằng “0”, ngõ vào chọn S 3S2S1S0=”1100” thì tại thời điểm trên ngõ ra Z sẽ chọn ngõ
vào a[12]=1 và đưa đến ngõ ra nên

Z=”1”. Tại thời điểm ngõ vào chọn

S3S2S1S0=”0010 “ thì ngõ ra sẽ chọn ngõ vào a[2]=”0” và đưa đến ngõ ra nên Z tại
thời điểm này bằng “0”.
3.2.
-

Layout
Sử dụng các cổng sau để tạo nên bộ Mux 16 sang 1:
+ Cổng not:

Hình 3-11: LAYOUT CỔNG NOT
+ Cổng NAND3:

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 12/25

Hình 3-12: LAYOUT CỔNG NAND3
+ Cổng NAND4:

Hình 3-13: LAYOUT CỔNG NAND
-

Layout Mux 4 sang 1:

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 13/25

Hình 3-14: Layout Mux 4 sang 1

− Layout Mux 16 sang 1 ghép từ 4 bộ Mux 4 sang 1:

Hình 3-15: Layout Mux 16 sang 1

− Diện tích thiết kế theo công nghệ CMOS 0.5um:
− Lí thuyết về DRC và LVS:

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 14/25

+ DRC là công cụ kiểm tra lỗi về các qui định thiết kế của bản vẽ. Nếu

vẽ sai qui tắc thì phần mềm sẽ báo lỗi cụ thể bằng các ký hiệu. Như vậy giúp
cho người dùng dễ dàng phát hiện và sữa lỗi.
+ LVS là công cụ kiểm tra thiết kế layout có đúng với thiết kế
schematic hay không.
+ Có 2 kỹ thuật vẽ layout là theo qui định tỉ lệ có sẵn và dựa vào
lamda.
3.3.

Phần cứng:

Nạp kit DE2:

Hình 3-16: NỐI CHÂN KIT DE2

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 15/25

Hình 3-17: KẾT QỦA NẠP KIT

Khi ta cho ngõ vào a[0]=”1” tương ứng cho nút “SW[0]” trên kit bật lên “1”
và các ngõ vào còn lại bằng 0. Ta nhấn nút 4 “key” trên kit là kích nó bằng “0000”
thì ngõ vào a[0] được chọn đưa đến ngõ ra nên đèn đỏ “ Ledr[0]” sáng lên. Và
tương tự cho các trường hợp khác đều đúng.
3.4.
-

Đánh giá DRC, delay, power, tài nguyên sử dụng của mạch:
Đánh giá delay:

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 16/25

Hình 3-18: Đánh giá delay của mạch
Dựa vào kết quả trên ta thấy thời gian “ delay” của mạch là không đáng kể chậm
nhất là 15,442 ns ở ngõ vào a[13] và thấp nhất là 9,291 ns ở ngõ ra a[12] tuy nhiên
thời gian thực thi mạch nhanh.
-

Đánh giá power:

Hình 3-19: KẾT QUẢ ĐÁNH GIÁ POWER

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 17/25

Tổng năng lượng sử dụng cho toàn mạch là 112.41 mw. Trong đó năng lượng
dùng cho mối nối dây là 79.93 mw và dùng cho các ngõ vào và ra là 32.48 mw.
Đánh giá mức năng lượng dùng cho mạch thấp.
-

Đánh giá tài nguyên sử dụng:

Hình

3-20:
KẾT QUẢ ĐÁNH GIÁ TÀI NGUYÊN SỬ DỤNG CỦA MẠCH
Tổng cổng logic sử dụng toàn mạch là 13 trên tổng số 32.216 cổng có

của chip chiếm <1%. Tổng các hàm tổ hợp là 13/33.216 chi ếp <1%. Không có
sử dụng thanh ghi và bộ nhớ bits nào (0%). Số chân sử dụng cho chip là 21
trên 475 chân chiếm 4% => Tài nguyên sử dụng cho mạch là không đáng k ể.

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 18/25

CHƯƠNG 4.
4.1.

KẾT LUẬN, ỨNG DỤNG VÀ HƯỚNG PHÁT TRIỂN

Kết luận:
Qúa trình thiết kế mạch người viết đã tính toán và lựa chọn cách thực thi để
tạo thành một mạch tương đối hoàn chỉnh, đơn giản và có độ chính xác cao. Mạch

có những ưu và nhược điểm sau:
-

Ưu điểm:
+ Mạch đơn giản, dễ thiết kế.
+ Có độ chính xác cao.
+ Sử dụng ít tài nguyên.
+ Tiết kệm được năng lượng.
+ Tiết kiệm chi phí.

-

Nhược điểm:
+ Diện tích mạch chưa được tối thiểu.
+ Chưa khai thác hết chức năng của mạch.

4.2.

Ứng dụng:
-

Chuyển đổi song song sang nối tiếp:
+ Các dữ liệu nhiều bit thường được xử lí song song tức là tất cả
chúng được thực hiện cùng 1 lúc. Khi dữ liệu được truyền đi qua khoảng
cách dài hàng chục mét thì cách truyền song song không còn thích hợp vì tốn
nhiều đường dây, rỗi nhiều.... Lúc này mạch dồn kênh có thể dùng như mạch
chuyển đổi song song sang nối tiếp tương tự như mạch ghi dịch mã.

Thiết kế chip có chức năng ghép kênh 16 sang 1

Trang 19/25

Hình 4-21: MẠCH CHUYỂN ĐỔI DỮ LIỆU TỪ SONG SONG SANG NỐI
TIẾP
-

Thiết kế mạch tổ hợp:
+ Mạch dồn kênh với hoạt động logic đã xét ở trên ngoài dùng
ghép các đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp rất
dễ vì không cần đơn giản biểu thức nhiều và dễ thiết kế.

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 20/25

Hình 4-22: THIẾT KẾ TỔ HỢP DÙNG MUX 16 SANG 1

4.3.

Hướng phát triển:
Mở rộng kênh ghép: Các mạch ghép kênh ít ngõ vào có thể được kết
hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào.
-

Và có thể dùng IC ghép lại để tạo Mux 16 sang 1: dùng 2 IC

74LS151( IC dồn kênh 8 sang 1) .

Thiết kế chip có chức năng ghép kênh 16 sang 1


Trang 21/25

Hình 4-23: TẠO MUX 16 SANG 1 TỪ 2 IC 74LS151

TÀI LIỆU THAM KHẢO
Tiếng Việt.
/>Tiếng Anh.




Thiết kế chip có chức năng ghép kênh 16 sang 1