Đo và ổn định nhiệt độ.DOC

Trờng đại học bách khoa hà nội
Khoa Điện Tử Viễn Thông
----- -----

Báo Cáo bài tập lớn Vi Xử Lý
Đề tài: đo và ổn định nhiệt độ

GV Hớng Dẫn : Phạm Ngọc Nam
Nhóm Sinh viên: Nguyễn Quốc Minh
Nguyễn Trung Thành
Nguyễn Thị Tâm Hiển
Phạm Thị Lan
Phạm Thị Thủy
Trần Thanh Hà

Hà Nội 11/2005

Lời mở đầu:
Ngày nay, khoa học kĩ thuật phát triển rất nhanh đặc biệt là điện tử. Gắn liền
với sự phát triển của điên tử là sự phát triển của các vi xử lý, vi điều khiển.
Đó là sự ra đời của các vi xủ lý đa năng nh Pentium, Celerong . Và trong vi
điều khiển cũng có bớc nhảy vọt đựoc đánh dấu bằng sự ra đời của các vi điều
khiển nh PIC, AVR, PsoC, FPGA .
Các vi điều khiển, vi xử lý này ngày càng đợc ứng dụng rất rộng rãi và phổ
biến. Đặc biệt các vi xử lý , vi điều khiển có thể làm đợc nhiều việc vô cùng
phức tạp.
Đối với một sinh viên điện tử sự hiểu biết về cấu trúc và ứng dụng của vi điều
khiển và vi xử lý là vô cùng cần thiết. Bớc đầu tìm hiểu chúng en chọn vi điều
khiển 8051, một họ vi điều khiển đợc ứng dụng khá rộng rãi trên thị trờng.
Giới thiệu về đề tài:
Để nghiên cứu vi điều khiển 8051 chúng em chọn đề tài Đo nhiệt độ

và điều chỉnh nhiệt độ Đây là một đề tài không mới nhng đề tài này giúp em
có thể hiểu thêm về cấu trúc bên trong, cách hoạt động và cách lập trình cho vi
xử lý.
Trong đề tài này, chúng em mới chỉ giẩi quyết đợc các vấn đề sau:
_ dải nhiệt độ đo đợc từ 0
0
C 99
0
C
_ ổn định nhiệt độ chỉ dới dạng mô phỏng:
+ Khi nhiệt độ tăng quá một ngỡng ( do mình đặt) thì quạt quay làm
gảim nhiệt đọ
+ Khi nhiệt độ thấp hơn một ngỡng( do mình đặt) thì đèn sáng làm tăng
nhiệt độ
+ Sử dụng ngôn ngữ lập trình Assembly
Lý thuyÕt:
A. Giíi thiÖu vÒ hä vi ®iÒu khiÓn 8051:
IC vi điều khiển 89S52 có các đặc điểm sau :
- 4kbyte ROM (được lập trình bởi nhà sản xuất chỉ co ở
8051)
- 128 byte RAM
- 4 port 8bit
- Hai bộ định thời 16 bit
- Giao tiếp nối tiếp
- 64KB không gian bộ nhớ chương trình mở rộng
- 64 KB không gian bộ nhớ dữ liệu mở rộng
- Một bộ xử lý bít (thao tác trên các bit đơn)
- 210 bit được địa chỉ hóa và mỗi vị trí một bít
- Bộ nhân/chia 4µs
1. CẤU TRÚC BÊN TRONG 89S52

1.1. Cấu tạo chân
Tuỳ theo khả năng của từng người (về kinh tế, kỹ thuật…) mà các
nhà sản xuất các sản phẩm ứng dụng có thể chọn 1 trong 3 kiểu
chân do ATMEL đưa ra.

1.2. Sơ đồ khối
Phần chính của vi điều khiển 89S52 là bộ xử lý trung tâm (CPU:
central processing unit ) bao gồm :
- Các thanh ghi chức năng đặc biệt (SFR).
- Đơn vị logic học (ALU : Arithmetic Logical Unit )
- cổng vào ra (I/O)
- Bộ nhớ chương trình và bộ nhớ dữ liệu.
Đơn vị xữ lý trung tâm nhận trực tiếp xung từ bộ giao động,
ngoài ra còn có khả năng đưa một tín hiệu giữ nhịp từ bên ngoài.
Chương trình đang chạy có thể cho dừng lại nhờ một khối điêu
khiển ngắt ở bên trong. Các nguồn ngắt có thể là: các biến cố ở bên
ngoài, sự tràn bộ đếm định thời, hoặc cũng có thể là giao diện nối
tiếp. Hai bộ định thời 16 bit hoạt động như một bộ đếm.
Các cổng (port0, port1, port2, port3 ). Sữ dụng vào mực đích
điều khiển.
Ở cổng 3 còn có thêm các đường dẫn điều khiển dùng để trao
đổi với bộ nhớ bên ngoài, hoặc để đầu nối giao diện nối tiếp,cũng
như các đường ngắt dẫn bên ngoài.
Giao diện nối tiếp cũng chứa một bộ truyền và bộ nhận không
đồng bộ làm việc độc lập với nhau.Tốc độ truyền qua cổng nối tiếp có
thể đặt trong dải rộng và được ấn định bằng một bộ định thời.
Trong vi điều khiển 89S52 có hai thành phần quan trọng khác là
bộ nhớ và thanh ghi :
Bộ nhớ gồm có bộ nhớ RAM và bộ nhớ ROM dùng để lưu trữ dữ
liệu và mã lệnh.

Các thanh ghi sữ dụng để lưu trữ thông tin trong quá trình xữ lý.
Khi CPU làm việc nó thay đổi nội dung của các thanh ghi.
1.3. Mô tả chức năng các chân
a.port0 : là port có hai chức năng ở trên chân từ chân 32 đến 39
trong các thiết kế cỡ nhỏ ( không dùng bộ nhớ mở rộng) có hai chức
năng như các đường I/O. Đối với các thiết kế cỡ lớn với bộ nhớ mở
rộng nó được kết hợp kênh giữa các bus.
b.port1 : port1 là một port I/O trên các chân từ 1-8. Các chân có
thể dùng cho thiết bị ngoại vi nếu cần. Port1 không có chức năng
khác vì vậy chúng chỉ được dùng trong giao tiếp các thiết bị ngoài.
c.port2 : port2 là một port công dụng kép trên các chân 21 đến
28 được dùng như các đường xuất nhập hoặc là byte cao của bus
địa chỉ 16 bit đối với các thiết kế dùng bộ nhớ mở rộng hoặc các thiết
kế có nhiều hơn 256 byte bộ nhớ dữ liệu ngoài.
d.Port3 : port3 là một port công dụng kép trên các chân 10 – 17.
Các chân của port này có nhiều chức năng riêng, các công dụng
chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051/89S52 như
ở bảng sau:
e.PSEN (Program Store Enable ) : 89S52 có 4 tín hiệu điều
khiển
PSEN là tín hiệu trên chân 29. Nó là tín hiệu điều khiển cho
phép bộ nhớ chương trình mở rộng và thường được nối đến chân
OE (Output Enable) của một EPROM để cho phép đọc các byte mã
lệnh.
PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân
của chương trình được đọc từ EPROM qua bus và được chôt vào
thanh ghi lệnh của 89S52 để giải mã lệnh. Khi thi hành chương trình
trong ROM nội (89S52) PSEN sẽ ở mức thụ động( mức cao).
f.ALE (Address Latch Enable ) :
Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc

vớicác xữ lý 8585, 8088, 8086, 8051 dùng ALE một cách tương tự
cho việc giải mã các kênh các bus địa chỉ và dữ liệu khi port 0 được
dùng trong chế độ chuyển đổi của nó: vừa là bus dữ liệu vừa là bus
thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi
bên ngoài trong nữa đầu của chu ký bộ nhớ. Sau đó các đường port
0 dùng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của bộ nhớ.
Các xung tín hiệu chân ALE có tốc độ bằng 1/6 lần tần số dao
động trên chip và có thể dùng làm nguồn xung nhịp cho các hệ
thống. Nếu xung trên chân 8051 là 12MHz thì ALE có tần số 2MHz.
Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chân
này cũng được làm ngõ vào cho xung lập trình cho EPROM trong
8051.
g.EA (External Access) :
Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao
(+5V) hoặc mức thấp (GND). Nếu ở mức cao, 8051 thi hành chương
trình từ ROM nội trong khoảng địa chỉ thấp (4K). Nếu ở mức thấp,
chương trình chỉ được thi hành từ bộ nhớ mở rộng. Khi dùng 8031,
EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên
chip. Nếu EA được nối mức thấp bộ nhớ bên trong chương trình
89S52 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng.
Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình
cho EPROM trong 89S52.
h.SRT (Reset) :
Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này
được đưa lên múc cao (trong ít nhất 2 chu kỳ máy ), các thanh ghi
trong 89S52 được tải nhưõng giá trị thích hợp để khởi động hệ
thống.
i.Các ngõ vào bộ dao động trên chip :
Như đã thấy trong các hình trên , 89S52 có một bộ dao động
trên chip. Nó thường được nối với thạch anh giữa hai chân 18 và 19.

Các tụ giữa cũng cần thiết như đã vẽ. Tần số thạch anh thông
thường là 12MHz
j.Các chân nguồn :
89S52 vận hành với nguồn đơn +5V. V
cc
được nối vào chân 40
và V
ss
(GND) được nối vào chân 20.
2. Tổ chức bộ nhớ
89S52 có bộ nhớ theo cấu trúc Harvard : có những vùng cho bộ
nhớ riêng biệt cho chương trình, dữ liệu. Như đã nói ở trên, cả
chương trình và dữ liệu có thể ở bên trong 89S52, dù vậy chúng có
thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64
Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu.
Bộ nhớ bên trong bao gồm ROM (89S52) và RAM trên chip,
RAM trên chip bao gồm nhiều phần : phần lưu trữ đa dụng, phần lưu
trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức
năng đặc biệt
Hai đặc tính cần lưu ý là :
- Các thanh ghi và các port xuất nhập đã được xếp trong
bộ nhớ và có thể được truy xuất trực tiếp như các địa chỉ bộ
nhớ khác.
- Ngăn xếp trong RAM nội thay vì ở trong RAM ngoài như
trong các bộ vi xử lí khác.
Chi tiết về bộ nhớ RAM trên chip :
Như ta đã thấy trên hình sau, RAM bên 89S52 được phân chia
giữa các bank thanh ghi (00H - 1FH), RAM địa chỉ hóa từng bit (20H -
2FH), RAM đa dụng (30H - 7FH) và các thanh ghi chức năng đặc biệt
(80H - FFH).

a. RAM đa dụng
Địa chỉ byte Địa chỉ bit
7F
30
2F
2E
2D
2C
2B
2A
29
28
27
26
25
24
23
22
21
20
1F
18
17
10
0F
08
07
00
RAM a d ngđ ụ
7F 7E 7D 7C 7B 7A 79 78

77 76 75 74 73 72 71 70
6F 6E 6D 6C 6B 6A 69 68
67 66 65 64 63 62 61 60
5F 5E 5D 5C 5B 5A 59 58
57 56 55 54 53 52 51 50
4F 4E 4D 4C 4B 4A 49 48
47 46 45 44 43 42 41 40
3F 3E 3D 3C 3B 3A 39 38
37 36 35 34 33 32 31 30
2F 2E 2D 2C 2B 2A 29 28
27 26 25 24 23 22 21 20
1F 1E 1D 1C 1B 1A 19 18
17 16 15 14 13 12 11 10
0F 0E 0D 0C 0B 0A 09 08
07 06 05 04 03 02 01 00
BANK 3
BANK 2
BANK 1
Default register
Bank for RO÷R7
Bảng tóm tắt bản đồ vùng bộ nhớ trên chip 89S52
Địa chỉ byte Địa chỉ bit
FF
F0
E0
F7 F6 F5 F4 F3 F2 F1 F0 B
E7 E6 E5 E4 E3 E2 E1 E0 ACC
D0
B8
B0

A8
A0
99
98
90
8D
8C
8B
8A
89
D7 D6 D5 D4 D3 D2 D1 D0 PSW
- - - BC BB BA B9 B8 IP
B7 B6 B5 B4 B3 B2 B1 B0 P3
AF - - AC AB AA A9 A8 IE
A7 A6 A5 A4 A3 A2 A1 A0 P2
SBUF
Not bit addressable
9F 9E 9D 9C 9B 9A 99 98 SCON
97 96 95 94 93 92 91 90 P1
TH1
TH0
TL1
TL0
TMO
D
Not bit addressable
Not bit addressable
Not bit addressable
Not bit addressable
Not bit addressable

88
87
83
82
81
80
8F 8E 8D 8C 8B 8A 89 88 TCON
Not bit addressable PCON
DPH
DPL
SP
Not bit addressable
Not bit addressable
Not bit addressable
87 86 85 84 83 82 81 80 PO
Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất
tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc
nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy lệnh sau
sẽ được dùng :
MOV A, 5FH
Lệnh này di chuyển một bus dữ liệu dùng cách đánh địa chỉ trực
tiếp để xác định "địa chỉ nguồn" (5FH). Ðích nhận dữ liệu được ngầm
xác định trong mã lệnh là thanh ghi tích lũy A.
RAM bên trong cũng có thể được truy xuất dùng cách đánh địa
chỉ gián tiếp qua RO hay R1. Ví dụ, sau khi thi hành cùng nhiệm vụ
như lệnh đơn ở trên :
MOV R0, #5FH
MOV A, @R0
Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào
thanh ghi R0 và lệnh thứ hai dùng địa trực tiếp để di chuyển dữ liệu

"được trỏ bởi R0" vào thanh ghi tích lũy.
b.RAM địa chỉ hóa từng bit :
89S52 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các
địa chỉ byte 20H đến 2FH, và phần còn lại trong các thanh ghi chức
năng đặc biệt .
Ý tưởng truy xuất từng bit riêng rẽ bằng mềm là một đặc tín tiện
lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa,
AND,OR .với một lệnh đơn. Ða số các chi xử lí đòi hỏi một chuổi lệnh
đọc – sữa - ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/0
cũng được địa chỉ từng bit làm đợn giản phần mềm xuất nhập từng
bit.
Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH.
Các địa chỉ này được truy xuất như các byte hoặc các bit phụ thuộc
vào lệnh được dùng . Ví dụ, để đặt bit 67H, ta dùng lệnh sau :
SETB 67H
Chú ý rằng "địa chỉ bit 67H" là bit có trọng số lớn nhất (MSB) ở
"địa chỉ byte 2CH" lệnh trên sẽ không tác động đến các bit khác của
địa chỉ này.
c.Các bank thanh ghi :
32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh
ghi. Bộ lệnh của 89S52 hổ trợ 8 thanh ghi (RO đến R7) và theo mặc
định (sau khi Reset hệ thống) các thanh ghi này ở các địa chỉ 00H-
07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích
lũy.
MOV A,R5
Ðây là lệnh một byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác
tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp
nằm trong byte thứ hai:
MOV A,05H
Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và

nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá
trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh
ghi này.
Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi
các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW).
Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung
của thanh ghi tích lũy vào địa chỉ 18H:
MOV R0,A
Ý tưởng dùng "các bank thanh ghi" cho phép "chuyển hướng"
chương trình nhanh và hiệu qủa (từng phần riêng rẽ của phần mềm
sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác).
3. Các thanh ghi chức năng đặc biệt
Các thanh ghi nội của 89S52 được truy xuất ngầm định bởi bộ
lệnh. Ví dụ lệnh "INC A" sẽ tăng nội dung của thanh ghi tích lũy A lên
1. Tác động này được ngầm định trong mã lệnh.
Các thanh ghi trong 89S52 được định dạng như một phần của
RAM trên chip. Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ
thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên
chip). Ðó là lý do để 89S52 có nhiều thanh ghi. Cũng như R0 đến R7,
có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở
vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết
128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa
chỉ SFR là được định nghĩa.
Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói,
đa số các SFR được truy xuất dùng địa chỉ trực tiếp. chú ý rằng một
vài SFR có thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải
thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau:
SETB 0E0H
Sẽ Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi.
Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tích lũy và là

địa chỉ bit có trọng số nhỏ nhất trong thanh ghi tích lũy. Vì lệnh SETB
chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu quả.
a. Từ trạng thái chương trình:
Từ trạng thái chương trình (PSW: Program Status Word) ở địa chỉ
D0H chứa các bit trạng thái như bảng tóm tắt sau:
Ký hiệu Địa chỉ Ý nghĩa
PSW.7
PSW.6
PSW.5
PSW.4
PSW.3
PSW.2
PSW.1
PSW.0
CY
AC
F0
RS1
RS0
OV
P
D7H
D6H
D5H
D4H
D3H
D2H
D1H
D0H
Cờ nhớ

Cờ nhớ phụ
Cờ 0
Bit 1 chọn bank thanh ghi
Bit chọn bank thanh ghi.
00=bank 0; địa chỉ 00H-
07H
01=bank 1: địa chỉ 08H-
0FH
10=bank 2:địa chỉ 10H-
17H
11=bank 3:địa chỉ 18H-
1FH
Cờ tràn
Dự trữ
Cờ Parity chẵn l ẻ
• Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho
các lệnh toán học: nó sẽ được set nếu có một số nhớ sinh ra bởi
phép cộng hoặc có một số mượn phép trừ . Ví dụ: nếu thanh ghi
tích lũy chứa FFH, thì lệnh sau:
ADD A,#1
Sẽ trả về thanh ghi tích lũy kết qủa 00H và set cờ nhớ trong
PSW.
Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh
luận lý thi hành trên bit. Ví dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt
kết qủa trở vào cờ nhớ:
ANL C,25H
• Cờ nhớ phụ:
Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa
của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị cộng được
là số BCD, thì sau lệnh cộng cần có DA A( hiệu chỉnh thập phân

thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0-9.
• Cờ 0
Cờ 0 (F0)là một bit cờ đa dụng dành các ứng dụng của người
dùng.
• Các bit chọn bank thanh ghi
Các bit chọn bank thanh ghi (RSO và RS1) xác định bank thanh
ghi được tích cực. Chúng được xóa sau khi reset hệ thống và được
thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau cho phép bank
thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte IFH)
đến thanh ghi tích lũy:
:
SETB RS1
SETB RSO
MOV A,R7
Khi chương trình được hợp dịch các địa chỉ bit đúng được thay
thế cho các ký hiệu "RS1" và "RS0". Vậy lệnh SETB RS1 sẽ giống
như lệnh SETB 0D4H.
• Cờ Tràn
Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một
phép toán bị tràn. Khi các số có dấu được cộng hoặc trừ với nhau,
phần mềm có thể kiểm tra bit này để xác định xem kết qủa của nó có
nằm trong tầm xác định không. Khi các số không dấu được cộng, bit
OV có thể được bỏ qua. Các kết qủa lớn hơn +127 hoặc nhỏ hơn
-128 sẽ set bit OV.
b. Thanh ghi B:
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích lũy
A cho các phép toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị
không dấu 8 bit trong A và B rồi trả về kết qủa 16 bit trong A (byte
thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết qủa
nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được

xem như thanh ghi đệm đa dụng. Nó được địa chỉ hóa ttừng bit bằng
các địa chỉ bit FOH đến F7H.
c. Con trỏ ngăn xếp:
Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó
chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các
lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và
lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm
tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ
dọc dữ liệu và làm giảm SP. Ngăn xếp của 89S52 được giữ trong
RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ
gián tiếp. chúng là 128 byte đầu của 89S52.
Ðể khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau
đây được dùng:
MOV SP,#%FH
Trên 89S52 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất
của RAM trên chip là 7FH. Sở dĩ cùng giá trị 5FH vì SP sẽ tăng lên
60H trước khi cất byte dữ lệu đầu tiên.
Người thiết kế có thể chọn không phải khởi động lại con trỏ
ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống. Giá trị măc
định đó là 07H và kết qủa là ngăn đầu tiên để cất dữ liệu có địa chỉ
08H. Nếu phần mềm ứng dụng không khởi động lại SP, bank thanh
ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã
được dùng làm ngăn xếp.
Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP
để lưu giữ tạm thời và lấy lại dữ liệu hoặc được truy xuất ngầm bằng
các lệnh gọi chương trình con (ACALL, LACALL) và các lệnh trở về
(RET,RETI) để cất và lấy lại bộ đếm chương trình.
d. Con trỏ dữ liệu:
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là
một thanh ghi 16 bit ở địa chỉ 82H(DPL: byte thấp) và 83H (DPH:byte

cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:
MOV A,#55H
MOV DPTR,#1000H
MOVX @DPTR,A
Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh
ghi tích lũy, lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ
liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh thứ ba dùng địa chỉ gián
tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ
được chứa trong DPTR (1000H)
e. Các thanh ghi port xuất nhâp:
Các port của 89S52 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa
chỉ 90 H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các
Port đều được địa chỉ hóa từng bit. Ðiều đó cung cấp một khả năng
giao tiếp thuận lợi.
f. Các thanh ghi timer:
89S52 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định
thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và
8CH (TH0:byte cao).Timer 1 ở địa chỉ 8BH (TL1:byte thấp) và 8DH
(TH1: byte cao). việc vận hành timer được set bởi thanh ghi Timer
Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở
địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.
g. Các thanh ghi port nối tiếp: 89S52 chức một port nối tiếp trên
chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như
máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao
tiếp nối tiếp (có bộ chuyển đổi A/D, các thanh ghi dịch..). Một
thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H ssẽ
giữ cả hai giữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên
SBUF khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác
nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON)
(được địa chỉ hóa từng bit) ở địa chỉ 98H.

h. Các thanh ghi ngắt: 89S52 có cấu trúc 5 nguồn ngắt, 2 mức ưu
tiên. Các ngắt bị cấm sau khi reset hệ thống và sẽ được cho phép
bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ 8AH. Cả hai
thanh ghi được địa chỉ hóa từng bit.
i. Các thanh ghi điều khiển công suất:
Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa
nhiều bit điều khiển. Chúng được tóm tắt trong bảng sau:
Bit Ký hiệu Ý nghĩa
6
5
4
3
2
1
0
SMOD
GF1
GF0
PD
IDL
Bit gấp đôi tốc độ baud, nếu được set thì
tốc độ baud sẽ tăng gấp đôi trong các
mode 1,2 và 3 của port nối tiếp
Không định nghĩa
Không định nghĩa
Không định nghĩa
Bit cờ đa dụng 1
Bit cờ đa dụng 0
Giảm công suất, được set để kích hoạt
mode giảm công suất, chỉ thoá khi reset

Mode chờ, set để kích hoạt mode chờ, chỉ
thoát khi có ngắt hoặc reset hệ thống
4. Bộ định thời Timer
4.1 Các chế độ timer
a) Chế độ 0, chế độ timer 13 bit.
Ðể tương thích với 8048 (có trứớc 89S52) ba bit cao của TLX
(TL0 và/hoăc TL1) không dùng