Bài tập công nghệ vi điện tử Khoa Điện tử viễn thông ( Đại học bách khoa Đà Nẵng)

BÀI TẬP
CÔNG NGHỆ VI ĐIỆN TỬ

Giáo viên hướng dẫn: PGS.TS Nguyễn Văn Cường
Sinh viên thực hiện: Đặng Văn Lâm
Lớp: 16DTCLC1
MSSV: 106169384119


BÀI TẬP
CÔNG NGHỆ VI ĐIỆN TỬ
Đề tài: Thiết kế mạch Full – Adder sử dụng hai cổng XOR và ba cổng
NAND mô phỏng Layout với công nghệ 90nm.

Em sử dụng hai phần mềm là Microwind 3.5 và Dsch 3.5 để thiết kế và mô
phỏng mạch. Dùng phần mềm Dsch 3.5 để vẽ sơ đồ nguyên lý sử dụng cổng logic
và Cmos để kiểm tra dạng sóng. Dùng Microwind 3.5 để layout mạch theo cơng
nghệ 90nm và so sánh dạng sóng với lý thuyết.
1. Mạch cộng toàn phần – Full adder:

- Bảng trạng thái


Ngõ vào

Ngõ ra

A (In1)

B (In2)

Cin (In3)

Sum _out

Carry_out

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

- Từ bảng trạng thái ta thiết lập được phương trình logic


2. Thông số:

- Điện áp nguồn VDD = 1.2V.
- Tần số làm việc: fmax = 20MHz.
- Trễ lan truyền và trễ chuyển tiếp của tín hiệu Sum và Carry phải nhỏ hơn
trường hợp xấu nhất: 1.2ns.
- Công suất tiêu tán: <1mW.
- Diện tích: <1500u㎡
3. Thiết kế Layout trên Microwind 3.5
3.1 Quy tắc Layout:
- Tất cả NMOS(màu xanh lá) và PMOS(màu vàng đất) được đặt trong hai
hàng song song giữa các đường nguồn và đất (sử dụng metal1 màu xanh
da trời).
- Tất cả các đường polysilicon(màu cam).
- Trong mạch có sử 1 đường metal2 (màu xanh nước biển)
3.2 Kiểm tra lỗi Layout:
- Sử dụng Design Rule Checker trên thanh công cụ để kiểm tra các lỗi và
khắc phục.
4. LAYOUT
4.1 Cổng NAND:
4.1.1 Nguyên lý:


4.1.2 Sơ đồ:


4.1.3 Simulate trên Dsch 3.5:


4.1.4 Layout trên Microwind 3.5:

- Dạng sóng của cổng NAND

4.2 Cổng XOR
4.2.1 Nguyên lý:

4.2.2 Sơ đồ:


4.2.3 Simulate trên Dsch 3.5:


4.2.4

Layout trên Microwind 3.5:


- Dạng sóng của cổng XOR

4.3 Mạch tổng:


4.3.1 Sơ đồ:

4.3.2 Simulate trên Dsch 3.5:


4.3.3 Layout trên Microwind 3.5:
- Layout lần 1:

- Dạng sóng sai với lý thuyết

- Layout lần 2:


- Chỉnh tín hiệu ngõ vào A, B, Cin như bên dưới:


- Dạng sóng tương đối đúng với lý thuyết:


5 . Kết luận:
- Trong quá trình em vẽ Layout em có tham khảo các bài báo cáo của anh chị
khóa trên, trên Internet. Nhưng em cam kết kết quả trong báo cáo này là em
tự Layout.
- Trong quá trình Layout em gặp rất nhiều lỗi nên phải chỉnh sửa rất nhiều lần,
để đúng ra dạng sóng chính xác.
- Kết quả dạng sóng ra đúng với lý thuyết em học.Cơng suất tiêu tán
P = 20.022uW < 1mW. Trễ nhỏ hơn 1,2nS
*. Những điều em học được:
- Em đã biết được cách Layout các mạch trên Microwind 3.5 và Dsch 3.5.
- Biết được nguyên lý mạch em đã thực hiện.
*. Những khó khăn em gặp phải:
- Do mới lần đầu tiếp xúc với phần mềm Microwind 3.5 và Dsch 3.5 nên em
gặp rất nhiều khó khăn trong việc hiểu quy tắc layout. Trong quá trình layout
em đã tìm hiểu về các luật thiết kế nên cũng đã hiểu được một phần.
- Trong quá trình layout do vẫn chưa hiểu hết bản chất của quy tắc vẽ layout,
nên kết quả ra vẫn chưa tối ưu được tốt nhất.


Cuối cùng em cảm ơn thầy đã đọc báo cáo của em và đã hướng dẫn

em trong xuất kì học qua!
Em chúc thầy và gia đình sức khỏe !