CẤU TRÚC CỦA CHƯƠNG TRÌNH MÔ PHỎNG HỆ THỐNG ADSL

Phân tích và mô phỏng hệ thống ADSL


- 42 -
CHƯƠNG IV
CẤU TRÚC CỦA CHƯƠNG TRÌNH MÔ PHỎNG
HỆ THỐNG ADSL
4.1 Sơ đồ chương trình mô phỏng hệ thống ADSL:

Hình IV.1 Sơ đồ mô phỏng hệ thống ADSL.
Giới thiệu
:
Sơ đồ mô phỏng hệ thống ADSL bên trên mô phỏng hoạt động của một hệ thống
ADSL như trong thực tế với những thông số thực. Tín hiệu vào, từ bộ phát ngẫu nhiên,
sẽ được truyền đi bằng hai đường FAST và INTERLEAVE với cách mã hoá và sửa lỗi
khác nhau. Tại đầu thu, tín hiệu sẽ được phục hồi và sửa lỗi. Tuy nhiên, ở mô hình
này, chúng em chỉ truyền dữ liệu mà không quan tâm đến truyền thoại, đồng thời tín
hiệu truyền trên dây chỉ bị ảnh hưởng bởi nhiễu trắng Gauss mà không bị ảnh hưởng
bởi những yếu tố khác.
Để hiểu cách hoạt động của hệ thống trên, xin hãy lướt qua chức năng của các khối
và dạng sóng ở lối vào và lối ra của mỗi khối:
PHẦN MẠCH PHÁT
:
 Bernoulli Binary Generator :
 chức năng : tạo ra các chuỗi bit nhị phân ngẫu nhiên.
Phân tích và mô phỏng hệ thống ADSL


- 43 -
 lối ra : các Frame dữ liệu :
9 Số mẫu / Frame : 1552.

9 Sample time : (1/4000)/1552.
Dữ liệu ra sẽ được đưa vào 2 bộ Vector Selector.
 Khối Vector Selector :
 chức năng : dùng để chọn các mẫu trong Frame.
 Vector Selector (1) :
9 Vào : các Frame dữ liệu (1552 mẫu).
9 Ra : các Frame dữ liệu (776 mẫu đầu).
Dữ liệu ra sẽ đi vào đường Fast và vào khối CRC Generator.
 Vector Selector :
9 Vào : các Frame dữ liệu (1552 mẫu).
9 Ra : các Frame dữ liệu (776 mẫu sau).
Dữ liệu ra sẽ đi vào đường Interleaver và vào khối CRC Generator.
 Khối CRC Genarator :
 Chức năng : 8 bit CRC được tính toán và thêm vào ở byte đầu
của frame 0 của siêu khung kế tiếp.
 Lối ra : là các frame đâ được chèn thêm 8 bit kiểm.
Dữ liệu ra từ khối CRC Generator (ở cả hai tuyến Fast và
Interleaver) sẽ được đưa vào khối Scrambler & Fec (ở cả hai
tuyến).
Phân tích và mô phỏng hệ thống ADSL


- 44 -

Hình IV.2 Dạng sóng lối vào (đồ thị trên) và dạng sóng lối ra (đồ thị dưới) của
CRC

 Khối Scrambler & Fec : Đây là tổng hợp của cả hai khối Scrambler và Fec.
Khối Scrambler :
 Chức năng : dùng để ngẫu nhiên hóa các bit ngoại trừ các

bit đồng bộ khung và các bit chèn bằng đa
thức bậc 23 trước khi được mã hóa.
9 Vào : là các Frame đã được gắn bit kiểm CRC.
9 Ra : là các Frame đã được ngẫu nhiên hóa.
Khối Fec :
 Chức năng : mã hóa Reed_Solomon (RS).
9 Vào : các Frame đã được ngẫu nhiên hóa.
9 Ra : các Frame đã được mã hóa RS
Dữ liệu ra (đường Fast) sẽ đi tới khối Vert Cat, dữ liệu ra (đường
Inteleaver) sẽ đi đến khối Convolutional Inteleaver rồi mới đến khối Vert Cat.
Phân tích và mô phỏng hệ thống ADSL


- 45 -

Hình IV.3 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối Scrambler.

 Khối Convolutional Interleaver :
 chức năng : hoán vị tín hiệu vào bằng cách sử dụng bộ thanh ghi dịch.
9 Vào : Là các Frame đã được ngẫu nhiên và mã hóa RS.
9 Ra : các Frame đã bị hoán vị (bị chèn ).
Dữ liệu ra sẽ được đưa đến khối Vert Cat.
Phân tích và mô phỏng hệ thống ADSL


- 46 -

Hình IV.4 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối Convolutional Interleaver.

 Khối Vert Cat (Matrix Concatenation) :
 chức năng : tổng hợp các khung dữ liệu (sau khi đã được gắn các
bit kiểm và ngẫu nhiên hóa) từ hai đường Fast và
Interleaver thành một siêu khung .
9 Ra : là một ma trận dạng cột.
Dữ liệu ra sẽ được đưa vào khối DMT Modulation.
 Khối DMT Modulation : dùng phương pháp QAM để điều chế.
 chức năng : phân kênh tín hiệu thành nhiều kênh con nhằm hạn
chế xuyên nhiễu giữa các ký hiệu bằng phương pháp
điều biến đa kênh rời rạc.
9 Ra : luồng dữ liệu đã được điều biến QAM (điều biến
biên độ cầu phương).
Tín hiệu này sẽ được đưa đến bộ thu bằng đường dây điện thoại
(Telephone Line).
Phân tích và mô phỏng hệ thống ADSL


- 47 -

Hình IV.5 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối DMT
 Khối Telephone Line :
 chức năng : giống như đường dây điện thoại thưc sự, nhưng ở đây
chỉ xét nhiễu trắng,bỏ qua các loại nhiễu đường dây
khác.
9 Ra : dữ liệu ra có dạng là tín hiệu Analog (đã được
cộng thêm nhiễu trắng AGWN). Lúc này trên kênh
truyền, ở tần số thấp sẽ là tín hiệu thoại, ở tần số cao sẽ
là 256 kênh truyền chứa các ký hiệu DMT (mà đã mã

hóa thành các tín hiệu Analog).
Phân tích và mô phỏng hệ thống ADSL


- 48 -

Hình IV.6 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối Telephone Line.

PHẦN MẠCH THU
:
 Khối DMT Demodulation :
 chức năng : giải điều chế, ghép các subchannels (kênh con) thành
một kênh tín hiệu duy nhất như trước khi truyền.
9 Vào : tín hiệu Analog đa tần rời rạc (cộng thêm nhiễu
AGWN).
9 Ra : là các Frame dữ liệu.
Phân tích và mô phỏng hệ thống ADSL


- 49 -

Hình IV.7 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối DMT Demodulation.
 Khối Vector Selector :
 chức năng : dùng để chọn các mẫu trong Frame.
 Vector Selector (1) :
9 Vào : các Frame dữ liệu (1680 mẫu).
9 Ra : các Frame dữ liệu ( 840 mẫu đầu).
Dữ liệu ra sẽ đi vào đường Fast.

 Vector Selector (2) :
9 Vào : các Frame dữ liệu (1680 mẫu).
9 Ra : các Frame dữ liệu (840 mẫu sau).
Dữ liệu ra sẽ đi vào đường Interleaver.




Phân tích và mô phỏng hệ thống ADSL


- 50 -
 Khối Convolutional Deinterleaver : khối này có chức năng ngược với khối
Convolutional Interleaver.
 chức năng : phục hồi thứ tự của tín hiệu đã bị hoán vị bằng các
dùng các thanh ghi dịch.
9 Ra :các bytes trong Frame đã được sắp xếp lại giống như
ở mạch phát.

Hình IV.8 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối Convolutional Deinterleaver.
 Khối Z
-800
:
 chức năng : trì hoãn tín hiệu vào (800 chu kỳ mẫu).
 Khối Descrambler & Fec :
 chức năng : đây cùng là sự tổng hợp của hai khối : khối giải
mã RS và khối giải ngẫu nhiên hóa.
9 Vào : các Frame dữ liệu đã được trì hoãn.
9 Ra : các frame dữ liệu đã được giải mã và sắp xếp lại.

Phân tích và mô phỏng hệ thống ADSL


- 51 -

Hình IV.9 Dạng sóng đầu vào (đồ thị trên) và dạng sóng đầu ra (đồ thị dưới )
của khối Descrambler & Fec.
 Khối CRC Syndrome :
 chức năng :loại bỏ các bit kiểm CRC đã gắn vào ở mạch phát và
kiểm tra lỗi.
9 Vào : là các Frame dữ liệu còn CRC.
9 Ra : là các Frame dữ liệu ban đầu.
Ở khối này việc kiểm tra lỗi sẽ được thực hiện trên các syndrome .
 Khối Error Rate Calculation :
 Chức năng: tính tốc độ sai bit hay tốc độ sai ký hiệu của dữ liệu vào.
Khối Error Rate Calculation so sánh dữ liệu đầu vào từ bộ phát với dữ
liệu đầu vào từ bộ thu. Nó tính toán tốc độ sai lỗi bằng cách chia số bit sai
cho tổng số bit nhận được.
Nhận xét
:
Tín hiệu từ đầu phát được đưa đến đầu thu bằng hai đường (Fast(non-
Interleave) và Interleave).
Ta có thể quan sát dạng sóng ở đầu thu và đầu phát của hệ thống trên
theo hai đường:
Phân tích và mô phỏng hệ thống ADSL


- 52 -

Tín hiệu đi theo đường Interleave:

Hình a) Dạng sóng đầu phát(đồ thị bên trên) và dang sóng đầu thu(đồ thị bên
dưới) của đường truyền Interleave
Tín hiệu đi theo đường Fast:


Hình b) Dạng sóng đầu phát(đồ thị bên trên) và dang sóng đầu thu(đồ thị bên
dưới) của đường truyền Fast.

Phân tích và mô phỏng hệ thống ADSL


- 53 -
Giải thích
:
Do những ảnh hưởng của đường truyền nên tín hiệu đầu phát và đầu thu
khác nhau. Để có thể thấy được tỷ lệ lỗi trên tín hiệu, xin hãy quan sát trên
phần hiển thị của khối Error Rate Calculation.
4.2 MỘT SỐ THUẬT TOÁN CHÍNH TRONG CHƯƠNG TRÌNH MÔ PHỎNG:
4.2.1 MÃ KIỂM TRA CRC : (Cyclic Redundancy Check : mã kiểm tra dư chu
kỳ)


Hình IV.10 Đồ thị 1:dạng sóng lối vào; Đồ thị 2: dạng sóng đã gắn mã kiểm tra
CRC; Đồ thị 3: dạng sóng sau khi đã được gở bỏ mã kiểm tra CRC.