THIẾT KẾ ỨNG DỤNG CỦA BIẾN ÁP ÁP ĐIỆN

Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
THIẾT KẾ ỨNG DỤNG CỦA BIẾN ÁP ÁP ĐIỆN
Ở trên đã trình bày toàn bộ phần lí thuyết liên quan tới biến áp áp điện. Trong phần
này, ta sẽ đi vào thiết kế phần cứng cho ứng dụng cụ thể để kiểm chứng những điều mà 3
chương lý thuyết đã đưa ra. Thiết kế 1 bộ nguồn công suất sử dụng biến áp áp điện.
Mục tiêu cụ thể của thiết kế:
 Thực hiện thuật toán PLL điều khiển biến áp áp điện làm việc ở tần số cộng
hưởng.
1.1. Mạch ứng dụng của biến áp áp điện
Trước tiên, ta sẽ giới thiệu về mạch nguyên lý của ứng dụng này. Toàn bộ mạch ứng
dụng gồm 4 module chính:
 Module điều khiển sử dụng card ezDSP của hãng TI
 Module mạch nguồn
 Module mạch lực sử dụng MOSFET được lái bằng IC 2103
 Module biến áp áp điện
 Module bắt pha áp vào và dòng ra của biến áp áp điện
 Module tải
4.1.1. Module mạch nguồn
Mạch điều khiển sử dụng nguồn 5V cấp riêng. Để cấp nguồn cho mạch hoạt động,
cần thiết kế các mức nguồn khác nhau để cấp cho từng phần của ứng dụng:
 Nguồn đầu vào 12V và cũng dùng cấp trực tiếp cho IR2103 lấy từ nguồn ngoài
hoặc adapter
 Nguồn 5 V dùng cấp cho van MOSFET sử dụng IC nguồn 7805
 Nguồn 3,3 V cấp cho LM339 để lấy tín hiệu điện áp đưa vào chân DSP sử dụng
IC LM1117
Mạch nguyên lí của nguồn như hình dưới đây:
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
U 1
L M 7 8 0 5 / T O
V I N
1

G N D
2
V O U T
3
5 V
C 1
1 0 u F
U 2
L M 1 1 7
V I N
3
A D J
1
V O U T
2
J 2
1 2 V
1
2
5 V
3 . 3 V
C 2
1 0 u F
J 1
1 2 V
1
2
T P 1
T E S T P O I N T
1

T P 2
T E S T P O I N T
1
5 V1 2 V
NGUON CAP
J 3
C O N 3
1
2
3
- +
D 1
D B R I D G E
C 3
1 0 u F
1 2 V
Hình 4. Mạch nguyên lí của khối nguồn.
4.1.2. Module điều khiển
Để điều khiển biến áp áp điện ta sử dụng card ezDSP F2812 của hãng Texas
Instruments. Card vi xử lí này có đặc điểm sau:
 DSP 32-bit hiệu suất cao
 32x32 bit hay dual 16x16 bit MAC
 8 mức bảo vệ luồng dữ liệu
 Trình quản lý ngắt tốc độ cực nhanh
 Tốc độ hoạt động 150 triệu lệnh/giây
 18K words on-chip RAM
 128K words on-chip Flash memory
 64K words off-chip SRAM memory
 Thạch anh ngoài 30 MHz
 12-bit ADC module

 56 cổng IO chia sẻ
 Tích hợp bộ JTAG chuẩn IEEE 1149.1 ngay trên mạch
 Điện áp vào board 5V
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
 TI F28xx Code Composer Studio tools driver
Card ezDSP F2812 bao gồm 4 khối logic chính
 Giao diện kết nối Analog
 Giao diện kết nối vào ra
 Giao diện JTAG
 Cổng điều khiển JTAG song song
Có thể nhận thấy rằng board eZdspF2812 chỉ chứa phần “lõi” tức là phần xử lý, bộ
nhớ ngoài, và kết nối JTAG qua cổng máy in mà chưa có các thành phần khác. Tuy nhiên
các IO EXPANTION từ P1 → 9 cộng với các giao thức như SPI, SCI, I2C, CAN,
McBSP và các GPIO chúng ta có thể mở rộng giao tiếp với nhiều thiết bị khác nhau.
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
Hình 4. Sơ đồ các khối của ezDSP TMS320F2812[15].
Chương trình của F28x tương thích với họ 24x/240x DSP. Với khả năng 32 x 32 –
bit MAC của họ F28x và khả năng xử lý 64 – bit, cho phép F28x trở thành sự lựa chọn
cho những ứng dụng đòi hỏi những nhân điều khiển floating –point.
F2812 hỗ trợ khá nhiều giao tiếp với ngoại vi, với mục đích tương thích với các
MCU hiện thời:
 eCAN: hỗ trợ 32 mailboxes, time stamping của các message, tương thích với
CAN 3.0B
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
 McBSP: the Multichannel buffer serial port giao tiếp với E1/T1 lines, phone–
quality codecs cho modem applications hoặc high – qualities stereo audio DAC
devices.
 SPI: thường để giao tiếp DSP với ngoại vi ngoài hoặc các processor khác.
 SCI: tương đương với UART.
Các khối chính sử dụng trong thiết kế được trình bày dưới đây:

a. CPU Timers
F2812 có 3 CPU Timer 32-bit. Sơ đồ khối cho mỗi timer như sau:
Hình 4. Sơ đồ khối của CPU Timers[15].
Xung kích timer là chân “SYSCLKOUT” chạy tốc độ 150MHz, sử dụng thạch anh
30Mhz cùng với bộ PLL tỉ lệ 10/2. Mỗi timer được cho phép chạy bởi TCR – Bit4, tín hiệu
được đưa đến bộ chia 16bit (PSCH:PSC). Tín hiệu qua bộ chia kích hoạt bộ đếm lùi 32bit
TIMH:TIM. Cuối cùng, khi timer tràn (đếm về đến 0 hay đến 1 giá trị đặt trước) thì có 1
yêu cầu ngắt gửi về CPU.
Thanh ghi 16bit TDDRH:TDDR được dùng để đặt lại giá trị cho bộ chia PSC.
Tương tự, thanh ghi 32bit PRDH:PRD để đặt lại giá trị cho bộ đếm lùi TIM.
Timer 1 và Timer 2 thường sử dụng cho hệ thời gian thực Texas Instruments
“DSP/BIOS” , Timer 0 thì tùy chọn, dùng trong các trường hợp thông dụng.
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
b. Event Manager Timers
Một trong những tính năng mạnh nhất của F2812 là bộ quản lý sự hiện “Event
Manager (EV)”, khối này cũng được quản lý giống với bộ Timer CPU là Timer 0, 1, và 2.
Bộ định thì EV cũng được gọi là Timer 1, 2, 3, 4, nhưng nó hoàn toàn độc lập với 3 timer
trên. Vì vậy, khi nói đến timer, chúng ta phải nói rõ là CPU timer hay là EV timer.
Bộ EV sử dụng thanh ghi 16-bit, trong khi CPU Timers dùng thanh ghi 32-bit. Điểm
khác nhau quan trọng giữa Event Manager và CPU Timers là sự và/ra hệ thống của nó. Một
EV có thể tạo ra tín hiệu cứng trực tiếp từ các sự kiện của timer bên trong. Vì vậy, bộ này
thường được sử dụng để tạo thời gian cơ sở cho các tín hiệu cứng. Các tín hiệu này là các
xung số 0 và 1. Với sự trợ giúp của EV-logic, chúng ta có thể thay đổi tần số hay độ rộng
xung của các tín hiệu phát ra, hay còn gọi là điều khiển “Pulse Width Modulation” (PWM).
EV có bộ đo thời gian giữa các tín hiệu, với 6 bộ phát hiện sườn, gọi là ‘Capture
Unit’, ta có thể đo thời gian giữa 2 tín hiệu bên ngoài, ví dụ để đo tốc độ quay.
Thành phần tiếp theo của bộ EV là ‘Quadrature Encoder Pulse’ (QEP). Bộ này
thường được sử dụng để tính ra tốc độ và chiều quay của trục quay trực tiếp từ tín hiệu
phần cứng, từ encoder
F2812 có 2 bộ EV, gọi là EVA và EVB. Mỗi bộ có 2 timer 16-bit để hoạt động. Bộ

EVA timer gồm ‘General Purpose Timer’ T1 và T2, bộ EVB gồm T3 và T4.
c. Khối tạo PWM
 Hỗ trợ 12 chân PWM hoạt động nhiều chế độ kết hợp hoặc độc lập
 Bộ đếm sử dụng thanh ghi 16-bit
 Dải lập trình vùng trễ (deadband) rộng cho từng cặp chân ra PWM
 Có thể thay đổi độ rộng xung trong và sau mỗi chu kỳ PWM
 Mạch tạo mẫu xung, có thể lập trình tạo xung đối xứng, bất đối xứng, và tạo
dạng sóng PWM không gian vector 4 chiều.
 Giảm thiểu thời gian hao phí CPU sử dụng tính năng tự động nạp lại (auto-
reload) của thanh ghi compare và period.
 Các chân PWM được điều khiển ở trạng thái trở kháng cao khi chân PDRINTx ở
mức thấp và sau khi tín hiệu PDPINTx được xác định. Chân PDPINTx (sau khi xác
định) được lưu vào thanh ghi 8 bit COMCONx
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
 Các bit thanh ghi EXTCON dùng để chọn điều khiển ngắt riêng biệt cho từng cặp
PWM của tín hiệu.
Nguyên tắc tạo tín hiệu PWM: Bộ so sánh liên tục so sánh giá trị bộ đếm 16-bit
(TxCNT) với 2 thanh ghi khác là Compare (TxCMPR) và Period (txPR). Nếu giá trị thanh
ghi Counter và Compare bằng nhau, đưa ra mức tín hiệu ON ở chân ra (TxPWM). Nếu giá
trị thanh ghi Counter và Period bằng nhau, tín hiệu là OFF. Đó là hoạt động cơ bản ở chế
độ không đối xứng. Hai chế độ hoạt động thường dùng:
Chế độ đếm tiến lên của bộ counter, sử dụng tạo dạng sóng không đối xứng (đối
xứng sườn):
Hình 4. Đồ thị thể hiện chế độ Timer đếm tiến[15].
Đối với một bộ phát xung bất kỳ, xác định chu kỳ/tần số phát xung là việc đầu tiên
cần phải làm. Trong trường hợp này, tần số phát xung PWM được xác định theo công thức
sau:
CPUCLK
PWM _ Freq
Prescale . TxPR

=
( )
CPUCLK là tần số hoạt động của CPU, trường hợp này là 150MHz. Prescale là bộ
chia tỉ lệ, ta chọn là 1:1. Ví dụ để tạo ra xung tần số 100Khz, xuất ra chân PWM1, thì cần
phải đặt vào thanh ghi T1PR giá trị được tính như sau:
T1PR=150000/(1*100) = 1500
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
Tiếp đến là độ rộng xung (dutycycle). Giá trị của dutycycle được xác định qua
thanh ghi TxCMP. Chân ra PWM đặt trạng thái tích cực cao (active high), độ rộng xung
được tính theo công thức:

( )
T1PR TxCMP .100
Dutycycle
TxPR
−
=
( )
Trường hợp chân ra active low thì tính theo công thức:
TxCMP .100
Dutycycle
TxPR
=
( )
Như ví dụ trên, để tạo xung 100Khz với độ rộng xung 50%, chân ra active high, thì
cần đặt vào thanh ghi T1CMP giá trị:
T1CMP =1500 - 50 * 1500 / 100 = 750
Chế độ đếm lên và xuống, sử dụng tạo dạng sóng đối xứng (đối xứng trung tâm):
Hình 4. Đồ thị thể hiện chế độ Timer đếm tiến/lùi[15].
Trường hợp này khác với trường hợp tạo xung ở trên. Tần số phát xung PWM được

xác định theo công thức sau:
CPUCLK
PWM _ Freq
2.Prescale.TxPR
=
( )
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
Ví dụ để tạo ra xung tần số 100Khz, xuất ra chân PWM1, thì cần phải đặt vào thanh
ghi T1PR giá trị được tính như sau:
T1PR=150000/(2*1*100) = 750
Tiếp đến là độ rộng xung (dutycycle). Giá trị của dutycycle được xác định qua
thanh ghi TxCMP. Với chân OutPWM để chế độ active high, độ rộng xung được tính theo
công thức:
( )
TxPR – TxCMP .2.100
Duty cycle
TxPR
=
( )
Trong trường hợp chân ra active low thì dutycycle được tính theo công thức:
2.TxCMP.100
Dutycycle
TxPR
=
( )
Như ví dụ trên, để tạo xung 100Khz với độ rộng xung 50%, và chân ra để ở chế độ
active high, thì cần đặt vào thanh ghi T1CMP giá trị:
T1CMP =750 - 50 * 1500 / 200 = 375
Để thấy rõ hơn sự hoạt động của khối PWM, ta quan sát ví dụ sau:
Hình 4. Đồ thị thể hiện sự thay đổi tần số và độ rộng xung phát[15].

Trường hợp này EV Timer chạy ở chế độ ‘counting up/dowm’ và timer bắt đầu đếm
từ ‘Comp1’ được lưu trong thanh ghi TxCMPR và chu kỳ 1 (period #1) được lưu trong
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
thanh ghi TxPR. Sang chu kỳ 2 (period #2) , ta thay đổi giá trị trong TxCMPR từ ‘Comp1’
sang ‘Comp2’. Sự thay đổi này tạo ra hình mới ở chu kỳ 3. Trong chu kỳ 3, ta thay đổi giá
trị thanh ghi TxPR, và ta thấy được sự thay đổi tần số ở chu kỳ 4.
d. Khối ngắt ngoài
F2812 có 3 chân ngắt ngoài (XINT 1, 2, 13). Mỗi bộ ngắt ngoài có thể chọn chế độ
bắt sườn lên hoặc xuống, và cũng có thể tắt hay bật chế bắt ngắt. Mỗi bộ ngắt ngoài chứa 1
thanh ghi 16-bit tự đếm tiến lên trong quá trình chạy, và nó tự quay về 0 khi xảy ra 1 ngắt
mới. Bộ đếm này có thể dùng để tính thời gian chính xác trong 1 khung ngắt.
Trong thiết kế đồ án, có sử dụng 2 chân ngắt là XINT1 và XINT2. Chân XINT1 để
lấy xung áp đầu vào PT, chân XINT2 để lấy xung dòng ra PT. Để khởi tạo các chân này là
chân bắt ngắt, ta đặt các thanh ghi sau:
GpioMuxRegs.GPEMUX.bit.XINT1_XBIO_GPIOE0 = 1; // GPIOE0 is XINT1 pin
GpioMuxRegs.GPEMUX.bit.XINT2_ADCSOC_GPIOE1 = 1;// GPIOE1 is XINT2 pin
Cho phép các chân này hoạt động, và chọn chế độ bắt sườn lên, ta config như sau:
XIntruptRegs.XINT1CR.bit.ENABLE = 1; // Enable XINT1 pin
XIntruptRegs.XINT1CR.bit.POLARITY = 1; //1 : rising,, 0:falling
XIntruptRegs.XINT2CR.bit.ENABLE = 1; // Enable XINT2 pin
XIntruptRegs.XINT2CR.bit.POLARITY = 1; //1 : rising,, 0:falling
// Enable XINT1 in the PIE: Group 1 interrupt 4
PieCtrlRegs.PIEIER1.bit.INTx4 = 1;
PieCtrlRegs.PIEACK.bit.ACK1 = 1;
PieCtrlRegs.PIEIER1.bit.INTx5 = 1;
PieCtrlRegs.PIEACK.bit.ACK1 = 1;
Trong chương trình có xây dựng các hàm ngắt để xử lý khi bắt được sườn lên tại
các chân XINT 1 và 2.
e. Module ADC
F2812 ADC module có 16 kênh, có thể cấu hình để hoạt động như 2 module 8 kênh

hoạt động tự do, phục vụ các sự kiện A và B. Hai module 8 kênh này cũng có thể được mắc
cascade để tạo thành 1 module 16 kênh.
Các đặc điểm chính của module ADC:
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
 Một nhân 12 bit ADC với 2 bộ sample – and – hold có sẵn.
 Hoạt động ở chế độ Simultaneous hoặc Sequential.
 Analog input: 0V đến 3V.
 Tốc độ chuyển đổi max của ADC là 25MHz, tương đương 12.5MSPS.
 16 kênh input, 16 thanh ghi để lưu kết quả. Kết quả được tính theo công thức
như sau:
•
ValueADC 0
=
khi
0U
input
≤
•
4096.
3
U ADCLO
input
ValueADC
−
=
khi
<
0V <U 3V
input
•

ValueADC 4095
=
khi điện áp đầu vào
3U V
input
≥
 Có nhiều nguồn để kích khởi quá trình chuyển đổi ADC:
• S/W: software immediate start.
• EVA: event manager A.
• EVB: event manager B.
• External pin.
 Điều khiển ngắt linh hoạt cho phép xảy ra ngắt sau khi có kết quả chuyển đổi ADC
(end of sequence - EOS).
4.1.3. Module mạch lực
Mạch lực sử dụng để điều khiển biến áp áp điện được xây dựng theo mô hình lớp
D, sử dụng 2 van IRF540 được lái bằng 1 IC IR2103. Tín hiệu vào của IR2103 lấy từ chân
PWM của DSP.
Chương 4. Thiết kế mạch ứng dụng của biến áp áp điện
U 8
I R 2 1 0 3
V C C
1
H I N
2
L I N
3
C O M
4
H O
7

V S
6
L O
5
V B
8
Q 2
I R F 5 4 0 N / T O
Q 3
I R F 5 4 0 N / T O
P W M
5 V
1 2 V
R 1 4
1 0
R 1 5 1 0
R 1 6
4 . 7 k
R 1 7
4 . 7 k
1 2 V
D 2
4 0 4 8
C 1 2
C A P
V I N
J 2 0
C O N 3
1
2

3
P W M
DRIVER & MACH LUC
Hình 4. Mạch lực.
4.1.4. Module biến áp áp điện
Biến áp áp điện được thiết kế để hàn dính trên board mạch, nguồn cấp cho nó thông
qua 1 switch để có thể dễ dàng ngắt ra khi cần thiết. Đầu ra của biến áp áp điện được đưa
ra ngoài tải.
B I E N A P A P D I E N - P T
J 2 4
S W I T C H
3
4
1
2
U 1 0
P T
V _ I N
1
G N D
2
V _ O U T
3
V I N
V _ O U T
Hình 4. Biến áp áp điện.