Phân tích và xây dựng kiến trúc dt mosfet ứng dụng trong thiết kế vi mạch tham chiếu điện áp

Đại Học Quốc Gia Thành Phố Hồ Chí Minh
TRƯỜNG ĐẠI HỌC BÁCH KHOA
-------------------------------

HUỲNH VĂN THỊNH

Phân tích và Xây dựng kiến trúc
DT-MOSFET.
Ứng dụng trong thiết kế vi mạch tham chiếu điện áp.

Chuyên Ngành: KỸ THUẬT ĐIỆN TỬ
Mã ngành: 60 52 02 03

LUẬN VĂN THẠC SĨ

TP. HỒ CHÍ MINH, tháng 07 năm 2016


CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI
TRƯỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG-HCM
Cán bộ hướng dẫn khoa học :..................................................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Cán bộ chấm nhận xét 1 :........................................................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Cán bộ chấm nhận xét 2 :........................................................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp. HCM
ngày . . . . . tháng . . . . năm . . . . .
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ)
1. ............................................................

2. ............................................................
3. ............................................................
4. ............................................................
5. ............................................................
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý chuyên ngành sau
khi luận văn đã được sửa chữa (nếu có).
CHỦ TỊCH HỘI ĐỒNG

TRƯỞNG KHOA ĐIỆN – ĐIỆN TỬ


ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc

NHIỆM VỤ LUẬN VĂN THẠC SĨ
MSHV: 7140389
Nơi sinh: TP.HCM
MS: 60 52 02 03

Họ tên học viên: HUỲNH VĂN THỊNH
Ngày, tháng, năm sinh: 18/10/1979
Chuyên ngành: KỸ THUẬT ĐIỆN TỬ

I- TÊN ĐỀ TÀI: Phân tích và Xây dựng kiến trúc DT-MOSFET. Ứng dụng trong
thiết kế vi mạch tham chiếu điện áp.
II- NHIỆM VỤ VÀ NỘI DUNG:
- Phân tích, xây dựng kiến trúc DT-MOSFET trên TCAD như là một nhà máy sản

xuất ảo.
- Xây dựng chương trình tính tốn các thơng số sản xuất, để so sánh, kiểm chứng
với TCAD và để nắm rõ quy trình sản xuất vi mạch.
- Từ kiến trúc MOSFET, cần giải quyết quy trình, kỹ thuật đo đạc các đặc tuyến của
MOSFET, và kỹ thuật trích xuất các tham số của mơ hình MOSFET.
- Từ các tham số trên, giải quyết kỹ thuật tạo ra các file model của các MOSFET để
sử dụng như là thư viện được dùng trong các công cụ thiết kế-mô phỏng vi mạch.
- Xem xét, đánh giá ảnh hưởng của 1 số thông số sản xuất lên chất lượng của
MOSFET và mạch tham chiếu điện áp. Mạch tham chiếu điện áp được sử dụng
như là một trường hợp để xét ảnh hưởng của thông số sản xuất lên chất lượng
mạch như thế nào.
III- NGÀY GIAO NHIỆM VỤ: 11/01/2016
IV- NGÀY HOÀN THÀNH NHIỆM VỤ: 15/07/2016
V- CÁN BỘ HƯỚNG DẪN: PGS.TS HOÀNG TRANG
Tp. HCM, ngày . . . . tháng .. . . năm 2016
CÁN BỘ HƯỚNG DẪN
(Họ tên và chữ ký)

CHỦ NHIỆM BỘ MÔN ĐÀO TẠO
(Họ tên và chữ ký)

TRƯỞNG KHOA….………
(Họ tên và chữ ký)


Lời Cảm Ơn

Trước hết tôi xin chân thành cám ơn PGS.TS. Hồng Trang, người đã tận tình
hướng dẫn và tạo mọi điều kiện để tơi hồn thành được Luận văn đúng thời hạn.
Tôi cũng xin chân thành cảm ơn tất cả quý Thầy/Cô trong Khoa Điện - Điện Tử,

đặc biệt các thầy cô thuộc Bộ môn Điện tử, Bộ môn Viễn thơng đã tận tình giảng
dạy và truyền đạt những kiến thức trong thời gian học cao học tại trường.
Ngoài ra tôi cũng xin gửi lời cảm ơn đến tất cả các bạn đồng nghiệp Trường Đại
Học Bách Khoa đã tận tình hổ trợ tơi trong q trình thực hiện Luận văn này.

Trân Trọng
TPHCM, ngày … tháng … năm 2016


TĨM TẮT
Đề tài “ Phân tích và xây dựng kiến trúc DT-MOSFET. Ứng dụng trong thiết kế vi
mạch tham chiếu điện áp” với ý tưởng giải quyết bài toán các mạch tích hợp cơng suất
thấp cho phép tạo nền tảng phát triển các ứng dụng tích hợp ngày càng nhiều.Các mạch
tích hợp cơng suất thấp hoạt động dựa trên các linh kiện mang đặc tính cơng suất
thấp.Kiến trúc DTMOS được đề xuất như một giải pháp hiệu quả mà hầu hết các mạch
cơng suất thấp đều đề cập. Do đó, thành công trong việc phát triển một kiến trúc DTMOS
cho phép khai thác tính ứng dụng và thực tiễn. Ngồi ra, kiến trúc DTMOS thành công
đặt nền tảng lý thuyết và thực nghiệm cho phép phát triển các linh kiện bán dẫn khác ứng
dụng trong các mạch tích hợp cơng suất thấp.
Bên cạnh đó, tại nước ta, nhà máy sản xuất vi mạch đầu tiên đã có kế hoạch xây
dựng. Một trong các vấn đề đóng góp cho sự vận hành thành công của nhà máy sản xuất
vi mạch này đó là cần phải có bộ thư viện PDK (Process Design Kit) cho nhà máy. Đề tài
này phân tích, xây dựng kiến trúc DT-MOSFET giải quyết các bước quan trọng, chính
của quy trình xây dựng PDK, lẽ dĩ nhiên là áp dụng cho 1 linh kiện DT-MOSFET trong
tổng thể nhiều linh kiện khác nhau của 1 bộ PDK.
Đề tài trình bày các nội dung bao gồm:
-

Phân tích, xây dựng kiến trúc DT-MOSFET trên TCAD như là một nhà máy sản
xuất ảo.

Từ kiến trúc MOSFET, cần giải quyết quy trình, kỹ thuật đo đạc các đặc tuyến của
MOSFET, và kỹ thuật trích xuất các tham số của mơ hình MOSFET.
Từ các tham số trên, giải quyết kỹ thuật tạo ra các file model của các MOSFET để
sử dụng như là thư viện được dùng trong các công cụ thiết kế-mô phỏng vi mạch.
Xem xét, đánh giá ảnh hưởng của 1 số thông số sản xuất lên chất lượng của
MOSFET và mạch tham chiếu điện áp. Mạch tham chiếu điện áp được sử dụng
như là một trường hợp để xét ảnh hưởng của thông số sản xuất lên chất lượng
mạch như thế nào.


Lời Cam Đoan
Tôi xin cam đoan rằng:
Các số liệu và kết quả nghiên cứu trong luận văn thạc sĩ này là hồn tồn trung thực và
chưa từng được cơng bố trong bất kỳ cơng trình nào khác.

Tác giả luận văn

Huỳnh Văn Thịnh


MỤC LỤC
MỤC LỤC

1

DANH MỤC BẢNG BIỂU ............................................................................................... 3
DANH MỤC HÌNH VẼ ..................................................................................................... 4
DANH MỤC CÁC TỪ VIẾT TẮT .................................................................................. 7
CHƢƠNG 1. MỞ ĐẦU ..................................................................................................... 8
1.1. Lý do chọn đề tài ............................................................................................................................. 8

1.2. Mục đích, đối tƣợng và phạm vi nghiên cứu................................................................................. 8
1.3. Ý nghĩa khoa học và thực tiễn của đề tài nghiên cứu................................................................... 9
1.4. Bố cục của quyển báo cáo ............................................................................................................. 11

CHƢƠNG 2. TỔNG QUAN ........................................................................................... 12
2.1. Cấu tạo – Hoạt động của NMOS và PMOS ................................................................................ 14
2.1.1. Cấu tạo .................................................................................................................................................... 14
2.1.2. Hoạt động ................................................................................................................................................ 14
2.1.3. Mơ hình hóa NMOS ................................................................................................................................ 17

2.2. Kiến trúc, chế tạo và hoạt động linh kiện DTMOS cơ bản........................................................ 20
2.2.1. Kiến trúc và chế tạo linh kiện DTMOS cơ bản. ...................................................................................... 21
2.2.2. Hoạt động của linh kiện DTMOS. ........................................................................................................... 23

2.3. Các bƣớc chế tạo NMOS và PMOS ............................................................................................. 27
2.4. Công nghệ chế tạo vi mạch ........................................................................................................... 28
2.4.1. Quy trình chế tạo linh kiện bán dẫn cho vi mạch .................................................................................... 28
2.4.2. Giới thiệu công nghệ quang khắc ............................................................................................................ 29
2.4.3. Ăn mịn trong cơng nghệ chế tạo vi mạch ............................................................................................... 31
2.4.4. Kỹ thuật khuếch tán ................................................................................................................................. 31
2.4.5. Ý nghĩa nuôi Silic đơn tinh thể ................................................................................................................ 31
2.4.6. Phịng sạch trong cơng nghệ vi mạch ...................................................................................................... 32

2.5. Cơng cụ tính tốn BSIM ............................................................................................................... 32
2.5.1. BSIM3 ..................................................................................................................................................... 32

2.6. Tổng quan về mạch tham chiếu điện áp. ..................................................................................... 44
2.6.1. Thiết kế không sử dụng OpAmp ............................................................................................................. 46
2.6.2. Thiết kế sử dụng OpAmp ........................................................................................................................ 48

2.7. Thống kê các cơng trình liên quan ............................................................................................... 49
2.7.1. Các cơng trình khoa học nghiên cứu về DTMOS.................................................................................... 49
2.7.2. Các cơng trình khoa học nghiên cứu về mạch tham chiếu điện áp. ......................................................... 50

CHƢƠNG 3. THIẾT KẾ DTMOS VÀ KẾT QUẢ TRÊN TCAD ............................. 51

1


3.1. N-DTMOS ...................................................................................................................................... 51
3.1.1. Mơ hình tốn học..................................................................................................................................... 51
3.1.2. Thiết kế linh kiện..................................................................................................................................... 54
3.1.3. Kết quả .................................................................................................................................................... 71

3.2. P-DTMOS ...................................................................................................................................... 73
3.2.1. Mơ hình tốn học..................................................................................................................................... 73
3.2.2. Thiết kế linh kiện..................................................................................................................................... 77

3.3. Tạo cấu trúc 3D cho linh kiện. ..................................................................................................... 77

CHƢƠNG 4. Q TRÌNH MƠ PHỎNG, TÍNH TỐN VÀ KẾT QUẢ ................. 79
4.1. Đo đạc các đặc tuyến I-V của MOSFET trên TCAD ................................................................. 79
4.2. Áp dụng mơ hình BSIM3 trong việc trích tham số MOSFET .................................................. 81
4.2.1. Q trình trích tham số ............................................................................................................................ 81
4.2.2. Kiểm chứng lại mơ hình .......................................................................................................................... 92
4.2.3. Đánh giá ................................................................................................................................................ 102
4.2.4. Kết luận ................................................................................................................................................. 102

4.3. Mô phỏng thay đổi trong quá trình sản xuất lên mạch tham chiếu điện áp dùng LTspice .. 103
4.3.1. Mô phỏng các ảnh hưởng của quá trình sản xuất lên DT-MOSFET ..................................................... 105

4.3.2. Mơ phỏng các ảnh hưởng của q trình sản xuất lên BJT ..................................................................... 108

CHƢƠNG 5. KẾT LUẬN VÀ KIẾN NGHỊ ............................................................... 118
TÀI LIỆU THAM KHẢO............................................................................................. 120

2


DANH MỤC BẢNG BIỂU
Bảng 2.1Thông Số Chế Tạo DTMOS với hai công nghệ A và B [21] ......................................... 21
Bảng 2.2 Các cơng trình nghiên cứu DTMOS .............................................................................. 50
Bảng 2.3 Các cơng trình nghiên cứu Bandgap reference .............................................................. 50
Bảng 4.1Các kết quả thu được ...................................................................................................... 91
Bảng 4.2: Các điều kiện đánh giá ................................................................................................. 92
Bảng 4.3 Các công nghệ trong sản xuất vi mạch và các mơ hình mơ phỏng tương ứng ............ 102
Bảng 4.4Các kích thước khác nhau dùng trong mơ phỏng TCAD ............................................. 103
Bảng 4.5Thời gian (phút) xấp xỉ để mơ phỏng (chưa tính thời gian xuất, xử lý dữ liệu I-V) trong
TCAD với các cấu hình hình học khác nhau của N-MOSFET, độ dày SiO2 là 3nm ................. 104
Bảng 4.6Các bước trong sản xuất BJT ....................................................................................... 108
Bảng 4.7Ảnh hưởng của Tox lên PSRR của mạch tham chiếu điện áp ...................................... 116
Bảng 4.8Ảnh hưởng của chiều dài kênh dẫn L lên PSRR của mạch tham chiếu.................. 117

3


DANH MỤC HÌNH VẼ
Hình 2.1 Cấu tạo các lớp bán dẫn của nMOS. [19] ...................................................................... 14
Hình 2.2 Tạo kênh dẫn cho nMOS [19] ........................................................................................ 14
Hình 2.3 Đặc tuyến I-V của MOS khi VDS nhỏ [19] ................................................................... 15
Hình 2.4 Ảnh hưởng của VDS lên kênh dẫn [19] ......................................................................... 15

Hình 2.5 Đặc tuyến làm việc của nMOS [19] ............................................................................... 16
Hình 2.6 Mơ hình large-signal (saturation) của nMOS [19] ........................................................ 17
Hình 2.7 Ảnh hưởng của vDS lên chiều dài kênh dẫn [19] .......................................................... 18
Hình 2.8 Mơ hình large-signal có thêm điện trở ngõ ra [19] ........................................................ 18
Hình 2.9Mặt cắt dọc của linh kiện DTMOS đơn giản [20] .......................................................... 20
Hình 2.10Mơ hình mặt cắt ngang layout của linh kiện SOI NMOS. [21] .................................... 22
Hình 2.11Mặt cắt dọc của linh kiện SOI NMOSFET với cực thân và cổng được nối với nhau.[21]
....................................................................................................................................................... 22
Hình 2.12Liên kết Cổng và Thân được xây dựng bằng vật liệu Al để thực hiện nối giữa cực cổng
làm bằng Polysilicon đến miền nền P+. Một via lớp được tạo ra có dạng cửa sổ hình vng.[21]
....................................................................................................................................................... 23
Hình 2.13 Điện áp ngưỡng của SOI MOSFET với tiếp giáp thân – nguồn được phân cực thuận
cho hai công nghệ A và B. Những thông số chế tạo được cho như trong Bảng 2.1 [21] ............. 24
Hình 2.14 Hoạt động dưới ngưỡng của SOI NMOSFET và PMOSFET hoạt động khi ở chế độ
[21] ................................................................................................................................................ 25
Hình 2.15Dự đốn điện áp ngưỡng của linh kiện N-DTMOS tại Vgs = 0 và tại Vgs = 0.6V [21]
....................................................................................................................................................... 25
Hình 2.16 Dịng cực máng của linh kiện DTMOS so sánh với MOSFET thơng thường.[21] ..... 26
Hình 2.17 Các bước chế tạo nMOS .............................................................................................. 27
Hình 2.18 Kỹ thuật quang khắc .................................................................................................... 29
Hình 2.19 Nguyên lý hệ quang khắc ............................................................................................. 30
Hình 2.20 Mơ hình vùng hiếm cổng silicium đa kết tinh vật lý sử dụng trong BSIM3 ............... 35
Hình 2.21 Nguyên tắc tạo ra mạch tham chiếu điện áp. ............................................................... 44
Hình 2.22 Mơ hình cơ bản thực hiện mạch tham chiếu điện áp ................................................... 46
Hình 2.23 Sơ đồ mạch khơng dùng op-amp ................................................................................. 47
Hình 2.24 Sơ đồ mạch có dùng op-amp ....................................................................................... 49
Hình 3.1 Cấu trúc DTMOS ........................................................................................................... 51
Hình 3.2 NMOS transitor dựa trên mạch DTMOS topology........................................................ 51
Hình 3.3 Mơ hình tín hiệu nhỏ của DT NMOS ............................................................................ 52
Hình 3.4CMOS flow chart ............................................................................................................ 54

Hình 3.5 Silicon wafer với lưới được định nghĩa ......................................................................... 56
Hình 3.6 Wafer sau khi phủ lên lớp Epitaxial............................................................................... 57
Hình 3.7 Tạo đường dẫn Gate-Body ............................................................................................. 58
Hình 3.8 Nồng độ chất nền (boron) sau bước Implantation ......................................................... 59

4


Hình 3.9 Mật độ Boron kiểm chứng bằng lý thuyết sau quá trình Implantation .......................... 59
Hình 3.10 Nồng độ Boron sau quá trình diffusion........................................................................ 60
Hình 3.11 Mật độ boron kiểm chứng bằng lý thuyết sau quá trình diffusion ............................... 60
Hình 3.12 Tạo Locos..................................................................................................................... 62
Hình 3.13 Tạo lớp Gate oxide....................................................................................................... 62
Hình 3.14 Tạo kênh dẫn P+-type .................................................................................................. 63
Hình 3.15 Mật độ boron kiềm chứng bằng lý thuyết sau quá trình Implantation ......................... 64
Hình 3.16 Wafer sau khi phủ Polysilicon ..................................................................................... 64
Hình 3.17 Nồng độ lớp polysilicon sau quá trình implantation .................................................... 65
Hình 3.18 Tạo cổng gate và lớp oxide bảo vệ. ............................................................................. 66
Hình 3.19 Mật độ arsenic kiểm chừng bằng lý thuyết sau quá trình Implantation ....................... 67
Hình 3.20 Nồng độ arsenic sau quá trình implatation .................................................................. 67
Hình 3.21 Nồng độ arsenic kiểm chứng bằng lý thuyết sau bước diffusion ................................. 68
Hình 3.22 Nồng độ arsenic theo độ sâu sau quá trinh diffusion ................................................... 68
Hình 3.23 Kết quả mơ phỏng sau khi tạo lớp oxide protection .................................................... 69
Hình 3.24 Kết quả mơ phỏng tạo liên kết cổng source/drain........................................................ 70
Hình 3.25 Linh kiện sau khi mơ phỏng hồn chỉnh ...................................................................... 71
Hình 3.26 Xác định điện áp Vds bão hòa với từng Vgs ............................................................... 73
Hình 3.27 PMOS transistor dựa trên mạch DTMOS Topology ................................................... 74
Hình 3.28 Mặt cắt ngang của DTMOS với gate và body kết nối với nhau .................................. 74
Hình 3.29Mạch tương đương tín hiệu nhỏ cho DTMOS .............................................................. 75
Hình 3.59 Cấu trúc 3D-DTMOS ................................................................................................... 78

Hình 4.1Các tham số nhập vào và kết quả tính tốn trung gian. .................................................. 82
Hình 4.2Kết quả xuất dưới dạng file *.txt .................................................................................... 92
Hình 4.3Mạch mơ phỏng cho NMOS ........................................................................................... 93
Hình 4.4Mạch mơ phỏng cho NMOS ........................................................................................... 93
Hình 4.5Đặc tuyến ngõ vào của NMOS W/L = 1 𝝁𝒎/0.1 𝝁𝒎 .................................................... 94
Hình 4.6Đặc tuyến ngõ ra của NMOS W/L = 1 𝝁𝒎/0.1 𝝁𝒎 ....................................................... 94
Hình 4.7Đặc tuyến ngõ vào của PMOS W/L = 1 𝝁𝒎/0.1 𝝁𝒎 ..................................................... 95
Hình 4.8Đặc tuyến ngõ ra của PMOS W/L = 1 𝝁𝒎/0.1 𝝁𝒎........................................................ 95
Hình 4.9Đặc tuyến ngõ vào của NMOS W/L = 1 𝝁𝒎/2𝝁𝒎 ........................................................ 96
Hình 4.10Đặc tuyến ngõ ra của NMOS W/L = 1 𝝁𝒎/2𝝁𝒎 ......................................................... 96
Hình 4.11Đặc tuyến ngõ vào của PMOS W/L = 1 𝝁𝒎/2𝝁𝒎. ...................................................... 97
Hình 4.12Đặc tuyến ngõ ra của PMOS W/L = 1 𝝁𝒎/2𝝁𝒎.......................................................... 97
Hình 4.13Đặc tuyến ngõ vào của NMOS W/L = 16 𝝁𝒎/0.1𝝁𝒎. ................................................ 98
Hình 4.14Đặc tuyến ngõ ra của NMOS W/L = 16 𝝁𝒎/0.1𝝁𝒎. ................................................... 98
Hình 4.15Đặc tuyến ngõ vào của PMOS W/L = 16 𝝁𝒎/0.1𝝁𝒎. ................................................. 99
Hình 4.16Đặc tuyến ngõ ra của PMOS W/L = 16 𝝁𝒎/0.1𝝁𝒎..................................................... 99
Hình 4.17Đặc tuyến ngõ vào của NMOS W/L = 16 𝝁𝒎/2𝝁𝒎. ................................................. 100
Hình 4.18Đặc tuyến ngõ ra của NMOS W/L = 16 𝝁𝒎/2𝝁𝒎. .................................................... 100

5


Hình 4.19Đặc tuyến ngõ vào của PMOS W/L = 16 𝝁𝒎/2𝝁𝒎. .................................................. 101
Hình 4.20Đặc tuyến ngõ vào của PMOS W/L = 16 𝝁𝒎/2𝝁𝒎. .................................................. 101
Hình 4.21 Các đặc tuyến I-V trong DT-MOS............................................................................. 106
Hình 4.22 Đặc tính trở kháng ra và khuếch đại hỗ dẫn .............................................................. 106
Hình 4.23 Đặc tính trở kháng ra và khuếch đại hỗ dẫn phụ thuộc vào độ rộng của MOS ......... 107
Hình 4.24 Sự phụ thuộc của ftvào độ rơng W ............................................................................. 107
Hình 4.25 Sự phụ thuộc của ftvào chiều dài S/D ........................................................................ 108
Hình 4.26 Sự phụ thuộc của ftvào độ dày SiO2 ở cực Gate(Tox) ............................................... 108

Hình 4.27BJT after growing epitaxial layer ............................................................................... 109
Hình 4.28BJT after post Boron Diffusion................................................................................... 110
Hình 4.29BJT Post Arsenic Collector Implant ........................................................................... 110
Hình 4.30Completed BJT Structure ............................................................................................ 111
Hình 4.31Mơ phỏng doping khi thực hiện cực Base. ................................................................. 111
Hình 4.32Mơ phỏng doping khi thực hiện cực Emitter. ............................................................. 112
Hình 4.33Mơ phỏng doping tại cực Collector ............................................................................ 112
Hình 4.34Đồ thị Semi-log của IB/IC .......................................................................................... 113
Hình 4.35βdc và giá trị cực đại của fT........................................................................................ 114
Hình 4.36Đặc tuyến I-V .............................................................................................................. 114
Hình 4.37Đặc tuyến Ic/Vb .......................................................................................................... 115
Hình 4.38Đáp ứng AC ................................................................................................................ 115
Hình 4.39 Sơ đồ mạch tham chiếu điện áp trong LTspice.......................................................... 116

6


DANH MỤC CÁC TỪ VIẾT TẮT

Viết Tắt

PDK

Thuật Ngữ Tiếng Anh
Dynamic-Threshold Metal-Oxide
Semiconductor
Process Design Kit

PVT

Process-Voltage-Temperature

MOS

Metal-Oxide-Semiconductor

DTMOS

7


GVHD: PGS.TS HOÀNG TRANG

CHƢƠNG 1.

HV: HUỲNH VĂN THỊNH 7140389

MỞ ĐẦU

1.1. Lý do chọn đề tài
Đề tài “ Phân tích và xây dựng kiến trúc DT-MOSFET. Ứng dụng trong thiết kế vi
mạch tham chiếu điện áp” với ý tưởng giải quyết bài tốn các mạch tích hợp cơng suất thấp
cho phép tạo nền tảng phát triển các ứng dụng tích hợp ngày càng nhiều.Các mạch tích hợp
cơng suất thấp hoạt động dựa trên các linh kiện mang đặc tính cơng suất thấp.Kiến trúc
DTMOS được đề xuất như một giải pháp hiệu quả mà hầu hết các mạch công suất thấp đều
đề cập. Do đó, thành cơng trong việc phát triển một kiến trúc DTMOS cho phép khai thác
tính ứng dụng và thực tiễn. Ngồi ra, kiến trúc DTMOS thành cơng đặt nền tảng lý thuyết
và thực nghiệm cho phép phát triển các linh kiện bán dẫn khác ứng dụng trong các mạch
tích hợp cơng suất thấp.
Bên cạnh đó, tại nước ta, nhà máy sản xuất vi mạch đầu tiên đã có kế hoạch xây

dựng. Một trong các vấn đề đóng góp cho sự vận hành thành công của nhà máy sản xuất vi
mạch này đó là cần phải có bộ thư viện PDK (Process Design Kit) cho nhà máy. Đề tài này
phân tích, xây dựng kiến trúc DT-MOSFET giải quyết các bước quan trọng, chính của quy
trình xây dựng PDK, lẽ dĩ nhiên là áp dụng cho 1 linh kiện DT-MOSFET trong tổng thể
nhiều linh kiện khác nhau của 1 bộ PDK.
Để có thể đón đầu việc xây dựng nhà máy sản xuất chip đầu tiên tại TP.HCM - Việt
Nam với công nghệ 180nm, việc xây dựng đề tài này trên nền công nghệ 180nm là 1 sự lựa
chọn hợp lý nhằm đảm bảo sự thành công trên nền công nghệ 180nm. Bên cạnh đó, dựa trên
quyết định số 49/2010/QĐ-TTg (19/07/2010) về mức độ ưu tiên số 1 về công nghệ thiết kế
chế tạo mạch bán dẫn; dựa trên chương trình phát triển cơng nghiệp vi mạch Thành phố Hồ
Chí Minh giai đoạn 2013-2020 (theo quyết định số 6358/QĐ-UBND, ký ngày 14 tháng 12
năm 2012 của chủ tịch UBND TP.Hồ Chí Minh); việc thiết kế mơ hình DTMOS theo quy
trình thiết kế vi mạch, các vấn đề cần giải quyết trong đề tài mang tính thực tiễn và phù hợp
với định hướng, chủ trương phát triển của TP.HCM, cũng như của cả nước.
Đặc biệt, các lý do chọn đề tài này, các lý do cần thực hiện các vấn đề trong đề tài
như được trình bày ở mục 1.2 có tính cấp thiết, quan trọng mà sẽ được trình bày rõ trong
mục 1.3.
1.2. Mục đích, đối tƣợng và phạm vi nghiên cứu
-

Phân tích, xây dựng kiến trúc DT-MOSFET trên TCAD như là một nhà máy sản xuất
ảo.
8


GVHD: PGS.TS HOÀNG TRANG

-

HV: HUỲNH VĂN THỊNH 7140389

Xây dựng chương trình tính tốn các thơng số sản xuất, để so sánh, kiểm chứng với
TCAD và để nắm rõ quy trình sản xuất vi mạch.
Từ kiến trúc MOSFET, cần giải quyết quy trình, kỹ thuật đo đạc các đặc tuyến của
MOSFET, và kỹ thuật trích xuất các tham số của mơ hình MOSFET.
Từ các tham số trên, giải quyết kỹ thuật tạo ra các file model của các MOSFET để sử
dụng như là thư viện được dùng trong các công cụ thiết kế-mô phỏng vi mạch.
Xem xét, đánh giá ảnh hưởng của 1 số thông số sản xuất lên chất lượng của
MOSFET và mạch tham chiếu điện áp. Mạch tham chiếu điện áp được sử dụng như
là một trường hợp để xét ảnh hưởng của thông số sản xuất lên chất lượng mạch như
thế nào.

1.3. Ý nghĩa khoa học và thực tiễn của đề tài nghiên cứu.
-

-

-

-

Đầu tiên, bài tốn cơng suất luôn là vấn đề hàng đầu trong thiết kế linh kiện công
suất thấp. Dựa trên các phát triển đã có, kiến trúc DTMOS đươc xây dựng với nền
tảng cơ sở lý thuyết và thực nghiệm.
Bên cạnh đó bài tốn sản xuất cũng được thỏa mãn sao cho quy trình thiết kế có thể
chính xác trong q trình sản xuất.Mơ hình thiết kế, kiểm tra đảm bảo chặt chẽ và
thử nghiệm với mạch ứng dụng cơ bản xác định hiệu năng của thiết kế.Các phương
pháp tuân thủ chuẩn công nghiệp với phần mềm tin cậy.
Để có thể đón đầu việc xây dựng nhà máy sản xuất chip đầu tiên tại TP.HCM - Việt
Nam với công nghệ 180nm, việc xây dựng đề tài này trên nền công nghệ 180nm là 1

sự lựa chọn hợp lý nhằm đảm bảo sự thành công trên nền cơng nghệ 180nm. Bên
cạnh đó, dựa trên quyết định số 49/2010/QĐ-TTg (19/07/2010) về mức độ ưu tiên số
1 về công nghệ thiết kế chế tạo mạch bán dẫn; dựa trên chương trình phát triển cơng
nghiệp vi mạch Thành phố Hồ Chí Minh giai đoạn 2013-2020 (theo quyết định số
6358/QĐ-UBND, ký ngày 14 tháng 12 năm 2012 của chủ tịch UBND TP.Hồ Chí
Minh), việc thiết kế mơ hình DTMOS theo quy trình thiết kế vi mạch mang tính thực
tiễn và phù hợp với định hướng, chủ trương phát triển của TP.HCM, cũng như của cả
nước.
Tính cấp thiết, quan trọng, tính khoa học kỹ thuật của đề tài này được tóm tắt như
sau:
+ Đảm bảo được an ninh quốc gia: Các vi mạch sử dụng trong thông tin liên lạc,
điều khiển liên quan đến an ninh quốc gia nhất thiết phải được thiết kế, sản xuất
trong nước để đạt mức bảo mật cao nhất. PDK là thành phần cốt lõi bắt buộc phải có
đối với mọi nhà máy sản xuất vi mạch.
+ Tiết kiệm được ngoại tệ (thuê các công ty nước ngồi phát triển PDK cho
mình), đồng thời phát triển được nguồn nhân lực trí tuệ cao trong nước.
9


GVHD: PGS.TS HOÀNG TRANG

HV: HUỲNH VĂN THỊNH 7140389

+ Nhà máy sản xuất vi mạch đầu tiên tại Việt Nam theo dự kiến, sẽ khơng thể có
khách hàng đặt sản xuất chip khi nhà máy khơng có thư viện do chúng ta tự xây
dựng, bởi bộ thư viện này là cần phải được nhà máy sản xuất gửi đến các khách hàng
thiết kế vi mạch trước khi họ bắt đầu thiết kế.
+ Khi chúng ta xây dựng xong nhà máy sản xuất vi mạch, nếu lúc đó mới tiến
hành xây dựng bộ thư viện đầy đủ, thì việc này sẽ là lãng phí rất lớn bởi nhà máy sẽ
phải tạm dừng hoặc vận hành không tải.

+ Trên thế giới, mỗi nhà máy sản xuất là có 1 bộ thư viện và bộ thư viện này rất
đắt, khoảng từ 1,5 triệu USD trở lên.
+ Dự án xây dựng nhà thiết kế (Design House) của Việt Nam được dự kiến đầu
tư, chia sẻ cho các đơn vị nghiên cứu, đào tạo trong cả nước với các cơng cụ sẽ được
trang bị có kinh phí rất cao. Phần lớn các cơng cụ này (5 trên 9 công cụ trong thiết
kế vi mạch analog-chiếm tỉ lệ 56%, 8 trên 9 công cụ trong thiết kế vi mạch số,
chiếm tỉ lệ 89%) sẽ không thể sử dụng được khi khơng có bộ thư viện đầy đủ, và như
vậy sẽ lãng phí rất lớn.
+ Bên cạnh các nhà sản xuất, trên thế giới chỉ có 3 đơn vị nghiên cứu thực hiện
tạo bộ thư viện, và đã tốn rất nhiều thời gian-nhân lực, tuy nhiên lại chưa đầy đủ
(xem Bảng dưới đây).Sản phẩm đề tài này được thực hiện ở dạng hoàn toàn mới tại
Việt Nam trong lĩnh vực thiết kế, sản xuất vi mạch, và đối với thế giới, sản phẩm của
đề tài này là cũng là hoàn toàn mới, khắc phục được những khuyết điểm của 3 bộ thư
viện đã được nghiên cứu thành công trên thế giới trước đó. Bảng sau tóm tắt 1 số ý
chính:
NCSU
OSU
RIT PDK
Sản phẩm đề
Cadence
Standard Cell
tài này
Design Kits Library
Năm cơng bố
2006
2009
2014
2018 (dự kiến)
Có dùng cho thiết kế Có / Khơng
Khơng/

Có/ Có
Có / Có
vi mạch analog?/đầy
Khơng
đủ khơng?
Có dùng cho thiết kế Khơng/
Có / Khơng
Khơng/
Có / Có
vi mạch số?/đầy đủ Khơng
Khơng
khơng?
Có chia sẻ khơng?
Có (1 phần) Có (1 phần)
Khơng
Có
Có xét q trình sản Khơng/
Khơng/
1 phần / Có / Có
Khơng
khơng
xuất, chế tạo vi mạch Khơng
khơng?/ có giúp giảm
thiểu chi phí khi sản
xuất khơng?
+ Các trường, viện nghiên cứu-đào tạo chưa có 1 cách chính thức bộ thư viện
đầy đủ để phục vụ nghiên cứu, đào tạo nhân lực trong thiết kế vi mạch số và tương tự
một cách trọn vẹn.
+ Trong 1 số trường hợp đặc biệt, các đơn vị có thể có Generic PDK (GPDK),
các thư viện này chỉ cung cấp cho thiết kế vi mạch tương tự. Để có thể thiết kế theo

10


GVHD: PGS.TS HOÀNG TRANG

HV: HUỲNH VĂN THỊNH 7140389

hướng vi mạch số thì buộc phải từ thư viện GPDK, thiết kế PDK standard cell để có
thể thiết kế được theo hướng số (nguồn: A. Chenouf, A. Slimane, M. Berrandjia, A.
Oudjida, A. Smatti and L. Akak, "Design-kit development based upon ISsiT's CMOS
1µM process technology," in 7th Int. Mul.-Conf. on Systems Signals and Devices
(SSD), 2010). Bên cạnh việc không thể thiết kế được vi mạch số, một khi nước ta
phụ thuộc vào GPDK thì trong quá trình thiết kế chỉ riêng trong vi mạch tương tự,
chắc chắn cần phải có những linh kiện khác, cấu hình khác thì việc thiết kế bộ thư
viện đầy đủ hơn để sử dụng trong nghiên cứu, đào tạo sẽ ra sao khi mà ta có một bộ
Generic PDK không đầy đủ và nước ta không tự phát triển.
+ Việc làm chủ công nghệ tạo bộ thư viện mở PDK giúp cho nước ta tự chủ về
một chu trình thiết kế đầy đủ, dù muốn hay khơng trước khi đưa vào hoạt động chính
thức trong sản xuất hay trong thiết kế, trong nghiên cứu-đào tạo, một PDK cần phải
được mô phỏng, kiểm nghiệm, thực nghiệm một cách đầy đủ. Tự chủ được quá trình
thiết kế một bộ thư viện mở PDK từ khâu chế tạo đến khâu thiết kế sẽ giúp cho việc
xây dựng những PDK khác sau này cho các công nghệ khác nhau trở nên dễ dàng
hơn, tiết kiệm ngân sách nhà nước.
+ Việc chủ động phát triển bộ thư viện mở PDK trên nền công nghệ CMOS cho
thiết kế vi mạch số và tương tự sẽ đảm bảo cho nước ta không lệ thuộc bất kỳ nhà
cung cấp phiến Silic (wafer) nào cho nhà máy sản xuất, không lệ thuộc vào bất kỳ
nhà cung cấp công cụ mô phỏng, thiết kế vi mạch nào cũng như không phụ thuộc bất
kỳ nhà cung cấp PDK nào.

1.4. Bố cục của quyển báo cáo

Quyển báo cáo đƣợc tổ chức nhƣ sau:
Chƣơng 1 là mở đầu, trình bày các mục tiêu, vấn đề cần thực hiện trong luận văn,
các lý do cũng như ý nghĩa khoa học, tầm quan trọng và tính cấp thiết của đề tài.
Chƣơng 2 trình bày tổng quan vấn đề cần nghiên cứu. Các nghiên cứu, lý thuyết
được trình bày trong chương này, bao gồm mơ hình, kiến trúc MOSFET, DT-MOSFET;
cơng nghệ sản xuất vi mạch; các mơ hình BSIM dùng để mơ hình hóa các linh kiện
MOSFET trong mô phỏng vi mạch; các mạch tham chiếu điện áp.
Chƣơng 3 trình bày về thiết kế, sản xuất DT-MOSFET trên nhà máy sản xuất ảo với
TCAD.
Chƣơng 4 đưa ra trình tự q trình mơ phỏng, cách thức trích xuất các thơng số và
một số kết quả.
Phần kết luận chung của đề tài được trình bày ngắn gọn trong chương 5.
Cuối cùng là danh sách các tài liệu tham khảo.

11


GVHD: PGS.TS HOÀNG TRANG

CHƢƠNG 2.

HV: HUỲNH VĂN THỊNH 7140389

TỔNG QUAN

Với mục tiêu dài hơi trong việc tạo ra bộ thư viện PDK của một nhà máy sản xuất, với
mục tiêu đánh giá các thay đổi thông số sản xuất (process variation) ảnh hưởng ra sao đến
chất lượng MOSFET cũng như chất lượng các mạch; trong công nghiệp cũng như tại các
đơn vị nghiên cứu trên thế giới; có một số phương pháp được nghiên cứu và phát triển để
trích xuất thông số hoặc dựa trên đo đạc thực tế hoặc dựa trên mô phỏng [1].Một số phương

pháp được phát triển để xác định đặc tính của 1 số thơng số transitor [2].Hay như trong
nghiên cứu [3], các tác giả đã tìm ra trong cơng nghệ 65nm, các thay đổi trong chiều dài
kênh, điện áp ngưỡng threshold voltage, độ linh động của các tạp chất pha vào MOSFET là
những nguồn quan trọng làm thay đổi đặc tính của MOSFET.
Việc xác định các ảnh hưởng của các thông số trong MOSFET như trên là dựa trên
TCAD hoặc đo đạc thực tế sau khi sản xuất xong các test chip, hoặc là các mạch cụ thể nào
đó. Các mảng transistor, mạch ring oscillator là những cấu trúc test điển hình cho mục tiêu
trên [4].Tuy nhiên, có rất ít các cơng trình cơng bố về các dữ liệu đo đạc thiết bị thật từ sản
xuất để xem xét ảnh hưởng của quá trình sản xuất (như tác giả chỉ tìm thấy 1 cơng trình duy
nhất trong [5]), một phần là việc sản xuất thật rất tốt chi phí-thời gian, và một phần là các
hãng cơng nghiệp bảo vệ bí mật cơng nghệ, khơng cơng bố.
Do vậy, trong đề tài này, TCAD được sử dụng như là một nhà máy sản xuất ảo. Để
sử dụng được, lập trình thiết kế các cấu trúc vi mạch, các kiến thức cần có về MOSFET, về
cơng nghệ sản xuất vi mạch được trình bày trong các phần từ 2.1 đến 2.4. Chương 3 là thiết
kế trong đề tài, được trình bày riêng và chi tiết hơn.
Từ quá trình sản xuất trên, một bước quan trọng là cần phải có mơ hình của các
MOSFET.Trong đề tài này, mơ hình BSIM được sử dụng và được trình bày trong phần 2.5.
Các mảng transistor, mạch ring oscillator là những cấu trúc test điển hình cho xem
xét ảnh hưởng của thay đổi thông số trong sản xuất lên chất lượng vi mạch ra sao [4], trong
đề tài này, vi mạch tham chiếu điện áp (bandgap reference) được sử dụng. Do vậy, phần 2.6
sẽ trình bày tóm tắt về vi mạch này.
Phần 2.7 trình bày thống kê 1 số cơng trình liên quan trực tiếp đến DTMOS và mạch
tham chiếu điện áp.
Vi mạch tham chiếu điện áp (bandgap reference) được ứng dụng trong nhiều hệ
thống vi mạch hiện đại vì khả năng tạo nguồn dịng “gần như” khơng đổi của chúng bằng
cách hạn chế tối đa ảnh hưởng của thông số PVT (Process-Voltage-Temperatre). Từ khởi
nguồn thiết kế vào những thập niên 60s và 70s ([6] - [9]), những thiết kế về bandgap
12

GVHD: PGS.TS HỒNG TRANG

HV: HUỲNH VĂN THỊNH 7140389

reference ln được chú trọng và phát triển cho đến ngày nay. Những yếu tố được quan tâm
trong thời điểm hiện tại của một thiết kế bandgap reference bao gồm: tối ưu hóa sai số gây
bởi công nghệ thiết kế [8], điện áp cung cấp thấp [9]…Sau 40 nghiên cứu và phát triển mơ
hình mạch tham chiếu điện áp dưới – 1V được phát kiến và nghiên cứu [10] và đạt được hệ
số phụ thuộc nhiệt độ (TC – temperature-coefficients) cực kỳ thấp[11] – khả năng này cho
phép những mạch tham chiếu bandgap tạo ra được nguồn điện áp chuẩn hơn rất nhiều so
với những kiến trúc cổ điển.
Trong vi mạch tham chiếu điện áp việc tối ưu hóa những ảnh hưởng của các thơng số
PVT đạt được bằng việc sử dụng tính chất thay đổi theo nhiệt độ của Transistor Lưỡng Cực
(BJT) hoặc cổ điển hơn là Diode. Tuy nhiên, công nghệ MOSFET ngày càng phát triển với
tốc độ rất nhanh, kích thước của các MOSFET ngày càng được giảm xuống nhằm tăng mật
độ tích hợp linh kiện trên một đơn vị diện tích wafer khiến cho điện áp cung cấp cho những
linh kiện cũng theo đó giảm xuống. Với điện áp cung cấp thấp việc tạo ra được một mạch
sub-1V bandgap trở nên khó khăn hơn vì linh kiện Diode và BJT địi hỏi phải có điện áp
phân cực lớn trong khi đó các CMOS lại khơng đủ khả năng để thay đổi những thơng số
PVT.Chính vì vậy, u cầu đặt ra về một linh kiện với kiến trúc mới dành cho điện áp thấp
và đảm bảo công suất thấp đã được nghiên cứu và phát triển. Linh kiện này được gọi là
DTMOS được phát triển lần đầu tiên vào năm 1995 bởi Annema[12].Từ đó đến nay, những
kiến trúc dựa trên kỹ thuật Dynamic Threshold lần lượt ra đời với ứng dụng ngày càng mở
rộng.

13


GVHD: PGS.TS HOÀNG TRANG

HV: HUỲNH VĂN THỊNH 7140389

2.1. Cấu tạo – Hoạt động của NMOS và PMOS
2.1.1. Cấu tạo

Hình 2.1 Cấu tạo các lớp bán dẫn của nMOS. [19]

MOS: metal-oxide-semiconductor.
Là linh kiện có 4 cổng: gate (G), source (S), drain (D) and body (B).
Kích thước linh kiện được đặc tả bằng chiều rộng W và chiều dài L của “channel region”
như trên hình.
Có hai loại: n-channel (nMOS) và p-channel (pMOS).
Với cấu tạo như trên, MOS cấu trúc giống như hai tụ điện xếp chồng lên nhau với lớp oxide
nằm ở giữa.
Hai lớp liên kết pn giữa cổng S-B và D-B như hai diode mắc ngược nhau, do đó, khi khơng
có sự phân cực cổng G, dòng qua hai cổng S-D bằng (cutoff region).
2.1.2. Hoạt động
 Tạo kênh dẫn

Hình 2.2 Tạo kênh dẫn cho nMOS [19]
14


GVHD: PGS.TS HỒNG TRANG

HV: HUỲNH VĂN THỊNH 7140389

Để MOS có thể dẫn, phải tạo một kênh dẫn từ cổng D đến S.
Một điện áp dương được đặc vào cổng G, tạo ra một điện trường và gây ra miền nghèo tại
bề mặt tiếp xúc của p-type và lớp oxide bằng cách đẩy các lổ trống ra xa bề mặt, khi điện áp

dương này thắng được điện áp Threshold Voltage (Vt) thì các electron bắt đầu tích tụ tại bề
mặt tiếp xúc và tạo ra một miền dẫn từ cổng D đến cổng S.
 Hoạt động của MOS khi vDS nhỏ
Khi vGS >Vt, miền dẫn được tao ra. Khi đặt một điện áp vào cổng D, các electron di
chuyển từ cổng S đến D thơng qua miền dẫn, do đó dịng điện đi từ D đến S.
Kênh dẫn được điều khiển bởi Overdrive Voltage vOV = vGS – Vt.
Số các electron mang điện trên kênh dẫn: |Q|=COX.W.L.vOV
COX là điện dung trên một đơn vị diện tích.
Lúc này, đặc tuyến I-V mơ tả hoạt động của MOS có thể được xấp xỉ là tuyến tính.

Hình 2.3 Đặc tuyến I-V của MOS khi VDS nhỏ [19]

 Khi tăng dần vDS

Hình 2.4 Ảnh hưởng của VDS lên kênh dẫn [19]
15


HV: HUỲNH VĂN THỊNH 7140389

GVHD: PGS.TS HOÀNG TRANG

Do ảnh hưởng của điện áp vDS nên lúc này, kênh dẫn không còn đối xứng ở hai đầu cổng
D-S nữa mà sẽ càng hẹp khi càng về cổng D.
Khi đến một điện áp bão hịa VDsaturation=VGS – Vt, kênh dẫn sẽ hóp lại ở phía cổng D,
lúc này dịng điện qua D-S sẽ bão hịa, cho dù VDS có tăng nữa.
Do đó, phân thành hai vùng hoạt động của nMOS:
Triode region: vDS< vDSsat.
Saturation region: vDS> vDSsat.

Hình 2.5 Đặc tuyến làm việc của nMOS [19]

 Các công thức
Số lượng hạt dẫn trên 1 đơn vị diện tích
QI(x)= Cox(vGS-Vt –v(x)).
Điện trở vi phân dọc theo kênh dẫn.

dR 

dx
dx

q.n( x).n .h( x).W n .W .QI ( x)

Theo định luật Ohm:

16


HV: HUỲNH VĂN THỊNH 7140389

GVHD: PGS.TS HOÀNG TRANG

dv  iD dR 
vDS

0

iD dx
iD dx


nWQi ( x) nCox [vGS  Vt  v( x)]
L

nCox [vGS  Vt  v( x)]dv   iD dx

iD  n

0

CoxW
1 2
[(vGS  Vt )vDS  vDS
]
L
2

Đặt kn= μnCOX(W/L).
Vậy:
Triode region: iD=kn[(vGS – VT)vDS – 0.5.vDS2].
Saturation region: iDsat= 0.5.kn(vDS – VT)2.
Điện trở trên miền dẫn khi vDS nhỏ: rDS = 1/kn(vGS – Vt).
Đối với pMOS, cấu tạo và hoạt động cũng tương tự, chỉ thay đổi giữa n-type và p-type,
do đó lúc phân cực phải đặt vào cổng G một điện áp âm và thường đặt vào S điện áp dương
để dẫn từ S đến D.
2.1.3. Mô hình hóa NMOS
Một nMOS có thể được mơ hình hóa bằng một mạch tương đương dưới đây, gọi là mô hình
large-signal ở miền bão hịa.

Hình 2.6 Mơ hình large-signal (saturation) của nMOS [19]

 Điện trở ngõ ra
Chiều dài kênh dẫn sẽ giảm khi vDS > vDSsat

17


HV: HUỲNH VĂN THỊNH 7140389

GVHD: PGS.TS HỒNG TRANG

Hình 2.7 Ảnh hưởng của vDS lên chiều dài kênh dẫn [19]

Khi đó, dịng qua kênh dẫn sẽ được tính theo cơng thức.
vGS Vt



L L

k 'n W [vGS  Vt  v(x)]dv 

0

iD 

L
Vì rằng L

vDS  iD 



iD dx

0

1
W
1
W
L
k 'n
(vGS  Vt ) 2  k 'n (vGS  Vt ) 2 (1 
)
2
L  L
2
L
L

1
W
k 'n (vGS  Vt )2 (1  vDS )
2
L

Do đó, điện trở qua kênh dẫn được tính bằng cơng thức
r0  [

k' W
iD 1
V
1
]vGS const  [ n (vGS  Vt ) 2 ]1 
 A
vDS
2 L
ID ID

Lúc này, mơ hình large-signal sẽ có thêm được trở ngõ ra

Hình 2.8 Mơ hình large-signal có thêm điện trở ngõ ra [19]

VA: được gọi là Early Voltage.
ID: dòng điện qua kênh dẫn miền bão hịa.
 Mơ hình tín hiệu nhỏ (small-signal model)
Ở miền bão hòa

18


HV: HUỲNH VĂN THỊNH 7140389

GVHD: PGS.TS HOÀNG TRANG

1
1
2
I D  kn (VGS  Vt )2  knVOV

2
2
VDS  VDD  I D RD  VOV

MOS thường được sử dụng với chức năng khuếch đại áp ở miền bão hòa.

vGS  VGS  vgs
1 'W
kn (VGS  vgs  Vt ) 2
2 L
1 W
W
 kn' (VGS  Vt ) 2  kn' (VGS  Vt ) v gs
2 L
L
 I D  id

iD 

 id  kn'

W
(VGS  Vt ) v gs
L

Áp ngõ ra:
vD  VDD  iD RD  VDD  ( I D  id ) RD  VD  id RD  VD  vd
 vd  id RD  kn'

W

VOV RD vgs
L

Độ khuếch đại áp:
Av 

vd
W
 kn' VOV RD
vgs
L

 Các thơng số của mơ hình tín hiệu nhỏ
Điện dẫn gm: mô tả sự thay đổi của id theo vgs

19