Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số

ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

LÊ VĂN QUYỀN

NGHIÊN CỨU THIẾT KẾ
KHỐI XỬ LÝ TÍN HIỆU TRUNG TẦN
CHO CHIP THU TRUYỀN HÌNH SỐ

Chuyên ngành : Kỹ Thuật Viễn Thông
Mã số

: 60 52 02 08

LUẬN VĂN THẠC SĨ

TP. HỒ CHÍ MINH, tháng 01 năm 2017


Cơng trình được hồn thành tại: Trường Đại học Bách Khoa – ĐHQG-HCM
Cán bộ hướng dẫn khoa học:……TS. Huỳnh Phú Minh Cường ......
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Cán bộ chấm nhận xét 1:........TS. Đỗ Hồng Tuấn .............................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Cán bộ chấm nhận xét 2:........TS. Huỳnh Hữu Thuận ......................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG
Tp. HCM ngày 06 tháng 01 năm 2017

Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ)
1. .................. TS. Đỗ Hồng Tuấn ............................
2. .................. TS. Huỳnh Hữu Thuận .....................
3. .................. TS. Hà Hoàng Kha ............................
4. .................. TS. Võ Quế Sơn .................................
5. ................. TS. Mai Linh .....................................
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý
chuyên ngành sau khi luận văn đã được sửa chữa (nếu có).
CHỦ TỊCH HỘI ĐỒNG

TRƯỞNG KHOA ĐIỆN–ĐIỆN TỬ


ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc

NHIỆM VỤ LUẬN VĂN THẠC SĨ
Họ tên học viên: ........Lê Văn Quyền ........................... MSHV: ......13461246
Ngày, tháng, năm sinh: ....19/08/1989 ........................... Nơi sinh: …Đồng Nai
Chuyên ngành: ........Kỹ Thuật Viễn Thông ................. Mã số: …....60 52 02 08
I. TÊN ĐỀ TÀI: Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu
truyền hình số
II. NHIỆM VỤ VÀ NỘI DUNG:
1. Phân tích, tính tốn hệ thống xử lý tín hiệu trung tần của chip thu
truyền hình số.
2. Nghiên cứu và thiết kế khối IF Polyphase Filter.

3. Nghiên cứu và thiết kế khối LPF.
4. Nghiên cứu và thiết kế khối IF-VGA
5. Nghiên cứu và thiết kế khối IF-AGC.
Kết quả đạt được: Bản layout và kết quả mô phỏng sau layout khối xử lý tín
hiệu trung tần bao gồm: khối IF Polyphase Filter, khối LPF, khối IF-VGA và
khối IF-AGC.
III. NGÀY GIAO NHIỆM VỤ: ................... 14/01/2016
IV. NGÀY HOÀN THÀNH NHIỆM VỤ: ... 20/12/2016
V. CÁN BỘ HƯỚNG DẪN: ......................... TS. Huỳnh Phú Minh Cường
Tp. HCM, ngày . . . . tháng . . . . năm …....
CÁN BỘ HƯỚNG DẪN

CHỦ NHIỆM BỘ MÔN ĐÀO TẠO

(Họ tên và chữ ký)

(Họ tên và chữ ký)

TRƯỞNG KHOA ĐIỆN - ĐIỆN TỬ
(Họ tên và chữ ký)


Lời đầu tiên em xin chân thành cám ơn các Thầy, Cô trong bộ môn Viễn Thông
và khoa Điện-Điện Tử đã nhiệt tình giảng dạy, trang bị cho em những kiến thức bổ
ích về lĩnh vực Viễn Thơng trong suốt thời gian học tập tại trường
Em xin chân thành cảm ơn thầy TS. Huỳnh Phú Minh Cường, người đã trực
tiếp giảng dạy và hướng dẫn em thực hiện đề tài. Em cảm ơn Thầy đã ln quan tâm,
tận tình chỉ dạy, truyền đạt cho em những kiến thức vô cùng hữu ích trong lĩnh vực
thiết kế vi mạch. Trong khoảng thời gian làm việc cùng với Thầy, em đã tiếp thu được
rất nhiều bài học quý, không chỉ kiến thức chun mơn mà cịn là tác phong làm việc

nghiêm túc và niềm đam mê nghiên cứu khoa học của Thầy.
Em xin gửi lời cám ơn sâu sắc đến thầy TS. Nguyễn Đơng Giang đã tận tình
truyền đạt kiến thức về thiết kế mạch tương tự. Những lời dạy của Thầy là hành trang
giúp em vững tin trên con đường thiết kế vi mạch đầy thách thức.
Em xin cám ơn các bạn Vinh, Hiếu, Phát, Khơi và các bạn trong nhóm nghiên
cứu vi mạch “RFIC Group” đã nhiệt tình chia sẻ kiến thức, kinh nghiệm và giúp đỡ
em trong bước đầu tìm hiểu về thiết kế vi mạch.
Em xin cám ơn bạn Đăng Quốc đã nhiệt tình giúp đỡ trong quá trình viết báo
cáo đề tài.
Cuối cùng, em xin cám ơn gia đình đã ln quan tâm, động viên và tạo điều
kiện cho em học tập và nghiên cứu.

Tp.Hồ Chí Minh, ngày 20 tháng 12 năm 2016

HV. Lê Văn Quyền

i


This thesis presents a procedure of designing an IF signal processing block
(IF-block) for Digital Video Broadcasting - Second Generation Terrestrial (DVB-T2)
receiver using 130nm CMOS technology. The IF-block consists of an IF Polyphase
Filter (IF-PPF), a Low Pass Filter (LPF), a Variable Gain Amplifier (IF-VGA) and
an Automatic Gain Control (IF-AGC). The IF-PPF is able to reject image frequency
up to 60dB over-all an 8MHz bandwidth of a DVB-T2 channel. The LPF with 60dB
rejection at stopband is designed on-chip to replace external SAW filter. A calibration
system is implemented inside the LPF to compensate for the influence of process
variation in order to guarantee a cutoff frequency accuracy better than ±1%. The IFVGA is capable of amplifying the output signal of LPF up to 60dB with a resolution
of 1dB. The output signal amplitude of the receiver is settled by the IF-AGC at an
desired level which adapts to input requirement of the demodulator. The complete IF

signal processing block can solve most of issues at intermediate frequency including:
image rejection, channel selection, amplifying and stabilizing the output signal of RF
receiver, thereby opening up the possibility of applying the IF-block into a complete
DVB-T2 Tuner.

Key words: IF-PPF, LPF, IF-VGA, IF-AGC, Image rejection, channel
selection.

ii


Luận văn trình bày quy trình thiết kế khối xử lý tín hiệu trung tần cho chip thu
truyền hình số mặt đất theo chuẩn DVB-T2, sử dụng công nghệ CMOS 130nm. Khối
xử lý tín hiệu trung tần thiết kế gồm bốn khối chính là khối lọc tín hiệu tần số ảnh
(IF-PPF), khối lọc thơng thấp (LPF), khối khuếch đại có độ lợi thay đổi được (IFVGA) và khối điều khiển độ lợi trung tần (IF-AGC). Trong đó, khối IF-PPF có khả
năng triệt tín hiệu tần số ảnh lên đến 60dB trên tồn băng thơng của kênh truyền hình
8MHz. Khối LPF được thiết kế on-chip thay cho các mạch lọc SAW với độ chọn lọc
tần số ở vùng stopband là 60dB. Một cơ chế hiệu chỉnh tần số cắt được tích hợp bên
trong khối LPF giúp bù trừ những sai lệch trong quá trình chế tạo để đảm bảo tần số
cắt có sai số khơng q 1%. Tín hiệu sau khối LPF được khuếch đại bằng khối IFVGA với hệ số khuếch đại lên đến 60dB theo bước nhảy 1dB. Khối IF-AGC đảm bảo
tín hiệu ngõ ra của chip thu ln ổn định ở một mức điện áp thỏa mãn yêu cầu của
chip giải mã phía sau. Khối xử lý tín hiệu trung tần sau khi thiết kế đã giải quyết các
vấn đề của phần trung tần gồm triệt tín hiệu tần số ảnh, chọn lọc kênh tần số mong
muốn, khuếch đại và ổn định biên độ tín hiệu ngõ ra, từ đó mở ra khả năng tích hợp
vào một chip thu truyền hình số hồn chỉnh.

Từ khóa: IF-PPF, LPF, IF-VGA, IF-AGC, triệt tín hiệu tần số ảnh, chọn lọc
kênh tần số.

iii

Tơi xin cam đoan: Luận văn này là cơng trình nghiên cứu thực sự của cá nhân,
được thực hiện dưới sự hướng dẫn khoa học của Thầy TS.Huỳnh Phú Minh Cường.
Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai công
bố trong bất kỳ cơng trình nào khác.
Tơi xin chịu trách nhiệm về nghiên cứu của mình.

Học viên

Lê Văn Quyền

iv


Từ viết tắt

Thuật ngữ

ADC

Analog-To-Digital Converter

AGC

Automatic Gain Control

BCH

Bose & Chaudhuri & Hocquenghem

DAC

Digital-To-Analog Converter

DSP

Digital Signal Processing

DVB-T2

Digital Video Broadcasting – Second Generation
Terrestrial

ETSI

European Telecommunication Standardisations Institute

FF

Fast Fast

FFT

Fast Fourier Transform

HDTV

High-Definition Television

IF

Intermediate Frequency

IIP3

Input-Referred Third-Order Intercept Point

IMD

Intermodulation Distortion

IRR

Image Rejection

LDPC

Low-Density Parity-Check

LPF

Low Pass Filter

MPEG

Moving Pictures Expert Group

NF

Noise Figure

OIP3

Output-Referred Third-Order Intercept Point

Opamp

Operational Amplifier

PPF

Poly Phase Filter

PVT

Process Voltage Temperature

QAM

Quadrature Amplitude Modulation

v


Từ viết tắt

Thuật ngữ

QPSK

Quaternary Phase Shift Keying

RF

Radio Frequency

RSSI

Received Signal Strength Indicator

SDTV

Standard-Definition Television

SFG

Signal Flow Graph

SNR

Signal-To-Noise Ratio

SS

Slow-Slow

TT

Typical

UHF

Ultra High Frequency

VGA

Variable Gain Amplifier

VHF

Very High Frequency

vi


LỜI CẢM ƠN .............................................................................................................. i
ABSTRACT ...............................................................................................................ii
TÓM TẮT LUẬN VĂN ........................................................................................... iii
LỜI CAM ĐOAN ...................................................................................................... iv
CÁC THUẬT NGỮ VIẾT TẮT ................................................................................. v
DANH MỤC HÌNH VẼ ............................................................................................. xi
DANH MỤC BẢNG BIỂU .....................................................................................xvi
CHƯƠNG 1. GIỚI THIỆU ......................................................................................... 1
Đặt vấn đề ........................................................................................................ 1
Giới thiệu truyền hình số mặt đất và chuẩn DVB-T2 ..................................... 2
Cấu trúc chip thu truyền hình số và khối xử lý tín hiệu trung tần ................... 3
Cấu trúc của chip thu truyền hình số ...................................................... 3
Cấu trúc khối xử lý tín hiệu trung tần thiết kế ........................................ 4
Bố cục của đề tài.............................................................................................. 5

CHƯƠNG 2. TÍNH TỐN THƠNG SỐ THIẾT KẾ CHO KHỐI XỬ LÝ TÍN HIỆU
TRUNG TẦN........................................................................................ 6
Các thơng số u cầu của chip thu truyền hình số theo quy chuẩn Việt Nam 6
Tính tốn thơng số cho các khối trong phần xử lý tín hiệu trung tần.............. 9
CHƯƠNG 3. NGHIÊN CỨU THIẾT KẾ KHỐI IF–POLYPHASE FILTER (IF-PPF)
............................................................................................................. 15
Vấn đề tần số ảnh và các phương pháp triệt tín hiệu tần số ảnh ................... 15
Vấn đề tần số ảnh .................................................................................. 15
Các phương pháp triệt tín hiệu tần số ảnh ............................................ 16
Mạch Polyphase filter và nguyên lý triệt tín hiệu tần số ảnh ........................ 17
Thiết kế và layout mạch IF-PPF .................................................................... 20
Yêu cầu thiết kế..................................................................................... 20
Phân tích thiết kế ................................................................................... 20
vii


Tối ưu mạch IF-PPF thiết kế ................................................................. 23
Thiết kế mạch Opamp dùng cho các tầng khuếch đại của mạch IFPPF ............................................................................................................... 24
Layout mạch IF-PPF ............................................................................. 27
Mô phỏng và đánh giá mạch IF-PPF ............................................................. 28
Mô phỏng độ lợi của mạch IF-PPF ....................................................... 28
Mơ phỏng độ triệt tín hiệu tần số ảnh của mạch và độ lợi điện áp của tín
hiệu mong muốn............................................................................................. 30
Mơ phỏng độ tuyến tính ........................................................................ 32
Mơ phỏng hệ số nhiễu của mạch........................................................... 35
Kết luận ......................................................................................................... 36
CHƯƠNG 4. NGHIÊN CỨU THIẾT KẾ KHỐI LỌC THÔNG THẤP (LPF) ....... 37
Giới thiệu mạch lọc thông thấp ..................................................................... 37
Đáp ứng tần số ...................................................................................... 37
Các cấu trúc thông dụng........................................................................ 38

Thiết kế và layout mạch lọc thông thấp ........................................................ 39
Lựa chọn cấu trúc mạch lọc .................................................................. 39
Thiết kế và layout .................................................................................. 41
Mô phỏng và đánh giá mạch lọc thông thấp ................................................. 46
Mô phỏng đáp ứng tần số ...................................................................... 47
Mơ phỏng độ tuyến tính ........................................................................ 50
Mô phỏng hệ số nhiễu ........................................................................... 53
Kết luận ......................................................................................................... 54
CHƯƠNG 5. NGHIÊN CỨU THIẾT KẾ KHỐI KHUẾCH ĐẠI TRUNG TẦN CÓ
ĐỘ LỢI THAY ĐỔI ĐƯỢC (IF-VGA) ............................................. 55
Thiết kế và layout khối khuếch đại có độ lợi thay đổi được ......................... 55
viii


Lựa chọn cấu trúc mạch ........................................................................ 55
Cơ chế thay đổi độ lợi của mạch khuếch đại ........................................ 56
Phân tích thiết kế mạch IF-VGA .......................................................... 57
Thiết kế các tầng khuếch đại của khối IF-VGA ................................... 60
Layout mạch IF-VGA ........................................................................... 63
Mô phỏng đánh giá ........................................................................................ 65
Mô phỏng độ lợi .................................................................................... 65
Mô phỏng điện áp ngõ ra ...................................................................... 66
Mơ phỏng độ tuyến tính ........................................................................ 67
Mô phỏng hệ số nhiễu ........................................................................... 69
Kết luận ......................................................................................................... 70
CHƯƠNG 6. NGHIÊN CỨU THIẾT KẾ KHỐI ĐIỀU KHIỂN ĐỘ LỢI TRUNG
TẦN (IF-AGC) ................................................................................... 71
Giới thiệu về khối điều khiển độ lợi trung tần .............................................. 71
Thiết kế và layout mạch điều khiển độ lợi trung tần ..................................... 72
Sơ đồ khối và nguyên lý hoạt động của IFAGC thiết kế ...................... 72

Thiết kế và layout mạch IF-RSSI.......................................................... 73
Thiết kế và layout mạch so sánh ........................................................... 76
Thiết kế và layout mạch tạo điện áp tham chiếu ................................... 78
Khối điều khiển số - Digital Control..................................................... 80
Mô phỏng đánh giá điều chỉnh kiển độ lợi trung tần .................................... 82
Mô phỏng hoạt động của khối IF-AGC với tín hiệu điều khiển từ mạch
IF-RSSI .......................................................................................................... 82
Mơ phỏng hoạt động của khối IF-AGC với tín hiệu điều khiển từ
VIFAGC ......................................................................................................... 84
Kết luận ......................................................................................................... 85
ix


CHƯƠNG 7. MÔ PHỎNG VÀ ĐÁNH GIÁ KHỐI XỬ LÝ TÍN HIỆU TRUNG TẦN
............................................................................................................. 86
Ghép nối và layout khối xử lý tín hiệu trung tần........................................... 86
Mơ phỏng đánh giá ........................................................................................ 86
Mô phỏng độ lợi .................................................................................... 87
Mô phỏng hệ số nhiễu ........................................................................... 87
Mơ phỏng độ tuyến tính ........................................................................ 88
Mơ phỏng độ triệt tần số ảnh ................................................................ 90
Mô phỏng khả năng chọn lọc tần số ..................................................... 90
Mô phỏng biên độ điện áp ngõ ra ......................................................... 91
Kết luận ......................................................................................................... 91
CHƯƠNG 8. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN .......................................... 92
Kết quả đạt được............................................................................................ 92
Hướng phát triển ............................................................................................ 92
TÀI LIỆU THAM KHẢO ......................................................................................... 94

x

Hình 1.1 Cấu trúc máy thu truyền hình số ..................................................................4
Hình 2.1: Tính tốn IIP3 của hệ thống RF Front-End ................................................7
Hình 2.2 Cấu trúc phần Front-End của máy thu cao tần Low-IF ...............................9
Hình 2.3 Ảnh hưởng của can nhiễu 38dB đến các khối trong hệ thống Frond-End .11
Hình 2.4 Kiểm tra thông số các khối chức năng bằng phần mềm AppCad ..............12
Hình 2.5 Sơ đồ chuyển đổi độ lợi cơng suất và độ lợi điện áp .................................12
Hình 2.6 Trở kháng ngõ vào của mỗi tầng trong khối xử lý tín hiệu trung tần ........13
Hình 3.1 Vấn đề tần số ảnh trong các cấu trúc máy thu Heterodyne [7] ..................15
Hình 3.2 Sử dụng mạch lọc để loại bỏ tần số ảnh trước khi trộn tần ........................16
Hình 3.3 Các khối chức năng tham gia vào việc triệt tín hiệu tần số ảnh.................17
Hình 3.4 (a) chuỗi tín hiệu có pha âm, (b) chuỗi tín hiệu có pha dương ..................17
Hình 3.5 Mạch PPF cho tín hiệu có pha biến thiên theo chiều dương đi qua và làm
suy hao tín hiệu có pha biến thiên theo chiều âm .....................................................18
Hình 3.6 Mối liên hệ giữa dịng điện và điện áp trong một nhánh của mạch PPF [9]
...................................................................................................................................18
Hình 3.7 Sơ đồ mạch PPF ba tầng (a), Độ triệt tần số tỉ lệ với số tầng PPF (b) .......20
Hình 3.8 Sơ đồ mạch IF-PPF 7 tầng RC ...................................................................21
Hình 3.9 Đáp ứng tần số của tín hiệu mong muốn (Signal) và tín hiệu ảnh (Image)
của 7 tầng RC-PPF ....................................................................................................22
Hình 3.10 Sơ đồ mạch IF-PPF 9 tầng hồn chỉnh.....................................................23
Hình 3.11 Sơ đồ mạch Opamp dùng cho IF-PPF......................................................25
Hình 3.12 Mơ phỏng đáp ứng tần số và pha của mạch Opamp dùng cho IF-PPF ....26
Hình 3.13 Mơ phỏng đáp ứng biên độ tín hiệu vào ra của Opamp ở chế độ vịng kín
...................................................................................................................................26
Hình 3.14 Bản layout của mạch IF-PPF (610*1420um2) .........................................27
Hình 3.15 Kết quả kiểm tra LVS bản layout khối IF-PPF ........................................27
Hình 3.16 Testbench mơ phỏng độ lợi của mạch IF-PPF .........................................29
Hình 3.17 Kết quả mô phỏng schematic độ lợi của mạch IF-PPF ............................29

xi


Hình 3.18 Testbench mơ phỏng độ triệt tín hiệu tần số ảnh và độ lợi của IF-PPF ...30
Hình 3.19 Độ triệt tín hiệu tần số ảnh của mạch IF-PPF và độ lợi điện áp của tín hiệu
mong muốn ở điều kiện {TT, Vdd=3.3V, 40oC} ......................................................30
Hình 3.20 Kết quả mơ phỏng sau layout độ triệt tín hiệu tần số ảnh và độ lợi điện áp
của tín hiệu mong muốn của mạch IF-PPF ở điều kiện {FF, Vdd +5 %, -40oC} .....31
Hình 3.21 Kết quả mơ phỏng sau layout độ triệt tín hiệu tần số ảnh và độ lợi điện áp
của tín hiệu mong muốn của mạch IF-PPF ở điều kiện {SS, Vdd -5 %, 125oC} .....31
Hình 3.22 Đo độ tuyến tính của mạch (IIP3) bằng phương pháp two-tone test [7] .32
Hình 3.23 Kết quả mơ phỏng schematic độ tuyến tính của mạch IF-PPF ở điều kiện
{TT, Vdd=3.3V, 40oC} .............................................................................................33
Hình 3.24 Kết quả mơ phỏng sau layout độ tuyến tính của mạch IF-PPF ở điều kiện
{TT, Vdd=3.3V, 40oC} .............................................................................................34
Hình 3.25 Kết quả mơ phỏng sau layout độ tuyến tính của mạch IF-PPF ở điều kiện
{FF, Vdd+5%, -40oC}:..............................................................................................34
Hình 3.26 Kết quả mơ phỏng sau layout độ tuyến tính – IIP3 của mạch IF-PPF ở điều
kiện {SS, Vdd-5%, 125oC}: ......................................................................................35
Hình 3.27 Kết quả mơ phỏng schematic và sau layout hệ số nhiễu của mạch IF-PPF
ở điều kiện {TT, Vdd=3.3V, 40oC} ..........................................................................35
Hình 3.28 Kết quả mô phỏng sau layout hệ số nhiễu của mạch PPF theo PVT .......36
Hình 4.1 Các thơng số về đáp ứng tần số của một mạch LPF [14]...........................37
Hình 4.2 Một số dạng đáp ứng tần số của các mạch lọc thông dụng [14] ................38
Hình 4.3 Sơ đồ mạch lọc thơng thấp Elliptic bậc 5 sử dụng các phần tử RLC ........40
Hình 4.4 Sơ đồ mạch lọc tích cực Elliptic bậc 5 .......................................................40
Hình 4.5 Mơ phỏng đáp ứng tần số mạch LPF với các thơng số thiết kế ban đầu ...43
Hình 4.6 Hiệu chỉnh giá trị của điện trở để đáp ứng yêu cầu về độ lợi ....................44
Hình 4.7 Nguyên lý hiệu chỉnh giá trị tụ điện để thay đổi tần số cắt của mạch LPF45
Hình 4.8 Bản layout mạch LPF (620*710um2).........................................................46

Hình 4.9 Kết quả kiểm tra LVS của mạch LPF ........................................................46
Hình 4.10 Kết quả mô phỏng đáp ứng tần số theo schematic và sau layout của mạch
LPF ở điều kiện {TT, Vdd=3.3V, 40oC} ..................................................................47
xii


Hình 4.11 Kết quả mơ phỏng khả năng thay đổi tần số cắt của mạch LPF sau layout
...................................................................................................................................47
Hình 4.12 Kết quả mô phỏng đáp ứng tần số sau layout của mạch LPF dưới ảnh hưởng
của thay đổi điện áp nguồn +/- 5% ...........................................................................48
Hình 4.13 Kết quả mơ phỏng đáp ứng tần số sau layout của mạch LPF dưới ảnh hưởng
của thay đổi nhiệt độ .................................................................................................48
Hình 4.14 Kết quả mơ phỏng sau layout đáp ứng tần số của mạch LPF dưới ảnh hưởng
của thay đổi của Process ...........................................................................................49
Hình 4.15 Mơ phỏng đáp ứng tần số sau khi hiệu chỉnh tần số cắt để bù trừ sai số do
Process Variation ......................................................................................................49
Hình 4.16 Kết quả mơ phỏng độ tuyến tính theo schematic của khối LPF ở điều kiện
{TT, Vdd=3.3V, 40oC} .............................................................................................51
Hình 4.17 Kết quả mơ phỏng độ tuyến tính sau layout của khối LPF ở điều kiện {TT,
Vdd=3.3V, 40oC} ......................................................................................................51
Hình 4.18 Kết quả mơ phỏng độ tuyến tính sau layout của khối LPF ở điều kiện {FF,
Vdd+5%, -40oC} .......................................................................................................52
Hình 4.19 Kết quả mơ phỏng sau layout độ tuyến tính của khối LPF ở điều kiện {SS,
Vdd-5%, 125oC} .......................................................................................................52
Hình 4.20 So sánh hệ số nhiễu giữa schematic và sau layout của mạch LPF ..........53
Hình 4.21 Hệ số nhiễu của mạch LPF theo PVT ......................................................53
Hình 5.1 Cấu trúc mạch khuếch đại đảo dùng Opamp .............................................56
Hình 5.2 Nguyên lý thay đổi độ lợi của mạch IF-VGA ............................................57
Hình 5.3 Sơ đồ phân bố độ lợi của mạch IF-VGA ..................................................58
Hình 5.4 Sơ đồ mạch Opamp dùng cho khối IF-VGA .............................................60

Hình 5.5 Sơ đồ thiết kế tầng khuếch đại thứ nhất của mạch IF-VGA ......................61
Hình 5.6 Sơ đồ thiết kế của khối IF-VGA ................................................................63
Hình 5.7 Bản layout khối IF-VGA (330*740 um2) ..................................................64
Hình 5.8 Kết quả kiểm tra LVS của khối IF-VGA ...................................................64
Hình 5.9 Mơ phỏng đáp ứng tần số của khối IF-VGA ở mốc độ lợi 35dB ..............65
Hình 5.10 Mô phỏng sau layout khoảng thay đổi độ lợi của khối IF-VGA .............65
xiii


Hình 5.11 Mơ phỏng điện áp ngõ ra theo schematic và sau layout của khối IF-VGA
...................................................................................................................................66
Hình 5.12 Kết quả mơ phỏng điện áp ngõ ra sau layout theo PVT ..........................66
Hình 5.13 Kết quả mơ phỏng sau layout độ tuyến tính của mạch ở {TT, Vdd=3.3V,
40oC} .........................................................................................................................67
Hình 5.14 Mơ phỏng sau layout OIP3 của khối IF-VGA ở {FF, Vdd + 5%, -40oC}
...................................................................................................................................68
Hình 5.15 Mơ phỏng sau layout OIP3 của khối IF-VGA ở {SS, Vdd - 5%, 125oC}
...................................................................................................................................68
Hình 5.16 Kết quả mơ phỏng hệ số nhiễu của khối IF-VGA ở mốc độ lợi 35dB ....69
Hình 5.17 Kết quả mơ phỏng hệ số nhiễu của khối IF-VGA ở mốc độ lợi 11dB ....69
Hình 6.1 Cơ chế điều khiển độ lợi kiểu Feedback (a) và cơ chế điều khiển độ lợi kiểu
Feedforward (b) [19] .................................................................................................72
Hình 6.2 Sơ đồ khối của IF-AGC .............................................................................72
Hình 6.3 Nguyên lý mạch tách đỉnh dương sử dụng mạch gương dòng ..................74
Hình 6.4 Sơ đồ mạch IF-RSSI dùng cho khối IF-AGC ............................................74
Hình 6.5 Nguyên lý hiệu chỉnh ripple và thời gian xác lập của mạch IF-RSSI ........75
Hình 6.6 Bản layout mạch IF-RSSI (200*325 um2) .................................................75
Hình 6.7 Kết quả mơ phỏng sau layout mạch IF-RSSI.............................................76
Hình 6.8 Sơ đồ nguyên lý mạch so sánh ...................................................................77
Hình 6.9 Sơ đồ nguyên lý mạch khuếch đại vi sai trong mạch so sánh ....................77

Hình 6.10 Bản layout mạch so sánh (40*50 um2).....................................................78
Hình 6.11 Sơ đồ lựa chọn các mức điện áp tham chiếu ............................................79
Hình 6.12 Nguyên lý tạo điện áp tham chiếu (Vref) .................................................79
Hình 6.13 Bản layout mạch tạo điện áp tham chiếu (145*155 um2) ........................80
Hình 6.14 Sơ đồ khối và giao diện của khối điều khiển số (Digital Control)...........80
Hình 6.15 Kết quả mơ phỏng điện áp ngõ ra của của mạch IF-VGA dưới sự điều
khiển của khối IF-AGC sử dụng tín hiệu cảm biến từ IF-RSSI ................................83
Hình 6.16 Nguyên tắc thay đổi độ lợi của khối IF-AGC bằng tín hiệu VIFAGC ....84

xiv


Hình 6.17 Mơ phỏng hoạt động của khối IF-AGC sử dụng tín hiệu điều khiển
VIFAGC ....................................................................................................................84
Hình 7.1 Bản layout khối xử lý tín hiệu trung tần ....................................................86
Hình 7.2 Kết quả mơ phỏng độ lợi của khối xử lý tín hiệu trung tần .......................87
Hình 7.3 Kết quả mơ phỏng hệ số nhiễu của khối IF................................................88
Hình 7.4 Kết quả mơ phỏng độ tuyến tính của khối IF (tính đến LPF) ....................89
Hình 7.5 Độ triệt tần số ảnh của khối IF ...................................................................90
Hình 7.6 Đáp ứng tần số của khối IF khi thay đổi tần số cắt của mạch LPF ............90
Hình 7.7 Biên độ điện áp ngõ ra của khối IF ............................................................91

xv


Bảng 1.1 So sánh giữa hai chuẩn DVB-T và DVB-T2 [1] .........................................2
Bảng 2.1 Thông số về nhiễu ảnh và can nhiễu từ kênh lân cận của chuẩn DVB-T2..6
Bảng 2.2 Thông số của khối RF Front-End theo chuẩn truyền hình số DVB-T2 ......8
Bảng 2.3 Thông số của các khối RF được cho trước ..................................................9
Bảng 2.4 Thông số thiết kế các khối chức năng trong phần xử lý tín hiệu trung tần14

Bảng 3.1 Thông số thiết kế khối IF-PPF ...................................................................20
Bảng 3.2 Thông số linh kiện của mạch IF-PPF thiết kế ...........................................24
Bảng 3.3 Thông số thiết kế Opamp cho IF-PPF .......................................................25
Bảng 3.4 So sánh kết quả mô phỏng mạch IF-PPF và yêu cầu thiết kế....................36
Bảng 4.1 Thông số thiết kế mạch LPF ......................................................................39
Bảng 4.2 Thơng số chuẩn hóa dùng để thiết kế mạch lọc LPF [17] .........................42
Bảng 4.3 Thông số thiết kế của các tụ điện trong mạch LPF ...................................45
Bảng 4.4 Thông số đạt được của khối LPF ...............................................................54
Bảng 5.1 Thông số thiết kế của khối IF-VGA ..........................................................55
Bảng 5.2 Giải thuật thay đổi độ lợi của mạch IF-VGA ............................................59
Bảng 5.3 Giá trị các bit điều khiển độ lợi cho các tầng ............................................59
Bảng 5.4 Thông số thiết kế của mạch Opamp dùng cho IF-VGA ............................60
Bảng 5.5 Thông số thiết kế của mạch Opamp dùng cho IF-VGA ............................61
Bảng 5.6 Thông số điện trở của ba tầng khuếch đại đầu tiên trong mạch IF-VGA..62
Bảng 5.7 Thông số điện trở của tầng khuếch đại thứ 4 trong mạch IF-VGA ...........62
Bảng 5.8 So sánh thông số đạt được của mạch IF-VGA và yêu cầu thiết kế ...........70
Bảng 6.1 Thông số thiết kế của mạch IF-RSSI .........................................................75
Bảng 6.2 Giá trị điện áp tham chiếu Vref1 và Vref2 ứng từng mốc điện áp mong muốn
ở ngõ ra của chip thu .................................................................................................79
Bảng 6.3 Giao diện của khối điều khiển số...............................................................81

xvi


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần
cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

Đặt vấn đề

Hiện nay, các sản phẩm vi mạch đang được ứng dụng rộng rãi ở nhiều lĩnh vực
khác nhau như truyền thông, thiết bị điện tử công-nông nghiệp và các thiết bị trong
nhà. Lĩnh vực vi mạch ở Việt Nam đang dần hình thành và từng bước phát triển để
trở thành ngành công nghiệp mũi nhọn của nền kinh tế. Sự phát triển của lĩnh vực vi
mạch hứa hẹn đem lại những tác động tích cực đến ngành cơng nghiệp nước nhà. Một
mặt tạo ra giá trị kinh tế từ các sản phẩm thương mại, mặt khác xây dựng một nguồn
lao động chất lượng cao, đồng thời tạo tiền đề cho các ngành cơng nghiệp khác.
Trước tình hình đó, ngày 14/12/2012, UBND TP.HCM đã ban hành quyết định
số 6358/QĐ-UBND phê duyệt “Chương trình phát triển cơng nghiệp vi mạch thành
phố giai đoạn 2013-2020” với mục tiêu “ Xây dựng quy trình khép kín và đồng bộ
cho ngành cơng nghiệp vi mạch thành phố Hồ Chí Minh với các khâu đào tạo, thiết
kế, chế tạo chip, chế tạo và sản xuất ứng dụng, kinh doanh và quảng bá sản phẩm phù
hợp với nhu cầu và tình hình phát triển của đất nước…” Bên cạnh đó, đề án số hóa
truyền hình với kế hoạch thay đổi truyền hình tương tự bằng truyền hình số do Thủ
tướng Chính phủ ký ngày 27/12/2011, Quyết định số 2451/QD-TTg về “Phê duyệt
đề án số hóa truyền dẫn, phát sóng truyền hình mặt đất đến năm 2020” quy định: từ
ngày 1/4/2014,toàn bộ thiết bị TV nhập khẩu hoặc sản xuất tại Việt Nam điều phải
tích hợp chuẩn cơng nghệ số DVB-T2.
Do đó, việc nghiên cứu thiết kế một chip thu truyền hình số là một vấn đề mang
tính thực tiễn cao. Trong đó, khối xử lý tín hiệu trung tần là khối cần thiết và quan
trọng của chip thu truyền hình số. Chính vì vậy, học viên chọn đề tài “Nghiên cứu
thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số” làm luận văn
tốt nghiệp. Nội dung đề tài tập trung giải quyết các vấn đề của một khối xử lý tín hiệu
cho phần trung tần trong chip thu truyền hình số. Các thiết kế của đề tài sử dụng công
nghệ CMOS 130nm.

Chương 1. Giới thiệu

1

HVTH: Lê Văn Quyền


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần
cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

Giới thiệu truyền hình số mặt đất và chuẩn DVB-T2
Truyền hình số mặt đất (Digital Terrestrial Television) là cơng nghệ chuyển đổi
từ tương tự sang kỹ thuật số. Ưu điểm của loại truyền hình này là hình ảnh sắc nét,
loại bỏ hồn tồn hiện tượng nhiễu và bóng ma vốn là nhược điểm của truyền
hình tương tự, khơng bị ảnh hưởng bởi nhiễu phát ra do máy vi tính, mơ tơ điện, sấm
sét... Truyền hình số mặt đất có khả năng thu cố định hoặc di động trên các phương
tiện giao thông như ô tô, tàu hoả. Để sử dụng cơng nghệ này, người dùng cần có anten
thu sóng và đầu thu kỹ thuật số (Set-top-box) để giải mã và chuyển đổi tín hiệu.
Chuẩn DVB-T (Digital Video Broadcasting) là một trong những tiêu chuẩn
truyền hình số mặt đất phổ biến ở nhiều quốc gia trên thế giới. Tiêu chuẩn DVB-T2
được giới thiệu lần đầu tiên vào 6/2008 và được Viện tiêu chuẩn viễn thơng Châu Âu
– ETSI chuẩn hóa từ tháng 9/2009. Chuẩn DVB-T2 kế thừa và phát triển những ưu
điểm của chuẩn DVB-T giúp tăng dung lượng tối thiểu 30% so với DVB-T. Trong
thực tế, dung lượng này có thể lên đến hơn 50% so với phiên bản trước, truyền được
4 – 6 kênh HDTV hoặc 12 – 16 kênh SDTV [1].
Bảng 1.1 So sánh giữa hai chuẩn DVB-T và DVB-T2 [1]
DVB-T

DVB-T2

Phương thức điều chế QPSK, 16QAM, 64QAM

Mã sửa sai

Reed Solomon +

QPSK, 16QAM, 64QAM,
256QAM
LDPC+BCH

Conventional code

Code rate

1/2, 2/3, 3/4, 5/6, 7/8

Khoảng bảo vệ

1/ 4, 1/8, 1/16, 1/32

FFT size

2K, 8K

1K, 2K, 4K, 8K, 16K, 32K

Băng thơng tín hiệu

6, 7, 8 (MHz)

1.7, 5, 6, 7, 8, 10 (MHz)

Kiểu sóng mang

Tiêu chuẩn

Mở rộng

Chuẩn nén

MPEG2

MPEG4

Tốc độ tối đa

24.1 Mbps

40.2 Mbps

Chương 1. Giới thiệu

2

1/2, 3/5, 2/3, 3/4, 4/5, 5/6
1/4, 19/256, 1/8, 19/128, 1/16,
1/32, 1/128

HVTH: Lê Văn Quyền


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần

cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

Cấu trúc chip thu truyền hình số và khối xử lý tín hiệu trung tần
Cấu trúc của chip thu truyền hình số
Vấn đề tần số ảnh là thách thức lớn trong việc thiết kế máy thu, đặc biệt là đối
với máy thu truyền hình số. Có nhiều cấu trúc máy thu cao tần dùng cho chip thu
truyền hình số mặt đất đã được nghiên cứu, thiết kế và công bố trên các tạp chí uy tín
về vi mạch và trong các datasheet của các hãng sản xuất chip lớn trên thế giới như
NXP, SiliconLab, Maxim… Trong đó, hai cấu trúc máy thu thơng dụng được dùng
để hiện thực hóa các máy thu truyền hình số là cấu trúc đổi tần hai lần và cấu trúc đổi
tần một lần sử dụng tần số trung tần khác không (Low-IF Receiver).
Cấu trúc máy thu đổi tần hai lần đã được ứng dụng trong chip thương mại
MC44S803 [3]. Ưu điểm của cấu trúc này là có thể loại bỏ hồn tồn tần số ảnh nhờ
vào hệ số phẩm chất cao của mạch lọc SAW. Tuy nhiên, việc sử dụng thêm các bộ
lọc bên ngoài chip sẽ làm tăng giá thành sản phẩm. Ngoài ra, việc đổi tần nhiều lần
sẽ làm tăng kích thước và công suất tiêu thụ của máy thu.
Cấu trúc đổi tầng một lần với tần số trung tần khác không được ứng dụng trong
các chip thu truyền hình số Si2141 của hãng SiliconLab [4] và TDA18271HD của
hãng NXP [5]. Trong cấu trúc đổi tần một lần, tần số cần thu và ảnh sẽ cùng được
chuyển xuống tần số trung tần (thường được chọn là 5MHz). Khi đó, thành phần tín
hiệu tần số ảnh sẽ chồng lấn lên tín hiệu cần thu gây méo dạng hoặc thậm chí phá hủy
tín hiệu truyền hình. Để giải quyết vấn đề trên, hãng SiliconLab đã chọn giải pháp
triệt tín hiệu tần số ảnh trong miền số cho chip thu Si2141 [4]. Tín hiệu trung tần
được chuyển sang dạng số để thực hiện việc lọc tần số ảnh bằng DSP. Phương pháp
này cho ưu điểm vượt trội về khả năng triệt tín hiệu tần số ảnh lên đến 70dB [6]. Tuy
nhiên, khả năng thiết kế thành công các khối ADC, DAC và DSP là một thách lớn
đối với phương pháp này. Trong khi đó, hãng NXP chọn giải pháp triệt tín hiệu tần
số ảnh bằng mạch lọc Polyphase Filter (PPF) cho chip TDA18271HD [5]. Bằng cách

tích hợp thêm các mạch RF-PPF và IF-PPF, khả năng triệt tín hiệu tần số ảnh của
chip thu cao tần có thể đạt được 60dB. Ưu điểm của phương pháp này là không cần
dùng thêm các khối ADC, DAC và DSP. Bên cạnh đó, nếu mạch lọc LPF được thiết

Chương 1. Giới thiệu

3

HVTH: Lê Văn Quyền


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần
cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

kế tốt thì tồn bộ phần RF Front-End có thể được tích hợp trong một chip thu duy
nhất.
Hai cấu trúc máy thu trên đều có những ưu điểm riêng, đáp ứng được yêu cầu
của việc thiết kế chip thu truyền hình số. Tuy nhiên, do sự phức tạp trong việc thiết
kế các khối xử lý số (ADC, DAC và DSP) cũng như bài toán kinh tế khi sử dụng các
mạch lọc bên ngoài chip (SAW filter), đề tài chọn phương án thiết kế khối xử lý tín
hiệu trung tần dùng trong cấu trúc đổi tần một lần (Low-IF) sử dụng mạch lọc PPF
để triệt tín hiệu tần số ảnh.
Cấu trúc khối xử lý tín hiệu trung tần thiết kế

IF

RF-VGA

RF Polyphase
Filter

IF Polyphase
Filter

Mixer

LPF

IF-VGA

Khối xử lý tín hiệu RF
Khối xử lý tín hiệu IF

LO signal

IF-AGC

Hình 1.1 Cấu trúc máy thu truyền hình số
Cấu trúc của máy thu mà đề tài hướng tới được mơ tả như trên Hình 1.1 . Theo
đó, vấn đề xử lý tín hiệu truyền hình có thể được chia làm hai phần cơ bản là phần xử
lý tín hiệu cao tần RF (RF-VGA, RF-PPF và Mixer) và phần xử lý tín hiệu trung tần
IF (IF-PPF, LPF, IF-VGA và IF-AGC).
Ở phần xử lý tín hiệu cao tần, khối RF-VGA thực hiện chức năng khuếch đại
hoặc suy hao tín hiệu RF thu được nhằm ổn định biên độ tín hiệu ngõ vào của các
tầng phía sau. Tiếp đó, khối RF-PPF có nhiệm vụ chuyển tín hiệu vi sai thành tín hiệu
vi sai vuông pha (I+, I-, Q+, Q-) lệch nhau 90o. Khối IQ mixer đổi tần tín hiệu RF
cần thu và tín hiệu ảnh xuống tần số trung tần IF có tần số trung tâm là 5MHz. Sau
khi đổi tần, thành phần tần số mong muốn có pha biến thiên theo chiều dương cịn

thành phần tần số ảnh sẽ có pha biến thiên theo chiều âm [7].
Tiếp đến, khối IF-PPF sẽ loại bỏ thành phần tần số ảnh và giữ lại thành phần
tần số cần thu. Khối lọc thông thấp LPF được đặt ngay sau khối IF-PPF có tác dụng

Chương 1. Giới thiệu

4

HVTH: Lê Văn Quyền


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần
cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

chọn lọc kênh tần số mong muốn. Theo chuẩn truyền hình số Việt Nam thì băng thơng
của mỗi kênh tín hiệu ~8MHz, và tần số trung tâm được chọn là 5MHz nên khối LPF
cần phải có tần số cắt là 9MHz. Khối IF-VGA là một mạch khuếch đại có độ lợi thay
đổi được và được điều khiển bởi khối điều khiển độ lợi trung tần IF-AGC. Sự phối
hợp giữa hai khối IF-VGA và IF-AGC nhằm thực hiện chức năng khuếch đại và ổn
định biên độ tín hiệu ngõ ra ở một mức cụ thể được quy định bởi chip giải mã.
Tóm lại, việc thiết kế khối xử lý tín hiệu trung tần thực tế là giải quyết ba vấn đề:
- Loại bỏ tần số ảnh
- Chọn lọc kênh tần số mong muốn
- Khuếch đại và ổn định biên độ tín hiệu ngõ ra của chip thu
Bố cục của đề tài
Đề tài tập trung nghiên cứu, thiết kế và layout khối xử lý tín hiệu trung tần cho
chip thu truyền hình số gồm các khối: IF Polyphase Filter, LPF, IF-VGA và khối IFAGC. Bố cục của đề tài được trình bày như sau:
Chương 2 tính tốn các thơng số thiết kế cho các khối ở phần trung tần.

Chương 3 trình bày vấn đề tần số ảnh trong các máy thu sử dụng cấu trúc
Heterodyne và phân tích các phương pháp triệt tín hiệu tần số ảnh. Các lý thuyết về
khối IF-PPF sẽ được vận dụng để thiết kế một mạch lọc tần số ảnh đáp ứng yêu cầu
hệ thống.
Chương 4 tính toán thiết kế khối LPF phù hợp với yêu cầu của chip thu truyền
hình số.
Chương 5 phân tích thiết kế khối khuếch đại có độ lợi thay đổi được IF-VGA.
Chương 6 xây dựng khối điều khiển độ lợi trung tần IF-AGC.
Chương 7 ghép nối các khối thành phần trong phần xử lý tín hiệu trung tần và
mơ phỏng đánh giá.
Chương 8 tổng kết những kết quả đạt được của đề tài và đề xuất hướng phát
triển.

Chương 1. Giới thiệu

5

HVTH: Lê Văn Quyền


Nghiên cứu thiết kế khối xử lý tín hiệu trung tần
cho chip thu truyền hình số

GVHD: TS. Huỳnh Phú Minh Cường

Các thơng số u cầu của chip thu truyền hình số theo quy chuẩn Việt Nam
Theo quy chuẩn Việt Nam về truyền hình số mặt đất [2], các thơng số yêu cầu
đối với máy thu theo chuẩn DVB-T2:
Tỉ số tín hiệu trên nhiễu
Theo tiêu chuẩn truyền hình số Việt Nam, tỉ số tín hiệu trên nhiễu của kênh

truyền Ricean và Reyleigh lần lượt là:
C / NRicean  17.61 dB
C / NRayleigh  19.91 dB

Để đảm bảo chất lượng tín hiệu truyền hình số tốt nhất, tỉ số tín hiệu trên nhiễu
cho kênh truyền Reyleigh sẽ được sử dụng để thực hiện đề tài.
Hệ số nhiễu (NF)
Chuẩn truyền hình số Việt Nam quy định về hệ số nhiễu là 6dB cho tất cả các
băng tần truyền hình số mặt đất. Ngồi ra, máy thu cần phải có khả năng chịu được
can nhiễu từ các kênh lân cận và nhiễu ảnh được cho như Bảng 2.1.
Bảng 2.1 Thông số về nhiễu ảnh và can nhiễu từ kênh lân cận của chuẩn DVB-T2
Băng

Băng thơng

Băng thơng

Tỉ số nhiễu trên tín hiệu [dB]

tín hiệu [MHz] kênh [MHz]

Kênh
lân cận

Kênh khác

Kênh ảnh

VHF III

8

8

28

38

-

UHF IV

8

8

28

38

28

UHF V

8

8

28

38

28

Chương 2. Tính tốn thơng số thiết kế
cho khối xử lý tín hiệu trung tần
6

HVTH: Lê Văn Quyền