Ứng dụng giải thuật di truyền giải một số bài toán đa biến trong kỹ thuật microwave và soc

Đại Học Quốc Gia Tp. Hồ Chí Minh
TRƯỜNG ĐẠI HỌC BÁCH KHOA
-------------------------

TỐNG ĐỨC THÀNH

ỨNG DỤNG GIẢI THUẬT DI TRUYỀN GIẢI MỘT
SỐ BÀI TỐN ĐA BIẾN TRONG KỸ THUẬT
MICROWAVE VÀ SOC/IP
Chuyên ngành: KỸ THUẬT ĐIỆN TỬ
Mã ngành: 2.07.01

LUẬN VĂN THẠC SĨ

TP.HỒ CHÍ MINH, tháng 07 năm 2008


CÔNG TRÌNH ĐƯC HOÀN THÀNH TẠI
TRƯỜNG ĐẠI HỌC BÁCH KHOA
ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH

Cán bộ hướng dẫn khoa học: TS. Phan Hồng Phương

Cán bộ chấm nhận xét 1:

Cán bộ chấm nhận xét 2:

Luận văn thạc só được bảo vệ tại HỘI ĐỒNG CHẤM BẢO VỆ
LUẬNVĂN THẠC SĨ
TRƯỜNG ĐẠI HỌC BÁCH KHOA, ngày tháng

năm 2008


TRƯỜNG ĐẠI HỌC BÁCH KHOA

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

PHÒNG ĐÀO TẠO SĐH

ĐỘC LẬP – TỰ DO – HẠNH PHÚC

Tp. HCM, ngày

tháng

năm 2008

NHIỆM VỤ LUẬN VĂN THẠC SĨ
Họ và tên học viên: TỐNG ĐỨC THÀNH

Phái: Nam

Ngày, tháng, năm sinh: 25/07/1982

Nơi sinh: Nghệ Tónh

Chuyên ngành: Kỹ thuật điện tử

MSHV: 01406327

I-

TÊN ĐỀ TÀI:
ỨNG DỤNG GIẢI THUẬT DI TRUYỀN GIẢI MỘT SỐ BÀI TỐN ĐA
BIẾN TRONG KỸ THUẬT MICROWAVE VÀ SOC/IP

II-

NHIỆM VỤ VÀ NỘI DUNG
1. Tìm hiểu về giải thuật di truyền .
2. Tìm hiểu một số bài tốn phân tích, thiết kế hệ đa biến trong kỹ thuật
Microwave và SoC/IP.
3. Ứng dụng giải thuật di truyền để giải các bài tốn tối ưu đa biến.
4. Thực hiện chương trình mơ phỏng trên Matlab.

III-

NGÀY GIAO NHIỆM VỤ: 21/01/2008

IV-

NGÀY HOÀN THÀNH NHIỆM VỤ: 29/06/2008

V-

HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN:
TS. PHAN HỒNG PHƯƠNG
CÁN BỘ HƯỚNG DẪN

CN BỘ MÔN

(Học hàm, học vị, họ tên và chữ ký)

QL CHUYÊN NGÀNH

Nội dung và đề cương luận văn thạc só đã được Hội đồng chuyên ngành thông qua.
Ngày……tháng ….. năm 2008
TRƯỞNG PHÒNG ĐT-SĐH

TRƯỞNG KHOA QL CHUYÊN NGAØNH



LỜI CẢM ƠN

Tôi trân trọng gởi đến Tiến sỹ Phan Hồng Phương lời cảm ơn chân thành và
lòng biết ơn sâu sắc nhất vì những động viên và đóng góp ý kiến của Tiến sỹ trong
suốt thời gian qua.
Xin chân thành cảm ơn các thầy cô trong khoa Điện –Điện Tử Trường Đại
học Bách Khoa TP. HCM đã tận tình giảng dạy, hướng dẫn và giúp đỡ tơi trong q
trình học tập và hồn thành Luận văn này.
Sau cùng, tơi xin được bày tỏ tình cảm đến các bạn cùng khóa đã trao đổi
nhiều tài liệu, giúp đỡ và động viên tơi trong suốt qng thời gian học.
TP. Hồ Chí Minh, tháng 07 năm 2008
Tống Đức Thành

HVTH: Tống Đức Thành


GIỚI THIỆU CHUNG

Ngành công nghiệp bán dẫn hiện đại trong những năm đầu thế kỷ 21 đang có
những bước phát triển với tốc độ rất cao. Các linh kiện được chế tạo với cấu trúc
ngày càng phức tạp và tinh vi hơn để đáp ứng các yêu cầu ngày càng cao về kích
thước, tần số, mật độ tích hợp.
Một số cơng nghệ điển hình được biết đến trong kỹ thuật Microwave như
MMIC ( Monolithic Microwave Integrated Circuit), MEMS (MicroElectro
Mechanical System). Bên cạnh đó, kỹ thuật chế tạo Chip cũng có những bước tiến
mới như công nghệ SoC/IP (System on Chip / Interllectual Property modules), NoC
( Network on Chip)…
Đi cùng sự phát triển của cơng nghệ chế tạo, nhiều thuật tốn tối ưu đã được
nghiên cứu, ứng dụng nhằm nâng cao độ chính xác và rút ngắn thời gian trong qúa
trình phân tích và thiết kế .Trước đây, một số phương pháp tối ưu đa biến đã được
áp dụng như phương pháp quy hoạch tuyến tính, phương pháp đơn hình (Simplex
Method), phương pháp lập biến điều khiển ( Multivariable Control) , giải thuật leo
đồi ( Hill Climbing Algorithm)... Hạn chế của các phương pháp này là khơng tìm
được mối liên hệ chính xác của các biến liên hợp lên hàm điều khiển bằng mơ hình
giải tích cho những bài tốn phức tạp, địi hỏi có sự tác động đồng thời của tất cả
các biến trên tồn bộ khơng gian tìm kiếm .
Thuật giải di truyền (Genetic Algorithm-GA) là kỹ thuật rất thích hợp cho việc
tìm kiếm những giải pháp tối ưu trong mơi trường đa biến. Thuật giải này duy trì và
xử lý một tập các lời giải theo định luật xác suất dưới sự hướng dẫn của hàm số
thích nghi trên tồn bộ khơng gian tìm kiếm theo quy luật tiến hóa. Do đó, có thể
xác định sự tác động đồng thời của các biến lên hàm mục tiêu trong những bài tốn
phức tạp, khó có thể tìm được lời giải theo những phương pháp thơng thường.

HVTH: Tống Đức Thành


Một cách tiếp cận khác để giải các bài toán đa biến là sử dụng kỹ thuật lập
trình di truyền (Genetic Progrmming) - một nhánh phát triển của GA. Kỹ thuật lập

trình này làm biến đổi trực tiếp cấu trúc chương trình qua các bước tiến hóa nhằm
tìm ra giải pháp hiệu quả cho những vấn đề tối ưu thường gặp trong kỹ thuật.
Mục tiêu chính của đề tài này là ứng dụng thuật giải di truyền (Genetic
Algorithm) và lập trình di truyền (Genetic Programming) để giải các bài tốn tối ưu
đa biến, cụ thể là xác định các phần tử ký sinh trong mơ hình linh kiện HEMT và tối
ưu diện tích bề mặt chip SOC/IP trong q trình Floorplanning.
Với mục tiêu trên, nội dung Luận văn sẽ bao gồm 6 chương:

CHƯƠNG 1: TÌM HIỂU TỔNG QUAN VỀ GIẢI THUẬT DI TRUYỀN
Chương này sẽ trình bày các nguyên lý, cơ chế họat động của thuật giải di
truyền (Genetic Algorithm) và lập trình di truyền (Genetic Programming). Đồng
thời giới thiệu những đặc trưng cơ bản của hai kỹ thuật lập trình trên và phạm vi
ứng dụng của chúng trong giải quyết các vấn đề kỹ thuật .
CHƯƠNG 2: ỨNG DỤNG THUẬT GIẢI DI TRUYỀN XÁC ĐỊNH CÁC PHẦN
TỬ KÝ SINH TRONG MƠ HÌNH LINH KIỆN HEMT
Chương này bao gồm 2 phần chính. Phần đầu sẽ giới thiệu tổng quan về linh
kiện HEMT: lịch sử phát triển, cấu trúc vật lý, nguyên lý hoạt động cũng như quy
trình chế tạo và các công nghệ HEMT mới.
Phần tiếp theo sẽ giới thiệu một cách tiếp cận để xác định các phần tử ký sinh
trong mơ hình linh kiện HEMT dùng thuật giải di truyền.

CHƯƠNG 3: ỨNG DỤNG LẬP TRÌNH DI TRUYỀN TỐI ƯU HĨA DIỆN TÍCH
BỀ MẶT CHIP SOC/IP TRONG GIAI ĐOẠN FLOORPLANNING

HVTH: Tống Đức Thành


Phần đầu của chương này sẽ giới thiệu tổng quát về quy trình chế tạo SoC/IP,
giai đoạn thiết kế vật lý và các giải thuật được sử dụng để tối ưu diện tích bề mặt
chip trong q trình Floorplanning.

Phần tiếp theo sẽ trình bày phương pháp giải quyết bài tốn trên bằng cách áp
dụng kỹ thuật lập trình di truyền.
CHƯƠNG 4 : KẾT QUẢ MƠ PHỎNG BÀI TỐN XÁC ĐỊNH CÁC PHẦN TỬ
KÝ SINH TRONG MƠ HÌNH LINH KIỆN HEMT DÙNG THUẬT GIẢI DI
TRUYỀN
Kết quả mô phỏng cho nhiều lần chạy khác nhau được liệt kê trên giao diện
mô phỏng và các bảng tóm tắt. Qua 2 giai đoạn áp dụng thuật giải di truyền, ta có
thể xác định khá chính xác bộ thơng số ký sinh và đánh giá được mức độ ảnh hưởng
của từng nhóm thơng số ký sinh lên mơ hình linh kiện.
CHƯƠNG 5: KẾT QỦA MƠ PHỎNG BÀI TỐN TỐI THIỂU HĨA DIỆN TÍCH
BỀ MẶT CHIP SOC/IP DÙNG LẬP TRÌNH DI TRUYỀN
Các kết quả chạy giải thuật với số lượng module khác nhau có kích thước h và
w bất kỳ sẽ được liệt kê và phân tích trong chương này để đánh giá tính hiệu quả
của giải thuật sắp xếp dùng kỹ thuật lập trình di truyền.
CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
Chương này sẽ trình bày một số kết luận được rút ra trong quá trình thực hiện
đề tài. Những hạn chế của đề tài và một số hướng phát triển trong tương lai.

HVTH: Tống Đức Thành


ABSTRACT

The modern semiconductor industry in early years of the 21st century requires
effective optimization methods in solving complex designing procedures. Genetic
Algorithm and Genetic Programming are suitable approaches for searching optimal
solutions in multi-variable problems. They maintain and processing a set of
solutions in the total global searching region so that we can simultaneously evaluate
the influence of all variables in complex problems that are difficult for complex
optimization problems .

This thesis presents an approach to extract parasitic elements of high electron
mobility transistors (HEMT’s). By using Genetic Algorithm, the values of biasedindependent parasitic elements will be determined by minimizing the error between
calculated and measured S-parameters. The results show that the proposed method
is suitable for determining HEMT model parasitic parameters with the excellent fit
between measured and calculated S- parameters.
In addition, an optimization algorithm in SoC/IP floorplanning to minimize the
chip area was proposed. This algorithm base on Genetic Programming to reduce
designing time in finding optimal solution with smallest Dead Space Ratio (DSR).
Experiments show that the algorithm can effectively obtain good solutions and
suitable for floorplanning procedures with a large amount of modules on chip area.

Keywords:

Genetic Algorithm, Genetic Programming, HEMT, parasitic elements, S- parameters,

SoC/IP

floorplanning, Dead Space Ratio.

HVTH: Tống Đức Thành


MỤCLỤC
A_Các đề mục:
Trang bìa ......................................................................................................................i
Phiếu chấm luận văn ...................................................................................................ii
Nhiệm vụ luận văn .....................................................................................................iii
Lời cảm ơn .................................................................................................................iv
Giới thiệu chung..........................................................................................................v
Abstract ......................................................................................................................iv

Danh sách các hình.....................................................................................................iv
Danh sách các bảng....................................................................................................iv
Từ viết tắt ...................................................................................................................iv
B_Nội dung:
CHƯƠNG 1: TÌM HIỂU TỔNG QUAN GIẢI THUẬT DI TRUYỀN ............... 1
1.1 Tìm hiểu thuật giải di truyền ( Genetic Algorithm)......................................... 1
1.1.1 Vấn đề tối ưu toàn cục .............................................................................1
1.1.2 Nguyên lý hoạt động của thuật giải di truyền ........................................ 2
1.1.3 Cơ chế hoạt động của thuật giải di truyền ...............................................6
1.1.3.1 Phương pháp mã hóa các biến trong thuật giải di truyền ........... 7
1.1.3.2 Hàm mục tiêu và nguyên lý về độ thích nghi (Fitness) .............. 8
1.1.3.3 Quá trình chọn lọc ( Selection)................................................... 9
1.1.3.4 Quá trình lai ghép ( Crossover) ................................................10
1.1.3.5 Quá trình đột biến ( Mutation)..................................................11
1.1.4 Điểm đặc trưng của thuật giải di truyền ...............................................12

HVTH: Tống Đức Thành


1.1.5 Phạm vi ứng dụng của thuật giải di truyền ............................................ 1
1.2 Tìm hiểu lập trình di truyền (Genetic Programming)..................................13
1.2.1 Nội dung lập trình di truyền...................................................................13
1.2.2 Phạm vi ứng dụng của lập trình di truyền..............................................19

CHƯƠNG 2: ỨNG DỤNG THUẬT GIẢI DI TRUYỀN XÁC ĐỊNH CÁC
PHẦN TỬ KÝ SINH TRONG MÔ HÌNH LINH KIỆN HEMT........................24
2.1 Giới thiệu tình hình, mục đích nghiên cứu .....................................................24
2.2 Tìm hiểu về HEMT ...........................................................................................25
2.2.1 Lịch sử phát triển HEMT .......................................................................25
2.2.2 Cấu trúc vật lý của HEMT ....................................................................28

2.2.3 Nguyên lý hoạt động của HEMT ...........................................................30
2.2.4 Các vùng hoạt động của HEMT ............................................................31
2.2.5 Quá trình chế tạo HEMT........................................................................32
2.2.6 Một số công nghệ HEMT mới ...............................................................36
2.2.6.1 pHEMT dựa trên GaAs...........................................................36
2.2.6.2 pHEMT dựa trên InP................................................................37
2.2.6.3 HEMT tiếp xúc không đồng nhất kép......................................38
2.2.7 Sơ đồ tương đương tín hiệu nhỏ của HEMT .........................................39
2.3 Phương pháp xác định các phần tử ký sinh trong mơ hình linh kiện
HEMT dùng thuật giải di truyền .................................................................44
2.3.1 Các hệ số S tham chiếu ..........................................................................44
2.3.2 Phân tích mơ hình linh kiện HEMT ......................................................47
2.3.3 Áp dụng thuật giải di truyền để xác định bộ thông số ký sinh ..............50
2.3.4 Lưu đồ giải thuật ...................................................................................51

HVTH: Tống Đức Thành


2.3.4.1 Sử dụng thuật giải di truyền xác định các phần tử ký sinh.......51
2.3.4.2 Khởi tạo quần thể ban đầu (trường hợp có 12 biến ký sinh) ....52
2.3.4.3 Q trình chọn lọc ....................................................................53
2.3.4.4 Quá trình lai ghép .....................................................................54
2.3.4.5 Quá trình đột biến .....................................................................55

CHƯƠNG 3: ỨNG DỤNG LẬP TRÌNH DI TRUYỀN TỐI ƯU DIỆN TÍCH
BỀ MẶT CHIP SOC/IP TRONG GIAI ĐOẠN FLOORPLANNING ..............56
3.1 Giới thiệu tình hình, mục đích nghiên cứu .....................................................56
3.2 Tổng quan về quy trình thiết kế SoC/IP .........................................................58
3.3 Quá trình Floorplanning ..................................................................................60
3.4 Một số giải thuật tối ưu diện tích bề mặt chip................................................63

3.4.1 Giải thuật nén theo 2 chiều (2D Compaction) .......................................63
3.4.2 Giải thuật sắp xếp tuần tự theo cặp ( Sequence – Pair) .........................64
3.4.3 Giải thuật kiểm tra thông tin điều kiện biên (Boundary information
Checking Algorithm - BICA ) ...............................................................65
3.4.4 Giải thuật GPE .......................................................................................65
3.4.5 Giải thuật sắp xếp B* TREE..................................................................66
3.5 Giải thuật sắp xếp dùng kỹ thuật lập trình di truyền....................................67
3.5.1 Ý tưởng thực hiện việc sắp xếp theo kỹ thuật lập trình di truyền..........67
3.5.2 Nội dung giải thuật.................................................................................68
3.5.3 Lưu đồ thực hiện một số bước quan trọng trong giải thuật ..................76
3.5.3.1 Sắp xếp theo kỹ thuật lập trình di truyền..................................76
3.5.3.2 Tạo vector ngẫu nhiên thỏa 1 khối ghép hoàn chỉnh................77
3.5.3.3 Lập danh sách các good-subtree cho mỗi vector .....................78

HVTH: Tống Đức Thành


3.5.3.4 Lập danh sách GSP và GSD cho cặp vector.............................79
3.5.3.5 Xoay 1 vector............................................................................80
3.5.3.6 Xác định DSR của 1 vector ......................................................81

CHƯƠNG 4 : KẾT QUẢ MƠ PHỎNG BÀI TỐN XÁC ĐỊNH CÁC PHẦN
TỬ KÝ SINH TRONG MƠ HÌNH LINH KIỆN HEMT DÙNG THUẬT GIẢI
DI TRUYỀN ............................................................................................................83
4.1 Giao diện mô phỏng .........................................................................................83
4.2 Kết quả mô phỏng, nhận xét đánh giá ...........................................................84

CHƯƠNG 5: KẾT QỦA MƠ PHỎNG BÀI TỐN TỐI ƯU DIỆN TÍCH BỀ MẶT
CHIP SOC/IP DÙNG LẬP TRÌNH DI TRUYỀN ...................................................97
5.1 Giao diện mô phỏng .........................................................................................97

5.2 Kết quả mô phỏng, nhận xét đánh giá ...........................................................98
5.2.1 Sắp xếp với 30 module...........................................................................98
5.2.1.1 Lần chạy 1.................................................................................99
5.2.1.2 Lần chạy 2...............................................................................101
5.2.2 Sắp xếp với 42 module.........................................................................103
5.2.2.1 Lần chạy 1...............................................................................103
5.2.2.2 Lần chạy 2...............................................................................105
5.2.2.3 Lần chạy 3...............................................................................107
5.2.3 Nhận xét ...............................................................................................109

HVTH: Tống Đức Thành


CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ...................................110
6.1 Các kết luận ....................................................................................................110
6.1.1. Kết luận cho bài toán xác định các phần tử ký sinh trong mơ hình
linh kiện HEMT dùng thuật giải di truyền ..........................................110
6.1.2. Kết luận cho bài tốn tối thiểu diện tích bề mặt chip SOC/IP dùng
lập trình di truyền.................................................................................111
6.2 Hướng phát triển............................................................................................111
Tài liệu tham khảo ................................................................................................113
Lý lịch trích ngang ................................................................................................116
Phụ lục A ................................................................................................................117
Phụ lục B ................................................................................................................128

HVTH: Tống Đức Thành


DANH SÁCH CÁC HÌNH
Hình 1.1: Đồ thị hàm Rastringis

Hình 1.2: Lưu đồ thuật giải di truyền
Hình 1.3: Các quá trình cơ bản trong thuật giải di truyền
Hình 1.4: Quá trình lai ghép trên các nhiễm sắc thể
Hình 1.5: Quá trình đột biến trên các nhiễm sắc thể
Hình 1.6: Lưu đồ mơ tả các bước trong kỹ thuật lập trình di truyền
Hình 1.7: Quá trình lai ghép trên cấu trúc cây của hàm số
Hình 1.8: Quá trình đột biến trên cấu trúc cây của hàm số
Hình 1.9: Biểu diễn cấu trúc chương trình dùng bảng xác suất
Hình 1.10: Kỹ thuật lập trình di truyền trong tối ưu mơ hình mạch Analog
Hình 1.11: Cấu trúc mã hóa trong bài tốn tối ưu hàm luận lý
Hình 2.1: Kích thước cực cổng linh kiện HEMT qua các giai đoạn
Hình 2.2: Tần số cắt của các loại linh kiện tích cực
Hình 2.3: Cấu trúc vật lý của HEMT
Hình 2.4: Các phân lớp trong HEMT
Hình 2.5: Các giải năng lượng khơng đồng nhất
Hình 2.6: Giải năng lượng tại lớp tiếp xúc khơng đồng nhất
Hình 2.7: Các vùng họat động của HEMT
Hình 2.8: Cấu trúc mạch tích hợp đơn khối
Hình 2.9: Tạo kênh dẫn tích cực trong HEMT
Hình 2.10: Xử lý mặt nạ Photoresist để xác định các vùng tiếp xúc Ohmic
Hình 2.11: Khắc axit để hình thành vùng khe cực cổng

HVTH: Tống Đức Thành


Hình 2.12: Hình thành tiếp xúc Schottky
Hình 2.13: Hình thành cầu Airbridge
Hình 2.14: Hình thành Via-hole
Hình 2.15: Cấu trúc vật lý của pHEMT dựa trên GaAs
Hình 2.16: Cấu trúc vật lý của pHEMT dựa trên InP

Hình 2.17: Cấu trúc vật lý của HEMT tiếp xúc khơng đồng nhất
Hình 2.18 : Sơ đồ tương đương tín hiệu nhỏ của HEMT
Hình 2.19 : Ảnh hưởng của thông số ký sinh Lg đến |S21|
Hình 2.20: Cấu tạo và quá trình sử dụng Cryogenic On-Wafer Probe Station
Hình 2.21: Hệ số S tham chiếu biểu diễn trên đồ thị Smith ở tỉ lệ thích hợp: S21/5
và S12*2
Hình 2.22: Sơ đồ tương đương tín hiệu nhỏ của HEMT
Hình 2.23: Sơ đồ tính toán ma trận [Y] của HEMT
Hình 2.24: Lưu đồ sử dụng thuật giải di truyền xác định các phần tử ký sinh
Hình 2.25: Lưu đồ khởi tạo quần thể ban đầu
Hình 2.26: Lưu đồ thực hiện quá trình chọn lọc
Hình 2.27: Lưu đồ thực hiện quá trình lai ghép
Hình 2.28: Lưu đồ thực hiện quá trình đột biến
Hình 3.1 :Cấu tạo bề mặt Chip SoC/IP
Hình 3.2 :Quy trình chế tạo Chip SoC/IP
Hình 3.3 :Giai đoạn thiết kế vật lý
Hình 3.4 :Phân vùng các stsndard cell trong quá trình thiết kế vật lý
Hình 3.5 :Bề mặt một chip đã được tối thiểu hóa diện tích
Hình 3.6 :Giải thuật nén theo 2 chiều
Hình 3.7: Giải thuật Sequence – Pair
Hình 3.8: Giải thuật BICA
Hình 3.9: Giải thuật GPE

HVTH: Tống Đức Thành


Hình 3.10: Giải thuật B*tree
Hình 3.11: Thứ tự sắp xếp trong giải thuật áp dụng lập trình di truyền
Hình 3.12: Q trình hình thành một cấu trúc ghép hồn chỉnh
Hình 3.13: Ghép giữa các good-subtree bad-module

Hình 3.14: Quá trình xoay một vector
Hình 3.15: Một qúa trình sắp xếp cụ thể theo kỹ thuật lập trình di truyền
Hình 3.16: Lưu đồ sắp xếp theo kỹ thuật lập trình di truyền
Hình 3.17: Lưu đồ tạo vector ngẫu nhiên thỏa 1 khối ghép hồn chỉnh
Hình 3.18: Lưu đồ lập danh sách good-subtree cho mỗi vector
Hình 3.19: Lưu đồ lập danh sách GSP và GSD cho cặp vector
Hình 3.20: Lưu đồ xoay 1 vector
Hình 3.21: Lưu đồ xác định DSR của 1 vector
Hình 3.22: Minh họa giải thuật xác định DSR của 1 vector
Hình 4.1: Giao diện chương trình mơ phỏng
Hình 4.2: Các hệ số S biểu diễn vùng tìm kiếm các thơng số ký sinh của HEMT
theo thuật giải di truyền
Hình 4.3: Lần chạy khơng đạt được kết quả tối ưu.
Hình 4.4: Kết qủa mơ phỏng với Population = 80, Generation =100
Hình 4.5: Kết qủa mơ phỏng với Population = 120, Generation =160
Hình 4.6: Kết qủa mô phỏng với Population = 160, Generation =200
Hình 4.7: Kết qủa chạy giải thuật với 8 biến ký sinh
Hình 4.8: Các hệ số S tương ứng với bộ thơng số ký sinh được xác định
Hình 5.1: Giao diện mơ phỏng
Hình 5.2: Kết quả sắp xếp 30 module ở lần chạy 1
Hình 5.3: Phân tích kết quả sắp xếp 30 module ở lần chạy 1
Hình 5.4: Kết quả sắp xếp với 30 module ở lần chạy 2

HVTH: Toáng Đức Thành


Hình 5.5: Phân tích kết quả sắp xếp 30 module ở lần chạy 2
Hình 5.6: Kết quả sắp xếp 42 module ở lần chạy 1
Hình 5.7: Phân tích kết quả sắp xếp 42 module ở lần chạy 1
Hình 5.8: Kết quả sắp xếp 42 module ở lần chạy 2

Hình 5.9: Phân tích kết quả sắp xếp 42 module ở lần chạy 2
Hình 5.10: Kết quả sắp xếp 42 module ở lần chạy 3
Hình 5.11: Phân tích kết quả sắp xếp 42 module ở lần chạy 3

HVTH: Tống Đức Thành


DANH SÁCH CÁC BẢNG

Bảng 1.1: Dữ liệu thiết kế hàm Y(X)
Bảng 1.2: Kết quả chạy giải thuật GP cho bài tốn tìm hàm Y(X)
Bảng 2: Các phần tử chính của linh kiện HEMT (GaAs 0.2-200) tại điện áp phân
cực Vgs= - 1V, Vds = 2V
Bảng 4.1: Bộ thông số ký sinh và sai số tương ứng qua các lần chạy giải thuật với
12 biến ký sinh
Bảng 4.2: Giá trị được xác định của Lg, Ld, Ls, C2
Bảng 4.3: Bộ thông số ký sinh và sai số tương ứng qua các lần chạy giải thuật với 8
biến ký sinh
Bảng 4.4: Các giá trị được giữ lại để tính trị trung bình của bộ thông số ký sinh
Bảng 4.5: Giá trị được xác định của bộ thơng số ký sinh

HVTH: Tống Đức Thaønh


TỪ VIẾT TẮT
2DEG

2 Dimensional Electron Gas

AlGaAs

Aluminum Gallium Aresnide

DSR

Dead Space Ratio

InGaAs

Indium Gallium Aresnide

GaAs

Gallium Aresnide

GA

Genetic Algorithm

GP

Genetic Programming

HEMT

High Electron Mobility Transistor

PHEMT

pseudomorphic High Electron Mobility Transistor

MESFET

Metal-Semiconductor Field Effect Transistor

MMIC

Monolithic microwave integrated circuit

MOCVD

Metal Organic Chemical Vapor Depostition

MBE

Molecular Beam Epitaxy

PIPE

Probabilistic Incremental Programe Evolution

SOC/IP

System on Chip / Interllectual Property modules

VHDL

Hardware Description Languages

HVTH: Tống Đức Thành

HVTH: Tống Đức Thành


Chương 1

CBHD: TS.Phan Hồng Phương

Chương 1
TÌM HIỂU TỔNG QUAN GIẢI THUẬT
DI TRUYỀN

Giải thuật di truyền là tên gọi chung cho các kỹ thuật lập trình sử dụng phương
thức tiến hóa trong tự nhiên để giải các bài tốn tìm kiếm trong môi trường đa
biến.Ý niệm thuật giải di truyền (Genetic Algorithm-GA) xuất hiện trước vì ban đầu
chúng chỉ được áp dụng lên cấu trúc dữ liệu dạng chuỗi nhị phân. Về sau, một
hướng phát triển mới được đưa ra nhằm áp dụng thuật giải này trên các cấu trúc dữ
liệu tổng quát của chương trình và được gọi là lập trình di truyền (Genetic
Programming-GP).Trong chương này, chúng ta sẽ tìm hiểu các nguyên lý, cơ chế
hoạt động và các ứng dụng của hai kỹ thuật lập trình trên.

1.1 Tìm hiểu thuật giải di truyền (Genetic Algorithm)
1.1.1 Vấn đề tối ưu toàn cục
Dạng hàm số thường được dùng để thử nghiệm trong kỹ thuật tối ưu toàn cục là
hàm Rastringis:

Trang 1

HVTH: Tống Đức Thành

Chương 1

CBHD: TS.Phan Hồng Phương

Hình 1.1: Đồ thị hàm Rastringis
Hàm này có rất nhiều điểm cực tiểu cục bộ và chỉ có duy nhất 1 điểm cực tiểu
tồn cục tại giá trị (0,0). Vấn đề đặt ra là phải xác định điểm cực tiểu toàn cục này
trong thời gian nhanh nhất có thể. Thực tế, trong kỹ thuật có rất nhiều bài toán tối
ưu mà số lượng biến lên đến hàng chục, thậm chí hàng trăm biến.Việc tìm kiếm
điểm tối ưu tồn cục cho những bài tốn có khơng gian tìm kiếm lớn như thế tốn rất
nhiều thời gian và lãng phí tài ngun tính tốn. Một kỹ thuật tìm kiếm đặc biệt có
thể rút ngắn thời gian tìm điểm tối ưu toàn cục được biết đến là thuật giải di truyền
(Genetic Algorithms - GA). Thuật giải này tìm điểm tối ưu tồn cục bằng phương
pháp duyệt qua khơng gian tìm kiếm đại diện mà khơng thật sự đi qua từng điểm
của tịan bộ khơng gian.Với cách tiếp cận trên, GA có thể xét sự tác động đồng thời
của tất cả các biến lên hàm mô tả đối tượng trong thời gian nhanh nhất có thể mà
khơng rơi vào các điểm tối ưu cục bộ.

1.1.2 Nguyên lý hoạt động của thuật giải di truyền
Thuật giải di truyền là kỹ thuật tìm kiếm tối ưu hóa dựa trên quy luật tiến hóa
của con người và các sinh vật trong tự nhiên .Ý tưởng này được John Henry
Holland , đại học Michigan triển khai và xuất bản thành sách năm 1975. Nền tảng lý

Trang 2

HVTH: Tống Đức Thành

Chương 1

CBHD: TS.Phan Hồng Phương

thuyết của thuật giải di truyền dựa trên biểu diễn chuỗi nhị phân và lý thuyết sơ đồ
[1].
Sơ đồ được định nghĩa là một biểu diễn khơng gian con của khơng gian tìm
kiếm. Khơng gian này là tập tất cả các chuỗi nhị phân trong không gian lời giải mà
với mọi vị trí trong chuỗi, giá trị nhị phân trùng với giá trị của sơ đồ. Mỗi sơ đồ cụ
thể ứng với 2 k chuỗi lời giải, với k là số ký tự đại diện (*) có trong sơ đồ.
VD: Sơ đồ (1*10001*1010) có k = 2 khớp với 2 2 = 4 chuỗi nhị phân:
101000101010, 101000111010, 111000101010, 111000111010.
Gọi Fo là độ thích nghi trung bình của sơ đồ, nó sẽ được xác định bằng giá trị
trung bình của độ thích nghi của 4 chuỗi nhị phân trong ví dụ nói trên.
Gọi Fs là độ thích nghi trung bình của tồn bộ các lời giải có trong một quần
thể.
Sơ đồ (1*10001*1010), tức khơng gian con tìm kiếm (1*10001*1010) được
gọi là trên trung bình nếu tỉ lệ

Fo
> 1 . Rõ ràng với sơ đồ trên trung bình, thuật giải
Fs

di truyền có được một tập lời giải tương đối tốt trong tồn bộ khơng gian tìm kiếm.
Việc sử dụng sơ đồ trên trung bình, tức chỉ xét 2 k lời giải có độ thích nghi tốt thay
vì xét tịan bộ khơng gian tìm kiếm với 2 m lời giải đã rút ngắn thời gian tìm kiếm rất
nhiều lần ( m là chiều dài chuỗi bit).Tuy nhiên nếu chỉ sử dụng 1 sơ đồ trên trung
bình, tập lời giải này chỉ có tính chất tối ưu cục bộ. Muốn tìm được lời giải tối ưu
tồn cục, GA phải xét nhiều sơ đồ trên trung bình.Vấn đề là GA duy trì các sơ đồ
như thế nào qua các thế hệ tiến hóa để đạt được giá trị tối ưu tồn cục.

Theo định nghĩa, mỗi sơ đồ có hai thuộc tính đặc trưng: bậc và chiều dài.
Bậc của sơ đồ được quy định là số lượng các bit cố định (0,1) và chiều dài là
khoảng cách giữa 2 vị trí bit cố định nằm ở đầu và cuối sơ đồ.
VD:

Trang 3

HVTH: Tống Đức Thành


Chương 1

CBHD: TS.Phan Hồng Phương

S1=(***101*110)
S2=(****10**0*)
Sơ đồ S1 có bậc bằng 6 và sơ đồ S2 có bậc bằng 3
Chiều dài của sơ đồ S1 = 10 - 4 = 6 và của S2 = 9-5 = 4
Khái niệm bậc giúp cho việc tính tốn xác suất sống cịn của sơ đồ do ảnh
hưởng của đột biến, trong khi chiều dài giúp tính xác suất sống cịn của sơ đồ do
ảnh hưởng của phép lai ghép.
GA bắt đầu bằng việc khởi tạo ngẫu nhiên một chuỗi quần thể có n lời giải,
mỗi lời giải là một chuỗi nhị phân có chiều dài m bit. Tiếp theo là q trình tiến hóa
tái kết hợp với hai phép toán lai ghép và đột biến.Quá trình chọn lọc sẽ sao chép
một số chuỗi lời giải có độ thích cao để hình thành quần thể trung gian.Q trình
này khơng tạo ra điểm mới trong khơng gian tìm kiếm của GA. Nhiệm vụ của nó là
duy trì các sơ đồ trên trung bình cho thế hệ kế tiếp để thực hiện các phép lai ghép và
đột biến.
Trong phép lai ghép, các chuỗi lời giải trong quần thể mới được chọn lọc sẽ
hoán đổi các chuỗi bit cho nhau theo một quy luật ngẫu nhiên. Điều này làm thay

đổi cấu trúc khơng gian tìm kiếm của giải thuật.
Gọi p c là xác suất lai ghép, δ (S ) là chiều dài của sơ đồ.
Xác suất bị loại của sơ đồ S qua phép lai ghép được xác định như sau:
pd ( S ) = p c

δ (S )
m −1

(1.1)

Do đó, xác suất tồn tại của sơ đồ này là:
ps ( S ) = 1 − p c

δ (S )
m −1

Trang 4

(1.2)

HVTH: Tống Đức Thành