Ảnh hoạt động hội thảo Tái cấu trúc doanh nghiệp do TS. Lê Thẩm Dương tổ chức

<span class='text_page_counter'>(1)</span><div class='page_container' data-page=1>

<b>TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN </b>

<b>KHOA </b>

<b>Đ</b>

<b>I</b>

<b>Ệ</b>

<b>N T</b>

<b>Ử</b>

<b> VI</b>

<b>Ể</b>

<b>N THƠNG </b>

<b>PHỊNG THÍ NGHIỆM XỬ LÝ SỐ VÀ HỆ THỐNG NHÚNG (DESLab) </b>

<b>CH</b>

<b>ƯƠ</b>

<b>NG TRÌNH H</b>

<b>Ọ</b>

<b>C </b>

<b>L</b>

<b>Ớ</b>

<b>P THI</b>

<b>Ế</b>

<b>T K</b>

<b>Ế</b>

<b> LOGIC TRÊN FPGA </b>

<b>& L</b>

<b>Ớ</b>

<b>P THI</b>

<b>Ế</b>

<b>T K</b>

<b>Ế</b>

<b> H</b>

<b>Ệ</b>

<b> TH</b>

<b>Ố</b>

<b>NG NHÚNG TRÊN FPGA </b>

<b>I.</b> <b>LỚP THIẾT KẾ LOGIC TRÊN FPGA </b>
Gồm 10 bài thực tập, thời gian 4 tiết/bài

<i>Lab 1</i>: Chuyển mạch, Led và các bộđa hợp (Switches, Lights, and Multiplexers)
<i>Lab 2</i>: Số và hiển thị số (Numbers and Displays)

<i>Lab 3</i>: Các bộ chốt, Flip Flop và thanh ghi (Latches, Flipflops, and Registers)
<i>Lab 4</i>: Bộđếm (Counters)

<i>Lab 5</i>: Đồng hồ và bộđịnh thời (Clocks and Timers)

<i>Lab 6</i>: Các bộ cộng, trừ và nhân (Adders, Subtractors, and Multipliers)
<i>Lab 7</i>: Máy trang thái hữu hạn (Finite State Machines)

<i>Lab 8</i>: Sử dụng bộ nhớ nhúng (Memory Blocks)
<i>Lab 9</i>: Thiết kế một CPU đơn giản (A Simple Processor)
<i>Lab 10</i>: Thiết kế một CPU nâng cao (An Enhanced Processor)
<b>II.</b> <b>LỚP THIẾT KẾ HỆ THỐNG NHÚNG TRÊN FPGA </b>

Gồm 10 bài thực tập, thời gian 4 tiết/bài

<i>Lab 1</i>: Thiết kế một hệ thống nhúng đơn giản trên FPGA dùng CPU mềm NIOS II (Design a simple
embedded system on FPGA using soft CPU NIOS II )

<i>Lab 2</i>: Giao tiếp vào ra đơn giản (Simple I/O interface).

<i>Lab 3</i>: Tạo một thành phần cho SoPC (create a SoPC component)
<i>Lab 4</i>: Sử dụng SRAM và DRAM (Using SRAM and DRAM)

<i>Lab 5</i>: Trao đổi dữ liệu dùng phương pháp hỏi vòng và ngắt (Data transfer using polling and
interrupt)

<i>Lab 6</i>: Truyền dữ liệu theo phương pháp DMA (Data transfer using DMA)
<i>Lab 7</i>: Điều khiển Bus và phân xử Bus (Bus control and bus arbitration)
<i>Lab 8</i>: Gỡ rối chương trình dùng SignalTap (Debug with Signaltap)

</div>
<span class='text_page_counter'>(2)</span><div class='page_container' data-page=2>

<b>III.LỚP KỸ THUẬT LAYOUT CHIP CƠ BẢN: </b>

Gồm 5 bài lý thuyết và 8 bài thực tập, thời gian 4 tiết/ buổi:
<i>Lý thuyết 1: </i>Công nghệ CMOS và cấu trúc transistor MOSFET
<i>Lab 1</i>: Làm quen hệđiều hành Linux

<i>Lý thuyết 2</i>: Quy trình thiết kế vi mạch CMOS, giới thiệu phần mềm Cadence và thư viện công
nghệ thiết kế

<i>Lab 2</i>: Sử dụng phần mềm Cadence Composer để vẽ schematic
<i>Lab 3</i>: Mô phỏng mạch điện với Cadence Spectre

<i>Lý thuyết 3</i>: Các quy tắc layout và kỹ thuật layout
<i>Lab 4</i>: Vẽ layout mạch điện 1

<i>Lab 5</i>: Vẽ layout mạch điện 2

<i>Lý thuyết 4</i>: Kỹ thuật kiểm tra thiết kế DRC, LVS
<i>Lab 6</i>: Kiểm tra thiết kế layout dùng DRC và LVS
<i>Lý thuyết 5</i>: Các mạch điện CMOS cơ bản

<i>Lab 7</i>: Thiết kế và layout mạch CMOS cơ bản

<i>Lab 8</i>: Thiết kế và layout mạch CMOS cơ bản – tiếp theo

<b>Chứng nhận:</b>Đạt điểm kiểm tra được cấp chứng nhận của trường ĐHKHTN

<b>Học phí mỗi lớp:</b> 850.000 đ, riêng sinh viên (có thẻ sinh viên) 750.000 đ. Sinh viên của Khoa Điện

tử - Viễn thông trường ĐHKHTN 600.000 đ.

<b>Khai giảng:</b> Lớp 1 ngày <b>11/11/2009</b>, Lớp 2 ngày <b>12/11/2009, </b>Lớp 3 ngày <b>13/11/2009,</b>

<b>Ghi danh: Văn phịng Trung Tâm Điện tử Máy tính (m</b>ặt tiền, ĐT: 38.321.998, 38.655.458 sáng,

chiều, tối thứ 2-7)

</div>

<!--links-->