Khóa luận tốt nghiệp K37

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.94 MB, 53 trang )

(1)<div class='page_container' data-page=1>

TRƯỜNG ĐẠI HỌC ĐÀ LẠT 
KHOA KỸ THUẬT HẠT NHÂN

LÊ VĂN HÓA – 1310530

XÂY DỰNG KHỐI ADC BẰNG PHƯƠNG PHÁP XẤP XỈ LIÊN TIẾP

DÙNG CHO HỆ PHỔ KẾ ĐO GAMMA

KHÓA LUẬN TỐT NGHIỆP KỸ SƯ

GIÁO VIÊN HƯỚNG DẪN

TS. ĐẶNG LÀNH

</div>
(2)<div class='page_container' data-page=2>

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ...

... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ...

Lâm Đồng, ngày ….. tháng …… năm ……
Giáo viên hướng dẫn

</div>
(3)<div class='page_container' data-page=3>

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN

... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ... 
 ...

... 
 ... 
 ... 
 ... 
 ... 
 ...

Lâm Đồng, ngày ….. tháng …… năm ……
Giáo viên phản biện

</div>
(4)<div class='page_container' data-page=4>

LỜI CẢM ƠN

Trong quá trình thực hiện nghiên cứu và thực hiện khóa luận xin chân thành 
cảm ơn TS. Đặng Lành đã tận tình giúp đỡ để tơi có thể hồn thành khóa luận một 
cách tốt nhất.

Xin chân thành cảm ơn ban giám hiệu nhà trường, khoa kỹ thuật hạt nhân đã 
tạo điều kiện thuận lợi nhất cho tơi trong q trình học tập. Cám ơn các thầy cô khoa 
kỹ thuật hạt đã tận tình truyền đạt để tơi có những kiến thức vững vàng trong học tập 
cũng như trau dồi thêm nhiều kinh nghiệm quý báu trong cuộc sống.

Xin cảm ơn gia đình, bạn bè đã ln ở bên cạnh cổ vũ động viên và giúp đỡ 
tôi, luôn tạo điều kiện tốt nhất để tơi có thể thực hiện ước mơ học đại học và chinh 
phục kiến thức mới.

Đà lạt, ngày 15 tháng 11 năm 2017 
Sinh viên

</div>
(5)<div class='page_container' data-page=5>

DANH MỤC TỪ VIẾT TẮT

Viết tắt

Tiếng Anh

Tiếng Việt

A/D

Analog to Digital Conversion

Biến đổi tương tự sang số

ADC

Analog to Digital Converter

Phép biến đổi tương tự sang

số

BUSY

Busy

Bận biến đổi

CONVST Conversion Start

Khởi phát chu trình biến đổi

D/A

Digital to Analog Conversion

Biến đổi số sang tương tự

DAC

Digital to Analog converter

Bộ biến đổi số sang tương tự

DACC

Data Accepted

Chấp nhận dữ liệu

DNL

Differential Non Lineariry

Độ Phi tuyến vi phân

DREADY Data Ready

Dữ liệu sẵn sàng

DT

Dead time

Thời gian chết

ECON

Enable Conversion

Cho phép biến đổi

EOC

End Of Conversion

Chấm dứt chu trình biến đổi

INL

Integral Non Lineariry

Độ phi tuyến tích phân

LSB

Least Significant Bit

Bit trọng số thấp nhất

LT

Live time

Thời gian trôi qua

MCA

Multi-Channel Analyzer

(mode)

( chế độ) Phân tích đa kênh

MCD

Multi-channel Data Processing

Xử lý dữ liệu đa kênh

MSB

Most Significant Bit

Bit trọng số cao nhất

PD

Peak Detection

Phát hiện đỉnh

RD/WR

Read/Write

Đọc/Viết

RSS

Reference Setup System

Hệ thống (thiết lập) tham

chiếu

RT

Real time

Thời gian thực

SAR

Successive Approximation

Register (method)

(phương pháp sử dụng)

Thanh ghi xấp xỉ liên tiếp

SUT

System Under Test

Hệ thống cần kiểm tra

</div>
(6)<div class='page_container' data-page=6>

iii

DANH MỤC BẢNG

Bảng 1 Các đặc điểm của những loại ADC thường dùng ... 4

Bảng 2 Mô tả chức năng của các ngõ vào/ra ... 17

Bảng 3 Bảng mã input/output lý tưởng cho AD7899-1... 21

Bảng 4 Giá trị các cặp thế-kênh thu được khi kiểm tra INLADC8K ... 29

Bảng 5 Độ phi tuyến tích phân của hệ kiểm tra và hệ chuẩn ... 32

Bảng 6 Kết quả kiểm tra độ phi tuyến vi phân của SUTADC8K và 
RSSAccuspec ... 34

Bảng 7 Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2 ... 35

Bảng 8 Bảng so sánh kết quả χ2 của hệ SUT và RSS... 36

Bảng 9 Số đếm tích lũy theo thời gian thực và độ lệch số đếm giữa hai hệ đo .. 36

</div>
(7)<div class='page_container' data-page=7>

DANH MỤC HÌNH

Hình 1 Sơ đồ khối bộ biến đổi tương tự - số ... 3

Hình 2 Đồ thị thời gian của điện áp vào và điện áp ra của mạch lấy mẫu ... 4

Hình 3 Các tín hiệu của ADC Wilkinson trong q trình đo đạc ... 6

Hình 4 Quá trình hoạt động của tụ ... 7

Hình 5 Nguyên tắc hoạt động của ADC flash ... 8

Hình 6 Mạch cơ bản của ADC xấp xỉ liên tiếp ... 9

Hình 7 Sự xuất hiện của tạp âm ... 11

Hình 8 Hiệu ứng khe ... 13

Hình 9 Tính INL của ADC ... 14

Hình 10 Dạng mạch tuyến tính thang đối ... 15

Hình 11 Sơ đồ khối chức năng của AD7899 ... 16

Hình 12 Sơ đồ chân AD7899 ... 19

Hình 13 Cấu trúc đầu vào Analog AD7899-1 ... 20

Hình 14 Sử dụng xung nhịp ngồi ... 22

Hình 15 Giản đồ thời gian biến đổi tuần tự (chế độ EOC)... 22

Hình 16 Giản đồ thời gian biến đổi tuần tự (chế độ BUSY)... 23

Hình 17 Sơ đồ cấu trúc khối của ADC xấp xỉ liên tiếp ... 24

Hình 18 Giản đồ thời gian của ADC8K ... 26

Hình 19 Sơ đồ thuật tốn của ADC8K ... 27

Hình 20 Cấu hình kiểm tra độ phi tuyến tích phân INLADC8K ... 29

Hình 21 Đường biểu diễn INL của ADC8K cần kiểm tra. ... 31

Hình 22 Đường biểu diễn INL của hệ tham chiếu chuẩn ... 32

Hình 23 Cấu hình kiểm tra độ phi tuyến vi phân DNLADC8K ... 33

Hình 24 Phổ tuyến tính vi phân của hệ SUT dùng khối ADC8K ... 33

Hình 25 Phổ thực tế thu nhận được trong quá trình kiểm tra ... 38

Hình 26 Sờ đồ nguyên lý 1 ... 41

Hình 27 Sơ đồ nguyên lý 2 ... 42

Hình 28 Phổ thu nhận được ... 43

</div>
(8)<div class='page_container' data-page=8>

v
MỤC LỤC

LỜI CẢM ƠN ... i

DANH MỤC TỪ VIẾT TẮT ... ii

DANH MỤC BẢNG ... iii

DANH MỤC HÌNH ... iv

MỤC LỤC ... v

MỞ ĐẦU ... 1

CHƯƠNG 1 - TỔNG QUAN ... 3

1.1. Phép biến đổi tương tự - số ... 3

1.2. Các đặc trưng và tính ưu việt của ADC ... 4

1.3. Chức năng và phân loại ADC ... 5

1.3.1. Chức năng của ADC ... 5

1.3.2. Các loại ADC ... 5

1.3.2.1. ADC WILKINSON ... 5

1.3.2.2. ADC rất nhanh (ADC flash) ... 8

1.3.2.3. ADC xấp xỉ liên tiếp ... 9

1.3.2.4. Một số loại ADC khác ... 10

1.3.3. Các yêu cầu kỹ thuật của ADC ... 10

1.3.4. Sai số trong biến đổi tương tự - số ... 11

1.3.4.1. Sai số tính tốn ... 11

1.3.4.2. Sai số động ... 12

1.3.4.3. Sai số bù, sai số tăng ích và sai số tuyến tính ... 13

1.4. Vi mạch ADC xấp xỉ liên tiếp AD7899 ... 15

1.4.1. Mạch tuyến tính hóa bằng thang đối chứng ... 15

1.4.2. Sơ đồ khối chức năng ... 16

1.4.3. Thông số kỹ thuật ... 16

1.4.4. Chức năng ngõ vào ra ... 17

1.4.5. Những điểm nổi bật của AD7899 ... 18

1.4.6. Mô tả mạch ... 19

1.4.6.1. Bộ phận giữ/lấy mẫu ... 19

1.4.6.2. Bộ phận tham chiếu ... 19

1.4.6.3. Bộ phận ngõ vào tương tự ... 20

1.4.6.4. Loại AD7899-1 ... 20

1.4.7. Giản đồ thời gian và chu trình điều khiển ... 21

</div>
(9)<div class='page_container' data-page=9>

1.4.7.2. Chọn lựa xung nhịp cho chu trình biến đổi ... 21

1.4.7.3. Chế độ EOC ... 22

1.4.7.4. Chế độ BUSY ... 23

1.4.7.5. Đọc dữ liệu AD7899 ... 23

CHƯƠNG 2 - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC XÂP XỈ 
LIÊN TIẾP 8K ... 24

2.1.Thiết kế ADC xấp xỉ liên tiếp 8K ... 24

2.1.1.Sơ đồ cấu trúc khối ... 24

2.1.2.Nguyên tắc hoạt động và giản đồ thời gian ... 25

2.1.3.Lưu đồ thuật toán và giải thích lưu đồ ... 26

2.2.Bố trí thí nghiệm hiệu chỉnh thiết bị và quét phổ ... 29

2.2.1.Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân 
(INL) ... 29

2.2.2.Thí nghiệm kiểm tra độ phi tuyến vi phân của khối ADC8K 
(DNLADC8K) ... 32

2.2.3.Thí nghiệm kiểm tra Khi bình phương ... 34

2.2.4.Kiểm tra độ chuẩn xác về số đếm và tần suất dữ liệu vào – ra của 
ADC8K ... 36

CHƯƠNG 3 - KẾT QUẢ VÀ THẢO LUẬN ... 37

KẾT LUẬN ... 39

TÀI LIỆU THAM KHẢO ... 40

</div>
(10)<div class='page_container' data-page=10>

1
MỞ ĐẦU

Ở nước ta hiện nay, ngành công nghiệp điện tử chế tạo các vi mạch đang có
xu hướng phát triển tích cực (dự án thiết kế vi mạch ADC (hợp tác với
Telecom-Paristech, Công ty NXP Pháp). Tuy nhiên do nguồn nhân lực chưa được phát triển
mạnh mẽ, các nhóm nghiên cứu mới khó tiếp cận được với kỹ thuật của thế giới, bên
cạnh đó, các chuyên gia cho lĩnh vực linh kiện vi mạch còn hạn chế. Trên thực tế
chúng ta có thể nhập khẩu các thiết bị từ nước ngồi để phục vụ cho cơng tác nghiên
cứu và giảng dậy. Tuy nhiên, việc nhập khẩu các thiết bị có rất nhiều hạn chế như:
giá thành cao, việc tự phát triển của sinh viên và cán bộ bị thụ động, đặc biệt là ngành
kỹ thuật hạt nhân địi hỏi sự vận dụng tích cực, linh hoạt kiến thức vào trong thực tế.
Trên thế giới ngành công nghiệp sản xuất vi mạch phát triển đa tạo tiền đề cho
việc nghiên cứu xây dựng thiết bị hạt nhân. Đặc biệt khối ADC là mạch hết sức quan
trọng trong việc phát triển nghiên cứu và đào tạo ngành hạt nhân. Chính vì vậy nhiều
cơng ty như Ortec, Canberra,.. đã thương mại hóa các sản phẩm.

Tại Việt Nam, các trường đại học luôn tập trung, quan tâm tới việc nghiên cứu,
thiết kế và xây dựng các thiết bị học tập trong đó có thiết bị của ngành kỹ thuật hạt
nhân. Bằng việc nghiên cứu đó giúp sinh viên và cán bợ nâng cao được kiến thức
chuyên môn kỹ năng áp dụng lý thuyết vào thực nghiệm. Đặc biệt, nganh kỹ thuật
hạt nhân là ngành đang được chú trọng phát triển, việc xây dưng hệ thiết bị kỹ thuật
hạt nhân trong đó có xây dựng khối ADC là mợt mục tiêu lớn. Ngoài mục đích ứng

dụng ADC cho hệ để ghi đo bức xạ ion hố mà ADC cịn được dùng để xây dựng các
hệ phổ kế triệt Compton theo phương pháp đối trùng, hoặc đo bức xạ ở chế đợ trùng
phùng. Vì vậy việc nghiên cứu chế tạo khối ADC là hướng nghiên cứu phát triển lâu
dài, góp phần phát triển nhân lực ngành kỹ thuật hạt nhân.

Mục tiêu của khóa luận là tham gia nghiên cứu, xây dựng một phần trong hệ
thiết bị tổng thể 8K. Thiết kế, chế tạo khối ADC8K dùng trong thực nghiệm ghi, đo
bức xạ, cung cấp khối ADC8K vừa nêu trên để hình thành hệ thiết bị hạt nhân ghi,
đo bức xạ dùng trong đào tạo chuyên ngành kỹ thuật hạt nhân.

</div>
(11)<div class='page_container' data-page=11>

hóa ghi đo được trong hệ thiết bị phân tích đa kênh và sử dụng chương trình mô phỏng
thiết bị Proteus để hỗ trợ khả năng mô phỏng kết quả có thể đạt được bằng lý thuyết
đối với sơ đồ thiết kế chi tiết của khối ADC8K.

Nợi dung của khóa luận: Nêu lên tình hình nghiên cứu, thiết kế xây dựng thiết
bị hạt nhân nói chung và mạch ADC nói riêng ở trong và ngoài nước, đánh giá tính
cần thiết của việc thực hiện khóa luận. Khóa luận cịn nêu lên tổng quan về phép biến
đổi tương tự - số, các loại ADC, phân loại, đánh giá ưu điểm và nhược điểm của
chúng đồng thời tổng quan về cấu tạo, các nguyên tác hoạt động, các chế độ, chức
năng ngõ vào ra của vi mạch AD7899. Đưa ra phương pháp nghiên cứu, thiết kế, xây
dựng khối ADC xấp xỉ liên tiếp 8K, đồng thời bố trí thí nghiệm hiệu chỉnh và đánh
giá đợ chính xác của sản phẩm đạt được.

Khóa luận gồm 3 chương chính:

Chương 1:Tổng quan về ADC như các đặc trưng ưu việt, chức năng và phân loại
cũng như nguyên tắc hoạt động của các loại ADC. Nêu lên thông số đăc trưng và
chức năng của vi mạch AD7899.

Chương 2: Nghiên cứu, thiết kế, xây dựng khối ADC xấp xỉ liên tiếp. Thiết kế ADC
xấp xỉ liên tiếp 8K, giải thích ngun tắc hoạt đợng và lưu đồ thuật tốn, bố trí thí
nghiệm hiệu chỉnh và kiểm tra đợ chính xác.

</div>
(12)<div class='page_container' data-page=12>

CHƯƠNG 1 - TỔNG QUAN 
1.1. Phép biến đổi tương tự - số

Biến đổi tương tự - số (ADC) là biến đổi điện áp vào ( giá trị tương tự) thành
các số (giá trị số) tỉ lệ với nó.

Nguyên tắc làm việc của bộ chuyển đổi tương tự - số.

Nguyên tắc làm việc:

Tín hiệu tương tự được đưa đến mợt mạch lấy mẫu, tín hiệu ra mạch lấy mẫu
được đưa đến mạch lượng tự hóa làm trịn với đợ chính xác

±

𝑸

𝟐

.

Sau mạch lượng tử hóa là mạch mã hóa. Trong mạch mã hóa, kết quả lượng
tử hóa được sắp xếp lại theo mợt quy luật nhất định phụ thuộc vào loại mã yêu cầu.

Trong nhiều loại ADC, quá trình lượng tử hóa và mã hóa xảy ra đồng thời,
lúc đó khơng thể tách rời hai quá trình đó.

Xem xét cụ thể nhiệm vụ cơ bản của các khối chức năng trong sơ đồ khối
trong hình 1.

Mạch lấy mẫu có nhiệm vụ lấy mẫu tín hiệu tương tự tại những thời điểm
khác nhau tức là rời rạc hóa tín hiệu về mặt thời gian. Giữ cho biên đợ điện áp tại
các thời điểm lấy mẫu không đổi trong quá trình chuyển đổi tiếp theo.

</div>
(13)<div class='page_container' data-page=13>

Mạch lượng tử hóa làm nhiệm vụ rời rạc hóa tín hiệu tương tự về mặt biên
đợ. Nhờ q trình lương tử hóa, tín hiệu tương tự bất kỳ được biểu diễn bởi một số
nguyên lần mức lượng tử:

𝑍

𝐷𝑖

= 𝑖𝑛𝑡

𝑋𝐴𝑖

𝑄

=

𝑋𝐴𝑖

𝑄

−

∆𝑋𝐴𝑖

𝑄 (1)

Trong đó:

ZDi :tín hiệu số tại thời điểm i
XAi: tín hiệu tương tự ở thời điểm i
Q: mức lượng tử

∆XAi: số dư trong phép lượng tử hóa

Int: phần nguyên

1.2. Các đặc trưng và tính ưu việt của ADC

Bảng 1 Các đặc điểm của những loại ADC thường dùng

STT ADC nhanh

(flash ADC)

ADC
Wilkinson

ADC xấp xỉ
liên tiếp
1 Tốc độ biến đổi Nhanh nhất Chậm nhất Đủ nhanh
2 Khả năng thu nhận

số đếm (cps) Cao nhất Thấp nhất Đủ cao

</div>
(14)<div class='page_container' data-page=14>

STT ADC nhanh

(flash ADC)

ADC
Wilkinson

ADC xấp xỉ

liên tiếp

3 Thời gian chết (%) Lớn nhất Lớn hơn Nhỏ nhất

4 Độ phân giải năng

lượng,FWHM (keV) Tồi nhất Tốt nhất Đủ tốt

5 Kiểu biến đổi Song song Nối tiếp Song song

1.3. Chức năng và phân loại ADC 
1.3.1.Chức năng của ADC

ADC đo biên độ cực đại của xung dạng tương tự và chuyển đổi giá trị đó thành
chữ số nhị phân. Ngõ ra dạng số tỷ lệ với biên độ tương tự ngõ vào ADC. Đối với các
xung tới tuần tự, ngõ ra dạng số từ ADC được kết nối với một bộ nhớ chuyên dụng,
hoặc một máy tính và được sắp xếp thành một biểu đồ, biểu đồ này thể hiện phổ của
ngõ vào tương ứng với biên đợ xung [4]. Tín hiệu tương tự ngõ vào bộ biến đổi ADC
được cấp từ ngõ ra bộ khuếch đại phổ kế. Thông qua các chức năng của bộ khuếch
đại, chẳng hạn chọn lựa cực tính, hình thành xung, hồi phục đường cơ bản hoặc chống
hiệu ứng chồng chập, tín hiệu tương tự sẽ được ADC biến đổi thành chữ số nhị phân;
tức được lượng tử hoá. Chữ số BCD này được khối xử lý đa kênh thu nhận và gửi dữ
liệu đến máy tính nhằm hình thành phổ bức xạ.

1.3.2.Các loại ADC

ADC Wilkinson, ADC rất nhanh (ADC flash), và ADC xấp xỉ liên tiếp, ADC
sigma-delta..v..v.

1.3.2.1. ADC WILKINSON

</div>
(15)<div class='page_container' data-page=15>

Hình 3a: ngõ ra của khuếch đại phổ kế

Hình 3b: ngõ ra bợ phân biệt ngưỡng dưới

Hình 3c Tín hiệu tụ nhớ trong quá trình xả

Hình 3d: Xung nhịp điều khiển

Hình 3e: Xung nhịp điều khiển

Hình 3f: Chu trình bợ nhớ

Hình 3g: Mở cổng thời gian chết

</div>
(16)<div class='page_container' data-page=16>

Khi điện áp trên tụ đạt đến không, trạng thái đếm của đồng hồ xung chấm dứt.
Thời gian xả của tụ điện tỷ lệ với biên độ xung gốc, số Nc được ghi trong địa chỉ truy
cập và tỷ lệ thuận với biên độ xung. Trong chu kỳ bợ nhớ (hình 3e và 4c), số xung
Nc nằm trong bộ nhớ chương trình và một số đếm được bổ sung vào nội dung của vị
trí đó, giá trị Nc thường được gọi là "số kênh". ADC thường có sẵn với ít nhất là 256
kênh cho các ứng dụng yêu cầu độ phân giải thấp và 16.384 kênh đáp ứng yêu cầu độ
phân giải cao. Đối với các ADC Wilkinson, thời gian đo của ADC có sự hiện diện

Hình 4a Q trình nạp của tụ điện

Hình 4b Quá trình xả của tụ điện

</div>
(17)<div class='page_container' data-page=17>

của thời gian chết. Thời gian chết toàn phần của khối ADC bằng thời gian bận biến
đổi cộng với thời gian chết của linh kiện thiết kế theo công thức: TDT total = Tbusy
+ TDT of Ics.

1.3.2.2. ADC rất nhanh (ADC flash)

Hình 5 mơ tả các ngun tắc của ADC rất nhanh, ADC rất nhanh được xây
dựng bằng cách bố trí mợt ch̃i các bợ so sánh để mỡi ngưỡng so sánh là một thặng
dư không đổi trong điện áp ΔV trên ngưỡng về bản chất. ADC rất nhanh là ch̃i
phân tích xung chiều cao bằng nhau về đợ rợng cửa sổ và ngưỡng. Khi đầu vào tín
hiệu tương tự đạt biên độ tối đa [4], kết quả của bộ so sánh được đưa vào bộ mã hóa
đầu ra kỹ thuật số như minh họa trong hình 5 là mợt hai-bit (hoặc bốn kênh) ADC rất
nhanh. Nếu biên độ của xung tương tự nằm giữa các mức của bộ so sánh 2 và 3, mã
nhị phân ngõ ra là 0010b (tương đương với số thập phân 2).

</div>
(18)<div class='page_container' data-page=18>

9
1.3.2.3. ADC xấp xỉ liên tiếp

ADC xấp xỉ liên tiếp được minh họa trong hình 6. Suốt thời gian tăng của xung
ngõ vào tương tự, chuyển mạch S1 đóng và thế trên tụ C1 hình thành do sườn tăng
của tín hiệu ngõ vào. Khi tín hiệu vào đạt biên đợ cực đại, S1 mở, tụ C lưu thế lớn
nhất của tín hiệu ngõ vào. Sau khi phát hiện biên đợ đỉnh của tín hiệu vào, ADC xấp
xỉ liên tiếp bắt đầu chu trình đo. Trước hết, bit trọng số cao nhất của bộ biến đổi số
sang tương tự (DAC) được xác lập, khi bộ so sánh xác định rằng thế ngõ ra DAC lớn
hơn biên độ tín hiệu V¬s thì bit trọng số cao nhất được xoá [3, 4]. Trái lại, khi thế
ngõ ra DAC nhỏ hơn Vs, bit trọng số cao nhất được giữ nguyên trong điều kiện xác
lập trức đó.

Kết quả, phép kiểm tra tương tự như vậy được tiến hành bằng cách bổ sung bit
trọng số cao nhất tiếp theo. Chu trình này được lặp lại cho đến khi tất cả bit đều được
kiểm tra. Tập hợp các bit trong thanh ghi dịch, điều khiển DAC ở cuối thời điểm kiểm
tra là một chữ số biểu thị biên đợ tín hiệu tương tự ngõ vào. Chữ số nhị phân Nc này
là địa chỉ định vị bợ nhớ mà tại đó mợt số đếm được cợng thêm để tạo thành biểu đồ
đặc trưng cho phổ biên đợ xung. Nếu ADC có n bit (2n kênh ), n chu trình kiểm tra
được địi hỏi đề hồn tất tác vụ phân tích, và tác vụ này hồn tồn tương tự đối với
tất cả biên đợ xung.

Logic
điều khiển

Giá trị
dòng của

Nc
Bộ chuyển

đổi số
-tương tự

Bộ đệm
ngõ ra

Kích hoạt
ngõ ra
Giữ/lấy mẫu

Cổng
tuyến tính

</div>
(19)<div class='page_container' data-page=19>

Các chu trình kiểm tra có thể được rút gọn bằng cách thay thế bợ so sánh đơn
bởi ADC rất nhanh. Chẳng hạn, trong mợt ADC xấp xỉ liên tiếp 16 bit thì mợt ADC
rất nhanh thì 6 bit được sử dụng để xác định 5 bit trong chu trình đầu tiên, 5 bit kế
tiếp trong chu trình thứ hai và 6 bit cịn lại trong chu trình thứ 3.

1.3.2.4. Một số loại ADC khác

ADC sigma-delta: Dạng ADC này đã trở thanh cơng cụ số hóa âm thanh cho
máy tính, thiết bị số hóa phân giải cao giá thành thấp, và cho máy xử lí tín hiệu số
khơng cần tốc đợ số hóa cao (hoặc nếu font biểu diễn cho phép, sẽ đóng cả vai trị
chủn đổi sigma-delta). Bởi đặc tính của tần số đáp ứng và trung bình tín hiệu cũng
tốt như ADC đường dốc kép và Voltage to Frequency Conversion ADC, phân giải
tốt hơn nhiều chuyển đổi xấp xỉ liên tiếp và tốt ngang hệ Voltage to Frequency
Conversion ADC, nhưng phần cứng thì đơn giản và ít lệch, trong những năm gần đây,
chuyển đổi sigma-delta đã trở nên rất thông dụng. ADC duy nhất không bị mất đi sự
phổ biến là chuyển đổii flash.

ADC mã hóa delta, ADC tích phân sườn đơi hoặc đa sườn, ADC mã hoá delta,
ADC Pipelined, ADC Integrating.

1.3.3.Các yêu cầu kỹ thuật của ADC

Độ phân giải :Độ phân giải của một ADC biểu thị bằng số bit của tín hiệu số
đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, đợ chính xác càng cao.

Dải động, điện trở đầu vào: Mức logic của tín hiệu số đầu ra và khả năng chịu
tải (nối vào đầu vào).

Độ chính xác tương đối: Nếu lý tưởng hóa thì tất cả các điểm chủn đổiphải
nằm trên mợt đường thẳng. Đợ chính xác tương đối là sai số của các điểm chuyển đổi
thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngồi ra cịn u cầu ADC khơng bị
mất bit trong tồn bợ phạm vi hoạt đợng.

Tốc đợ chủn đổi: Tốc độ chuyển đổi được xác định thời gian bởi thời gian
cần thiết hồn thành mợt lần chủn đổi A/D. Thời gian này tính từ khi xuất hiện tín
hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.

Hệ số nhiệt độ: Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi
nhiệt đợ biến đổi 10 0C trong phạm vi nhiệt độ hoạt động cho phép với điều kiện mức 
tương tự đầu vào không đổi.

</div>
(20)<div class='page_container' data-page=20>

Công suất tiêu hao.

1.3.4.Sai số trong biến đổi tương tự - số 
1.3.4.1. Sai số tính tốn

Khi biến đổi các giá trị tưong tự (Analog) thành số (Digital) với số bit hữu hạn
thường xuất hiện sai số hệ thống. Các sai số này gọi là sai số lượng tử. Theo hình
minh hóa vào khoảng +1/2 ULSB tức là có trị số bằng một nửa sai số của điện áp vào
cần thiết để làm thay đổi mã trong các bit trẻ. Nếu bằng một bộ biến đổi D/A ta biến
đổi ngược số nhận được thành điện áp thì sẽ phát hiện sai số lượng tử dưới dạng tạp
âm.

Bên cạnh sai số hệ thống do lượng tử hố cịn có sai số đáng kể do mạch gây
ra. Nếu các điểm giữa của các bậc fren đường gấp khúc lý tưởng ở hình 7 được nối
liền với nhau thì ta có mợt đường thẳng với mợt hệ số góc duy nhất xuất phát từ gốc
toạ đợ. Trong các bộ biến đổi A/D thực tế đường thẳng này không xuất phát từ điểm
0 (sai số dịch) và đợ nghiêng của nó khác 1 (sai số khuếch đại). Sai số khuếch đại
trong dải biến đổi tín hiệu là nguyên nhân gây ra độ lệch hằng số tương đối giữa trị
số gia và trị số nguyên thuỷ. Ngược lại, sai số dịch lại tạo ra sai số hằng số tuyệt đối.

</div>
(21)<div class='page_container' data-page=21>

Sai số hệ thống do lượng tử hố có thể dẫn tới tình trạng phi tuyến tính của
đặc tuyến trong trường hợp các bậc không đều nhau. Khi xác định các sai số tuyến
tính người ta hiệu chỉnh các vị trí 0 và hiệu chỉnh đợ khuếch đại rồi phát hiện độ lệch
lớn nhất giữa điện áp vào và đường thẳng lý tưởng. Trị số này sau khi giảm đi sai số
lượng tử bằng ½ ULSB thí chính là tổng các sai số phi tuyến.

1.3.4.2. Sai số động

Trong các vôn kế số, xuất phát từ hiện tượng là: trong suốt thời gian biến đổi
thì điện áp vào là khơng đổi. Khi xử lý tín hiệu, ngược lại điện áp vào lại liên tục biến
đổi. Trong xử lý số, qua các khoảng thời gian bằng nhau ta tiến hành lấy mẫu điện áp
biến động ở lối vào bằng các phần tử nhớ-trích mẫu. Các số liệu này được biến đổi
thành dạng số nhờ bộ biến đổi A/D. Dãy số tương ứng chỉ mô tả đủ chính xác tín hiệu
liên tục ở lối vào khi thoả mãn định lý về rời rạc hoá: tần số lấy mẫu fA ít nhất là phải

lơn hơn 2 lần tần số lớn nhất của tín hiệu fmax. Vì thế thời gian biến đổi của bợ biến

đổi A/D cần phải nhỏ hơn 1/2 fmax.

Trong phạm vi ứng dụng này, để đánh giá đợ chính xác thì các tham số của bợ
biến đổi A/D và phần tử nhớ-trích mẫu phải được khảo sát kết hợp. Thí dụ, sẽ khơng
có ý nghĩa sử dụng bợ biến đổi A/D 12 bít mà phần tử nhớ-trích mẫu sau thời gian
tác động không tăng đến trị số bằng 1/212 ≈ 0,025% dải đo.

Một sai số động khác gây ra bởi độ bất định thời gian ∆tA của điểm lấy mẫu
kéo theo độ bất định của giá trị ∆U của điện áp mẫu (hình 8). Thời gian của khe chỉ
tạo ra một độ trễ cố định. Khi tính tốn sai số cực đại ta giả thiết rằng tín hiệu vào là
hình sin có tần số bằng tần số cực đại cho phép fmax. Độ nghiêng lớn nhất của đường
xuất hiện lúc đi qua không : dU

|

t=o

= U

̂ω

max (2)

Từ đó ta có các số biên đợ:

∆𝑈 = 𝑈̂𝜔

𝑚𝑎𝑥

∆𝑡

𝐴 (3)

Nếu nó cần phải nhỏ hơn trị số của mức lượng tử ULSB của biến đổi A/D thì
điều kiện thời gian của khe có dạng:

∆𝑡

𝐴

<

𝑈𝐿𝑆𝐵

𝑈̂𝜔𝑚𝑎𝑥

=

𝑈𝐿𝑆𝐵
1

2𝑈𝑚𝑎𝑥𝜔𝑚𝑎𝑥

(4)

</div>
(22)<div class='page_container' data-page=22>

1.3.4.3. Sai số bù, sai số tăng ích và sai số tuyến tính

Sai số bù và tăng ích trong ADC giống như sai số bù và tăng ích trong bợ
khuếch đại. Nếu mợt ADC có sai số bù thì sẽ có mợt sự dịch chủn hệ thống trong
giá trị của điện áp ngưỡng T(k) từ giá trị bình thường. T(k) là mửc ngưỡng giữa các
mã. Có khả năng xác định được sai số bù từ phép đo điện áp ngưỡng đơn tại điểm
giữa của khoảng chuyển đổi. Nhưng nếu phép đo này có sai số tăng ích và sai số phi
tuyến, thì thường xác định sai số bù. Một phương pháp đo rất hay dùng là phương
pháp bình phương nhỏ nhất để đặt giá trị ngưỡng T(k) tới giá trị T(k) lý tưởng. Giá
trị bù cần thiết để có được sự thích hợp tốt nhất của gía trị thực tế với giá trị lý tưởng
là giá trị bù của bộ chuyển đổi.

Cũng như vậy, sai số tăng ích là một khoảng của điện áp ngưỡng cao hơn hoặc
thấp hơn so với giá trị tuyệt đối. Một cách tương đương, sai số tăng ích tồn tại nếu độ
rộng thu của mã trung bình cao hơn hoặc thấp hơn so vói giá trị Q bình thường. Thêm
vào đỏ, sai số tăng ích có thể đạt được bằng cách tạo ra đường thích hợp nhất (trên
đồ thị đặc tuyến) của giá trị T(k) với giá trị lý tưởng của nó.

Sai số tuyến tính được định nghĩa mợt cách truyền thống bằng đợ phi tuyến
tích phân (INL - Integral NonLinearity) và độ phi tuyến vi phân (DNL - Differential
NonLinearity).

 Độ phi tuyến tích phân

</div>
(23)<div class='page_container' data-page=23>

Đợ phi tuyến tích phân (INL) [12] là giá trị xác định độ lệch cực đại khỏi
đường thẳng trong mối tương quan giữa số kênh và năng lượng của ADC. Đối với
mỗi đỉnh, giá trị kênh lý tưởng Ci quan hệ tới biên độ và giá trị thực tế Cr. Độ lệch

cực đại, ΔCmax, thu được theo toàn cự Cmax, định giá trị INL theo phần trăm được tính:

INL = (𝐶𝑖−𝐶𝑟)𝑚𝑎𝑥

𝐶𝑚𝑎𝑥

. 100%

. (5)

Ở đó: Cr là số kênh trung tâm thu được từ phép đo thực nghiệm, Ci là số kênh
lý tưởng từ đường khớp tuyến tính , Cmax là số kênh lớn nhất trong ADC (4K, 8K,
16K,…),.

ΔC

max

= (C

– C

)

max

.

(6)

Thông thường INL của các hệ ADC tốt xấp xỉ ± 0.1% là giá trị ưu việt. Hình
14 biểu diễn mối quan hệ giữa đường cong định chuẩn các giá trị đo đạc trong hệ
thống với đường khớp tuyến tính bậc nhất để tính INL [4].

 Độ phi tuyến vi phân

Độ phi tuyến vi phân (DNL) [12] là giá trị xác định sự biến thiên lớn nhất của
độ rộng kênh. Tất cả kênh đo phải khởi phát ngẫu nhiên để tích lũy số đếm, sau thời
gian dài, phổ sẽ liên tục; đợ lệch cực đại khỏi giá trị trung bình của các số đếm cho

</div>
(24)<div class='page_container' data-page=24>

phép xác định DNL của ADC. Nếu giá trị trung bình đã tính cho các số đếm là Nav,
độ lệch cực đại là :

ΔNmax = (Nx - Nav)max (7)

Ở đó NX là số đếm trong kênh x thì DNL theo phần trăm được tính bằng:

𝐷𝑁𝐿 = ∆𝑁𝑚𝑎𝑥

𝑁𝑎𝑣 × 100% (8)
1.4. Vi mạch ADC xấp xỉ liên tiếp AD7899

1.4.1.Mạch tuyến tính hóa bằng thang đối chứng

Mặc dù các ADC xấp xỉ liên tiếp có số bit thích hợp đáp ứng đợ phân giải cao
của hệ phổ kế, song độ phi tuyến vi phân lại không đồng nhất kéo theo ảnh hưởng
đến độ phân giải [11, 12]. Độ phi tuyến vi phân điển hình bằng ½ bit trọng số thấp
nhất (tức là 50%). Vấn đế này được khắc phục bằng cách bổ sung tác vụ tuyến tính
hóa nhờ thang đối chứng như trong hình 10.

Sau khi mỗi xung được phân tích, bợ đếm 8 bit tăng, kết quả thế tương tự được
bổ sung cho tín hiệu ngõ vào trước khi phân tích bằng ADC xấp xỉ liên tiếp. Giả sử
chữ số trong bộ đếm 8 bit là m, thơng qua tác vụ bổ chính thì bợ biến đổi ADC xấp
xỉ liên tiếp sẽ có số kênh cao hơn.

</div>
(25)<div class='page_container' data-page=25>

Về mặt dạng số, khi trừ bớt giá trị m tại ngõ ra ADC xấp xỉ liên tiếp thì mợt
chữ số sẽ được bù ngược lại vào giá trị bình thường của nó. Khi bợ đếm 8 bit tăng
trên tồn dải sau mỡi xung vào, bợ đếm đó sẽ lấy giá trị trung bình của quá trình phân
tích biên độ xung trên dải 256 kênh liền kề trong ADC xấp xỉ liên tiếp. Tác vụ này sẽ
rút gọn độ phi tuyến vi phân xấp xỉ 1%.

Ưu điểm của ADC xấp xỉ liên tiếp có sử dụng phương pháp tuyến tính hố
bằng Thang đối chứng là: đợ phi tuyến vi phân thấp, thời gian biến đổi ngắn và thời
gian biến đổi này độc lập với biên độ xung. Thời gian biến đổi trong khoảng từ 2 μs
đến 20μs là thích hợp với khả năng phân giải ADC từ 1.000 đến 16.000 kênh.

1.4.2.Sơ đồ khối chức năng

Sơ đồ chức năng của AD7899 được mô tả như hình 11.

1.4.3.Thông số kỹ thuật

 AD7899 là bộ biến đổi tương tự sang số nhanh, tiêu thụ công suất thấp,

 14 bit hoạt động với nguồn thế một chiều 5V,
Vi mạch này bao gồm các thành phần như sau:

 Tầng biến đổi A/D xấp xsỉ liên tiếp 2.2μs,

 Tầng khuếch đại giữ và lấy mẫu,

 Thế tham chiếu 2.5V,

</div>
(26)<div class='page_container' data-page=26>

 Tầng giao động phát xung nhịp,

 Mạch xác lập điều kiện ngưỡng tín hiệu,

 Tầng giao diện song song tốc độ cao,

 Vi mạch này nhận dải tín hiệu tương tự ngõ vào gồm ±10V; ±5V; ±2,5V; 0
đến 2,5V và 0 đến 5V,

 Việc bảo vệ quá thế tại ngõ vào tương tự cho phép thế ngõ vào không làm

nguy hại đến vi mạch,

 Tốc độ biến đổi có thể được điều khiển bằng bợ dao đợng phát xung nhịp nợi
hoặc bởi xung nhịp ngồi,

 Tín hiệu khởi phát chu trình biến đổi (COVNST) xác lập chế đợ giữ/lấy mẫu
và khởi đợng chu trình biến đổi,

 BUSY/EOC chỉ ra rằng chu trình biến đổi đã chấm dứt,

 Dữ liệu được đọc từ bộ biến đổi AD7899 thông qua tuyến dữ liệu song song
14 bit nhờ các tín hiệu CS và RD,

 Tần suất dữ liệu vào ra cực của AD7899 là 400kSPS.
1.4.4.Chức năng ngõ vào ra

Việc mơ tả cấu hình chân của vi mạch AD7899 được trình bày trong bảng 2
Bảng 2 Mơ tả chức năng của các ngõ vào/ra

Chân số Kí hiệu Mô tả

1 VREF

Thế tham chiếu ngõ vào/ra, có thể truy cập tham chiếu
trong (2,5V ± 20mV) hoặc trích xuất tạo tham chiếu
ngoài. Tụ liên kết một chiều 0.1 μF được nối giữa chân
này và đất.

2, 6 GND Chân nối đất, chân này nên được kết nối với đất tương
tự của hệ thống.

3, 4 VINA, VINB Các ngõ vào nhận tín hiệu tương tự.

5 VDD Nguồn nuôi dương 5V ± 5 %

7 – 13 DB13–DB7 7 bit dữ liệu ngõ ra ba trạng thái, trong đó bit dữ liệu 13
là MSB

15 VDRIVE

</div>
(27)<div class='page_container' data-page=27>

Chân số Kí hiệu Mô tả

16 – 22 DB6 – DB0 Các ngõ ra dữ liệu ba trạng thái từ bit 6 đến bit 0. Bit 0
là LSB

23 BUSY/ EOC̅̅̅̅̅̅

Ngõ ra bận biến đổi/chấm dứt biến đổi. Ngõ ra dạng số
biểu thị một chu trình đang biến đổi hoặc đã hoàn tất.
Chức năng của ngõ ra này được xác định bởi trạng thái
của tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ ở cuối chu trình biến đổi.

24 RD̅̅̅̅ Ngõ vào đọc dữ liệu. Ngõ vào logic hiệu lực thấp được
dùng với /CS thấp cho phép xuất dữ liệu ngõ ra.

25 CS̅̅̅ Ngõ vào chọn lựa vi mạch (chip). Thiết bị sẽ được chọn
lựa khi tín hiệu ngõ vào /CS hiệu lực thấp.

26 CONVST̅̅̅̅̅̅̅̅̅̅̅

Ngõ vào logic khởi phát biến đổi. Tác vụ chuyển trạng
thái từ thấp lên cao ở ngõ vào xác lập chế độ giữ/lấy
mẫu và khởi phát biến đổi.

27 CLKIN

Ngõ vào xung nhịp biến đổi. Khi CLKIN hiệu lực thấp,
bộ AD7899 sẽ dùng tần số xung nhịp nợi sẵn có để biến
đổi.

28 STBY̅̅̅̅̅̅̅

Ngõ vào chế độ chuẩn. Ngõ vào logic được sử dụng để
xác lập thiết bị ở chế độ tiết kiệm năng lượng hoặc chế
độ chuẩn. Để hoạt động, /STBY phải hiệu lực cao.
1.4.5.Những điểm nổi bật của AD7899

AD7899 đặc trưng cho kiểu ADC nhanh (2.3μs) với tốc độ lấy mẫu lên đến
400kSPS.

AD7899 hoạt động với nguồn 5V và công suất tiêu tán là 80mW đây là vi
mạch lý tưởng đối với những ứng dụng tiêu tốn công suất thấp và sử dụng trong các
hệ thiết bị xách tay (di động).

AD7899 sở hữu chế độ giao diện song song tốc đợ cao. Giao diện này có thể
hoạt đợng ở chế độ 3V hoặc 5V cho phép dễ dàng kết nối với các bộ vi xử lý, vi điều
khiển và xử lí tín hiệu số kiểu 3V hoặc 5V.

</div>
(28)<div class='page_container' data-page=28>

19
1.4.6.Mô tả mạch

1.4.6.1. Bộ phận giữ/lấy mẫu

Bộ khuếch đại giữ/lấy mẫu trên AD7899 cho phép ADC để biến đổi chính xác
tín hiệu ngõ vào thành chữ số 14bit. Băng thông ngõ vào của mạch giữ/lấy mẫu lớn
hơn tốc độ Nyquist của ADC ngay cả khi ADC hoạt động ở tốc độ tối đa là 400 kSPS
(tức là mạch giữ/lấy mẫu có thể xử lý tần số ngõ vào vượt quá 200kHz). Hoạt động
của mạch giữ/lấy mẫu giúp người thiết kế phát hiện được tín hiệu đỉnh (peak
detection). Bộ khuếch đại giữ/lấy mẫu trên kênh ngõ vào tại sườn lên của (CONVST̅̅̅̅̅̅̅̅̅̅̅)
. AD7899 có khả năng lấy mẫu đồng thời nhiều hơn 1 kênh. Khi chấm dứt chu trình
biến đổi tác vụ biến đổi A/D sẽ trở về chế độ sẵn sàng chờ biến đổi chu trình kế tiếp.
Thời gian thu nhận của bộ khuếch đại giữ/lấy mẫu bắt đầu vào thời điểm này.

1.4.6.2. Bộ phận tham chiếu

AD7899 có chân tham chiếu duy nhất, VREF, xuất ngưỡng trong 2.5V để vi
mạch hoạt động theo tần số giao đợng chuẩn; hoặc nối nguồn tham chiếu ngồi để
mạch hoạt đợng với tần số xung nhịp ngồi.

Để sử dụng dữ liệu của chức năng tham chiếu trong, tụ điện liên kết một chiều
0,1 μF được nối từ chân VREF xuống đất. Điện áp xuất hiện ở chân này được nối đến
bộ đệm trước khi đưa vào ADC. Nếu điện thế này được dùng như thế tham chiếu


AD7899 
28 
27 
26

25 
24 
23 
22 
21 
20 
19 
18 
17 
16 
15 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
VREF 
GND
VINB 
VINA 
VDD

GND
DB13
DB12
DB11
DB10
DB9
DB8
DB7
OPGND
/ STBY 
CLIN
/CONVST
/CS 
/ RD
BUSY/ *EOC
DB0
DB1
DB2
DB3
DB4
DB5
DB6
VDRIVE

</div>
(29)<div class='page_container' data-page=29>

ngồi, nó sẽ được đệm cách ly bởi trở 6kΩ. Dung sai của tham chiếu nội là ± 10 mV
ở 25°C.

1.4.6.3. Bộ phận ngõ vào tương tự

AD7899 gồm có ba loại: AD7899-1, AD7899-2, và AD7899-3. Đối với
1 thì ngõ vào nhận tín hiệu ± 10V, 2 nhận tín hiệu 5V và
AD7899-3 nhận tín hiệu ± 2,5V. Dòng chảy qua ngõ vào phụ thuộc dải thế tương tự ngõ vào.
Dòng lớn nhất khi tín hiệu lưỡng cực được áp đến ngõ vào, ứng với ± 10V.

1.4.6.4. Loại AD7899-1

Hình 13 chỉ ra bợ phận ngõ vào tương tự của AD7899-1. Ngõ vào này hoạt
động với dải biên độ ± 10V hoặc ± 5V. Trong trường hợp ± 5V (tín hiệu lưỡng cực)
các ngõ VINA và VINB được nối chung thế ngõ vào. Đối với ± 10V, VINB nối GND
và thế ngõ vào cấp cho VINA. Các ngõ VINA và VINB là đối xứng và có thể hoán
đổi vị trí. Đối với AD7899-1, R1 = 4kΩ, R2 = 16kΩ, R3 = 16kΩ và R4 = 8kΩ. Tầng
ra qua điện trở được nối tiếp với tầng trở kháng vào cao của bộ khuếch đại giữ/lấy
mẫu.

Tác vụ chuyển mã diễn ra với chuỗi giá trị nguyên lẻ liên tiếp LSB (tức là 1/2
LSB, 3/2 LSBs, 5/2 LSBs, 7/2LSBs, …) mà độ lớn LSB tuân theo công thức 1LSB =
FSR/16.384. Đối với dải + 10V, 1 LSB = 10V/8.192 = 1,22 mV.

</div>
(30)<div class='page_container' data-page=30>

Bảng 3 Bảng mã input/output lý tưởng cho AD7899-1

Ngõ vào tương tự Ngõ ra số và mã chuyển đổi 
+FSR/2 – 3/2 LSB2 011 . . . 110 to 011 . . . 111

+FSR/2 – 5/2 LSB 011 . . . 101 to 011 . . . 110
+FSR/2 – 7/2 LSB 011 . . . 100 to 011 . . . 101
GND + 3/2 LSB 000 . . . 001 to 000 . . . 010

GND + 1/2 LSB 000 . . . 000 to 000 . . . 001
GND – 1/2 LSB 111 . . . 111 to 000 . . . 000
GND – 3/2 LSB 111 . . . 110 to 111 . . . 111
–FSR/2 + 5/2 LSB 100 . . . 010 to 100 . . . 011
–FSR/2 + 3/2 LSB 100 . . . 001 to 100 . . . 010
–FSR/2 + 1/2 LSB 100 . . . 000 to 100 . . . 001
1.4.7.Giản đồ thời gian và chu trình điều khiển

1.4.7.1. Khởi phát biến đổi

Việc biến đổi được bắt đầu bằng cách áp dụng cho tín hiệu sườn dốc lên
(𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅). Tác vụ đặt trong chức năng giữ và phân tích tín hiệu vào ở chế đợ giữ/lấy
mẫu và bắt đầu biến đổi. Trạng thái biến đổi được chỉ định bởi tín hiệu chức năng kép
BUSY/(𝐸𝑂𝐶̅̅̅̅̅̅). AD7899 có thể hoạt động trong hai chế độ kết thúc biến đổi (𝐸𝑂𝐶̅̅̅̅̅̅) và
chế độ bận BUSY. Chế độ hoạt động được xác định bởi trạng thái của (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) ở
cuối chu trình biến đổi.

1.4.7.2. Chọn lựa xung nhịp cho chu trình biến đổi

AD7899 có bợ giao đợng nợi được dùng để kiểm sốt q trình biến đổi với
tần số nội tương ứng chu kỳ xung nhịp là 2.2μs. Trên sườn lên của (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅),
AD7899 sẽ kiểm tra trạng thái của chân CLKIN (xung nhịp vào). Nếu CLKIN thấp,
AD7899 sẽ sử dụng tần số giao động nội để biến đổi; trái lại khi CLKIN cao (xem
hình 1.8), nó sẽ dùng xung nhịp ngoài để biến đổi.

</div>
(31)<div class='page_container' data-page=31>

22
1.4.7.3. Chế độ EOC

Tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ bình thường là cao. Khi CONVST̅̅̅̅̅̅̅̅̅̅̅ xuống thấp, mợt chu trình
biến đổi sẽ bắt đầu. Trạng thái của tín hiệu CONVST̅̅̅̅̅̅̅̅̅̅̅ được kiểm tra ở cuối của chu

trình biến đổi. Ở chế đợ EOC̅̅̅̅̅̅, các tín hiệu RD̅̅̅̅ và CS̅̅̅ được nối đất và cho phép tự động
đọc kết quả biến đổi. Giản đồ thời gian cho chế độ hoạt đợng EOC̅̅̅̅̅̅ được thể hiện trong
hình 15.

</div>
(32)<div class='page_container' data-page=32>

23
1.4.7.4. Chế độ BUSY

Tín hiệu (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) bình thường là thấp. Khi (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) lên cao, chu trình
biến đổi sẽ bắt đầu ở sườn lên. Trạng thái của tín hiệu (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) được kiểm tra ở
cuối của chu trình biến đổi. Ở chế đợ BUSY thì BUSY/(𝐸𝑂𝐶̅̅̅̅̅̅) giữ nguyên mức thấp
ho đến khi sườn tăng kế tiếp của (𝐶𝑂𝑁𝑉𝑆𝑇̅̅̅̅̅̅̅̅̅̅̅) lên cao. Giản đồ thời gian cho chế đợ
hoạt đợng BUSY được biểu diễn trong hình 16.

1.4.7.5.

Đọc dữ liệu AD7899

Dữ liệu được đọc từ vi mạch AD7899 thông qua tuyến dữ liệu 14-bit nhờ các
tín hiệu (𝐶𝑆̅̅̅̅) và (𝑅𝐷̅̅̅̅). Các ngõ vào (𝐶𝑆̅̅̅̅) và (𝑅𝐷̅̅̅̅) được mở nội bộ để cho phép kết
quả biến đổi được hiệu lực trên tuyến dữ liệu. Các đường dữ liệu từ DB0 đến DB13
sẽ rời khỏi ba trạng thái khi cả (𝐶𝑆̅̅̅̅) và (𝑅𝐷̅̅̅̅) có logic thấp. Vì vậy, (𝐶𝑆̅̅̅̅) thường trực
logic thấp và tín hiệu (𝑅𝐷̅̅̅̅) được sử dụng để truy cập kết quả biến đổi. Hình 15 và
hình 16 chỉ ra các đặc trưng của quá trình đọc dữ liệu.

</div>
(33)<div class='page_container' data-page=33>

CHƯƠNG 2 - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC 
XÂP XỈ LIÊN TIẾP 8K

2.1. Thiết kế ADC xấp xỉ liên tiếp 8K 
2.1.1. Sơ đồ cấu trúc khối

Sơ đồ cấu trúc ADC xấp xỉ liên tiếp 8K cụ thể như sau:

</div>
(34)<div class='page_container' data-page=34>

2.1.2. Nguyên tắc hoạt động và giản đồ thời gian

Tín hiệu ngõ ra dương, đơn cực có biên đợ đủ lớn từ phía khuếch đại phổ kế
được đưa tới ngõ vào ADC. Tín hiệu này giữ nguyên trạng thái nhờ mạch lặp lại ngõ
vào. Mạch kéo dài đỉnh xung làm nhiệm vụ mở rộng thời gian nạp – xả tương ứng
với các sườn tăng, giảm của tín hiệu được kéo dài. Tác vụ đó được thực hiện nhờ
mạch giữ và lấy mẫu thơng qua tụ nhớ C.

Tín hiệu nhớ trên tụ C được tách làm hai nhánh thực hiện song hành hai tác
vụ: tác vụ hình thành xung logic để đưa đến tầng điều khiển logic, xung này báo cho
ADC7899 biết rằng mạch phát hiện đỉnh đã dò được trạng thái đỉnh hiệu lực; đồng
thời tín hiệu tương tự đó được đưa đến ngõ vào mạch cợng.

Mạch cợng làm nhiệm vụ trợn tín hiệu vừa nêu và tín hiệu đã được bổ chính
về sai số đợ rợng kênh. Kết quả tín hiệu ngõ ra của mạch cộng đáp ứng được yêu cầu
về tính chất đồng nhất giữa các kênh và tín hiệu này được đưa tới ngõ vào của bộ biến
đổi AD7899 sau khi đã được sửa dạng xung. Để bợ biến đổi AD7899 hoạt đợng được
mạch cần có tầng điều khiển logic.

Tầng điều khiển logic làm nhiệm vụ như sau: tín hiệu start được gửi đến
AD7899 báo cho vi mạch này biết rằng chu trình biến đổi bắt đầu, lúc đó tín hiệu
tương tự ngõ vào sẽ được biến đổi từ tương tự sang số. Quá trình làm việc, AD7899
thực hiện mợt chu trình biến đổi mất 2.2μs thoả mãn 13 bit. Khi kết thúc mợt chu
trình, bợ biến đổi AD7899 sẽ phát tín hiệu trạng thái (Status) để báo cho tầng điều
khiển logic biết rằng dữ liệu dạng số BCD đã sẵn sàng hiệu lực hoá trên tuyến ngõ ra
nội bộ. Khoảng thời gian từ lúc bắt đầu biến đổi đến lúc kết thúc một chu trình 13 bit

chính là thời gian bận làm việc của AD7899; thời gian này được thể hiện qua đợ rợng
thời khoảng của tín hiệu Busy.

Thời gian bận biến đổi Busy của bộ AD7899, khối biến đổi ADC cịn có thời
gian chết nợi bợ của quy trình biến đổi. Vì vậy thời gian chết của khối ADC bằng
Busy cộng với thời gian chết nội bộ. Kết quả tổng thời gian chết Dead time (DT)
được phía ADC gửi đến phía giao diện MCD xử lý. Dữ liệu nợi bộ 13 bit tại ngõ ra
của AD7899 được viết tạm thời vào hai byte chốt dữ liệu thấp (D0 ÷D7) và cao (D8
÷D12). Nhờ tín hiệu mở cổng (OC) hiệu lực thấp, dữ liệu trong hai byte chốt này sẽ
được hiệu lực hoá tại ngõ ra 13 bit địa chỉ ADC từ ADC0 đến ADC12.

</div>
(35)<div class='page_container' data-page=35>

DACC báo cho ADC biết rằng tập hợp dữ liệu đó đã được chấp nhận; chu trình biến
đổi thứ hai được bắt đầu. Quá trình này lặp lại cho đến khi thời gian đòi hỏi của phép
thu nhận và xử lý dữ liệu chấm dứt.Quá trình biến đổi của ADC được trình bày trong
giản đồ thời gian hình 18.

2.1.3. Lưu đồ thuật tốn và giải thích lưu đồ

Lưu đồ thuật tốn của khối ADC8K được trình bày trong hình 19.

Như đã biết, ADC là một khối điện tử chức năng làm nhiệm vụ biến đổi tín
hiệu tương tự sang số dùng trong hệ phổ kế đa kênh để thu nhận sự kiện bức xạ (ion
hố). Trong q trình biến đổi này, từ mợt tín hiệu ngõ vào biến thiên liên tục theo

</div>
(36)<div class='page_container' data-page=36>

thời gian trở thành mợt chữ số được lượng tử hố bất biến theo thời gian và phản ánh
rõ ADC có bóng dáng tương tự lẫn số. Chữ số nhị phân này được khối giao diện và

máy tính xử lý, hiển thị phổ. Nói cách khác, ADC chịu sự điều khiển của MCD qua
phần mềm vì vậy việc phân tích lưu đồ thuật tốn đã cho trong hình 18 là vấn đề cần
thiết.

Khởi phát

Chấm dứt chu trình
Tín hiệu vào

Đơn cực, dương ? Dữ liệu sẵn sàng

? MCD chấp nhận
Đệm tương tự

Xuất dữ liệu nội bộ
Chốt dữ liệu nội bộ

Cho phép đọc dữ liệu

Gửi dữ liệu tới MCD
Hiển thị phổ
Kéo dài đỉnh xung

Nạp vào tụ nhớ
Giữ, lấy mẫu

? E, ∆E

Phát hiện đỉnh
Mở cổng trạng thái

Cho phép biến đổi

? E, ∆E

</div>
(37)<div class='page_container' data-page=37>

Lưu đồ thuật toán hoạt động như sau:

Ở trạng thái ban đầu ADC được khởi phát, tín hiệu ngõ ra từ khuếch đại phổ
kế (1) được kiểm tra cực tính nếu thoả mãn điều kiện Gauss, đơn, phân cực dương thì
tín hiệu này sẽ được lặp lại nhờ tầng đệm tương tự ngõ vào.

Ngõ ra của tầng đệm sẽ được bộ kéo dài đỉnh xung (2) biến đổi thành tín hiệu
có đợ rợng thời gian tính từ thời điểm bắt đầu tA và thời điểm kết thúc tB như đã trình
bày trong giản đồ xung, tín hiệu kéo dài đỉnh xung được nạp vào tự nhớ và thông qua
bộ phận giữ/lấy mẫu (3) thì đỉnh xung (4) sẽ được phát hiện.

Xung đỉnh này chính là tín hiệu số đầu tiên cho phép bộ biến đổi A/D nhận
biết thời điểm bắt đầu biến đổi từ tín hiệu tương tự sang số. Điều kiện để đỉnh được
phát hiện là tín hiệu giữ/lấy mẫu phải thoả mãn điều kiện ngưỡng và cửa sổ năng
lượng.

</div>
(38)<div class='page_container' data-page=38>

2.2. Bố trí thí nghiệm hiệu chỉnh thiết bị và quét phổ

2.2.1. Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân 
(INL)

Để kiểm tra INL của khối ADC8K, cấu hình thí nghiệm được bố trí trong hình
20. Chương trình thu nhận và xử lý phổ được sử dụng là NRI.exe (được phát triển
bằng VC++) để điều khiển khối xử lý dữ liệu MCD8K.

Máy phát xung chuẩn kiểu DB2 – BNC của hãng Berkeley, USA phát tín hiệu
chuẩn đơn cực, dương có thời gian tăng 50 ns, thời gian giảm 20 μs. Ngưỡng dưới
LLD ≈ 22 mV, ngưỡng trên ULD ≈ 10000 mV. Về mặt nguyên tắc, biên đợ tín hiệu
ngõ vào tỷ lệ với năng lượng và biên đợ này sẽ quét tồn thang đo 8192 kênh [11].
Để đạt được điều đó, tiến hành thay đổi từng bước thế tăng dần từ 0 đến 10000 mV,
số bước kiểm tra là 40. Các cặp giá trị tương ứng của thế và kênh được ghi trong bảng
4.

Bảng 4 Giá trị các cặp thế-kênh thu được khi kiểm tra INLADC8K

STT Thế (mV) Cr Ci ΔC

1 21 26 4.839 -21.161

2 195 164 153.665 -10.335

3 435 335 358.942 23.942

4 694 574 580.470 6.470

Máy phát
xung chuẩn
DB2-BNC,
Berkeley
USA
Khuếch

đại 572A
Ortec
ADC
8K
MCD

8K PC1

ADC 8701
Canberra

MCD

Accuspec PC2
Thiết bị tham chiếu

Thiết bị đang kiểm tra

</div>
(39)<div class='page_container' data-page=39>

STT Thế (mV) Cr Ci ΔC

5 937 751 788.313 37.313

6 1195 977 1008.985 31.985

7 1447 1205 1224.526 19.526

8 1693 1401 1434.935 33.935

9 1942 1603 1647.909 44.909

10 2187 1823 1857.463 34.463

11 2447 2037 2079.846 42.846

12 2658 2231 2260.318 29.318

13 2972 2494 2528.889 34.889

14 3203 2687 2726.468 39.468

15 3436 3032 2925.757 -106.243

16 3673 3104 3128.468 24.468

17 3987 3479 3397.039 -81.961

18 4238 3648 3611.724 -36.276

19 4507 3893 3841.805 -51.195

20 4738 4011 4039.384 28.384

21 4984 4321 4249.793 -71.207

22 5241 4491 4469.610 -21.390

23 5491 4733 4683.440 -49.560

24 5683 4891 4847.661 -43.339

25 6054 5218 5164.985 -53.015

26 6272 5381 5351.445 -29.555

27 6472 5545 5522.509 -22.491

28 6783 5828 5788.513 -39.487

29 7038 6059 6006.620 -52.380

30 7375 6307 6294.863 -12.137

31 7579 6483 6469.348 -13.652

32 8016 6826 6843.123 17.123

</div>
(40)<div class='page_container' data-page=40>

STT Thế (mV) Cr Ci ΔC

34 8555 7306 7304.140 -1.860

35 8733 7508 7456.387 -51.613

36 9195 7814 7851.545 37.545

37 9317 7931 7955.894 24.894

38 9482 8050 8097.022 47.022

39 9517 8115 8126.958 11.958

40 9519 8121 8128.669 7.669

Từ bảng số liệu ghi nhận được tiến hành khớp bậc nhất và phương trình đường
khớp là y = 0.85703x – 17.86172 (hình 21), trong đó x biểu thị biên đợ tín hiệu ngõ
vào, y là số kênh kỳ vọng, – 17.86172 là biên độ ở kênh zero và 0.85703 là độ dốc
đường khớp và hệ số xác định là R2 = 0.99975.

Từ hàm khớp y, thế lần lượt các giá trị xi = (21 ÷ 9519) với i chạy từ 1 đến 40
và hàm y = 0.85703x – 17.86172 sẽ thu được 40 giá trị của Ci.

Từ đó tính được ΔCmax = (Ci – Cr)max = 47.022. Dùng công thức INLADC8K =
ΔCmax

Cmax . 100% [4] thu được: INLADC8K =
ΔCmax

Cmax . 100% =
47.022

8121.100% = 0.58% và INL
của hệ RSS: INLADC8K-Canberra = 0.159%. Các kết quả được ghi vào bảng 5.

Kênh

</div>
(41)<div class='page_container' data-page=41>

Bảng 5 Độ phi tuyến tích phân của hệ kiểm tra và hệ chuẩn

STT

INL%

Giá trị

1 Hệ tham chiếu chuẩn dùng ADC8K, Canberra

0.159%

2 Hệ dùng ADC8k vừa xây dựng

0.58%

Song song với việc thực nghiệm đó, ta có đường biểu diễn INL của hệ tham
chiếu thuẩn như sau:

2.2.2. Thí nghiệm kiểm tra độ phi tuyến vi phân của khối ADC8K (DNLADC8K)

Để kiểm tra DNLADC8K, thí nghiệm được bố trí như hình 23. Cấu hình này
gồm có hai nhánh đo độc lập, nhánh trên là hệ chứa ADC cần kiểm tra đặc trưng kỹ
thuật được hình thành từ các khối ADC8K, máy tính, chương trình thu dữ liệu NRI;
nhánh dưới là hệ thiết bị của hãng Canberra gồm AMP 572A, Ortec, ADC 8701,
MCD Accuspec V1.1, phần mềm Series 100 và máy tính.

Máy phát xung DB2 – BNC, Berkeley, USA phát tín hiệu đơn cực, dương đến
ngõ vào bợ khuếch đại AMP 572A. Thời gian hình thành xung của AMP được chọn
là 6 μs để giảm ảnh hưởng thời gian tăng nhanh của xung khi dùng các máy phát xung
chuẩn.

Kênh

</div>
(42)<div class='page_container' data-page=42>

33
Chu trình diễn ra như sau:

Xác lập các thời gian tăng 50 ns và giảm 100 μs trong máy phát xung ngẫu

nhiên. Tiến hành hiệu chỉnh tín hiệu ngõ ra và chọn hệ số khuếch đại của bộ AMP
572A sao cho xung quét đơn cực, dương trong ADC theo dải biên độ cực đại từ 1%
đến 100% (từ 0 V đến 10 V có chu kỳ quét 1 giây và thời gian đặt trước là 36000
giây). Hệ đo được xác lập sao cho số đếm trung bình xấp xỉ 36000, đạt cỡ 1 xung trên
giây (cps) từ máy phát.

Hình 24 Phổ tuyến tính vi phân của hệ SUT dùng khối ADC8K
AMP

572A
Ortec

Máy phát xung
DB2 – BNC
Berkeley, USA

ADC8K MCD8K PC1

ADC
8701
Canberra

MCD
AccuSpec

PC2
Thiết bị đang kiểm

tra

Thiết bị tham

</div>
(43)<div class='page_container' data-page=43>

Khởi động máy phát xung máy phát xung ngẫu nhiên và trình thu dữ liệu ở
chế độ PHA. Theo thời gian, số liệu ngẫu nhiên được tích luỹ vào tất cả kênh và tạo
phổ quét liên tục. Phổ tuyến tính vi phân của hệ SUT được biểu diễn trong hình 24.

Phổ gồm 8K cặp số liệu tương ứng giữa số đếm và kênh và được ghi lại trong
mảng hai chiều. Từ bảng số liệu đó với số đếm toàn dải 8192 kênh là ∑8192i=1 xi =
1473706187, suy ra giá trị trung bình số đếm: Nav  X  179895.7748.

Áp dụng công thức

DNL =

ΔNmax

Nav

. 100%

[9] và từ giá trị Nav tìm được độ

lệch cực đại trong 8192 giá trị độ lệch: ΔNmax = (Nx - Nav)max = 2554.52. Vì vậy, độ
phi tuyến vi phân của ADC8K tính được là: DNLADC8K = (2554.52/179895.7748) x
100% ≈ 1.42%. Thăng giáng thống kê số đếm trong hình 2.10 biểu thị đợ phi tuyến
vi phân DNLADC8K. Bằng cách tính tương tự, thu được độ phi tuyến vi phân của hệ
RSS/DNLRSS ≈ 1.1%. Thời gian chết của hai hệ lần lượt DTSUT = 0.49% và DTRSS =
0.41%. Các cặp giá trị của hai hệ được trình bày trong bảng 6.

Bảng 6 Kết quả kiểm tra độ phi tuyến vi phân của SUTADC8K và RSSAccuspec

TT Thiết bị tđo (s) Vvào
(mV)
Chế
độ
tAMP

μs
Dải
kênh
Số
đếm
DT
(%)
DNL
(%)
1 RSSAccuspec 36000 104 PHA 6 8192 179128 0.41 1.1
2 SUTADC8K 36000 104 PHA 6 8192 179012 0.49 1.42
2.2.3. Thí nghiệm kiểm tra Khi bình phương

Khi xử lý các tín hiệu ngẫu nhiên từ nguồn bức xạ, chất lượng đếm của hệ
được đánh giá qua χ2. Trong chuỗi n phép đo xi, giá trị trung bình 𝑥 ̅được tính: Thực
nghiệm đo mỗi lần là 1000s, tiến hành 15 phép đo liên tục và có thể đánh giá chất
lượng đếm của hệ qua Khi bình phương ( χ2). Trong chuỗi n phép đo xi,

Giá trị trung bình được tính như sau:

𝑥̅ =

∑ 𝑥𝑖
15
1

𝑛

(9)

Phương sai thực nghiệm được tính theo phương trình:

𝑠

=

𝑛

∑

(𝑥

𝑖

− 𝑥̅)

2
𝑛

𝑖=1

(10)

</div>
(44)<div class='page_container' data-page=44>

Các giá trị thực nghiệm được trình bày trong các bảng 7 và 8.

Bảng 7 Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2

i xi 𝑥𝑖 − 𝑥̅ (𝑥𝑖 − 𝑥̅)2

1 89602 -145.33 21121.8

2 89996 248.67 61835.1

3 89512 -235.33 55381.8

4 89984 236.67 56011.1

5 89979 231.67 53669.4

6 89486 -261.33 68295.1

7 89993 245.67 60352.1

8 89986 238.67 56961.8

9 89481 -266.33 70933.4

10 89632 -115.33 13301.8

11 89977 229.67 52746.8

12 89502 -245.33 60188.4

13 89991 243.67 59373.4

14 89605 -142.33 20258.8

15 89484 -263.33 69344.4

𝑥̅ 89747.33

∑ (𝑥𝑖
𝑛

𝑖=1

− 𝑥̅)2 779775.3

s2 51985.02

</div>
(45)<div class='page_container' data-page=45>

Bảng 8 Bảng so sánh kết quả χ2 của hệ SUT và RSS

STT Hệ đo Giá trị

1 SUT2 8.109

2 RSS2 7.495

2.2.4. Kiểm tra độ chuẩn xác về số đếm và tần suất dữ liệu vào – ra của ADC8K 
Độ chuẩn xác về số đếm của hệ thống kiểm tra ADC8K được xác định bằng
cấu hình 2.5 khi sử dụng máy phát xung chuẩn kiểu DB2 – BNC của hãng Berkeley,
USA được tiến hành như sau: hai hệ SUT và RSS phải được xác lập cùng thời gian
hình thành xung và duy trì mọi phép kiểm tra; được khởi phát đồng thời để ghi – đo
và dừng khi thời gian đặt trước chấm dứt; máy phát xung chuẩn được khởi phát bằng
tay, các tần số phát được chọn thuộc dải fmin = 90 Hz đến fmax = 1 MHz, thời gian
đặt trước tpr = 10000s; kiểm tra điều kiện xác lập ngưỡng, cửa sổ để đếm cho cả hai
hệ; tiến hành đo phổ trong chế độ PHA, hoạt động theo chế độ thời gian thực [11].
Độ lệch D% giữa các số đếm tích lũy trong hệ RSS với hệ SUT được gọi là độ chuẩn
xác về số đếm của chúng và được tính theo cơng thức: D% =CrC−Ct

r . 100% (8) [6];

Trong đó : Cr là số đếm ghi được trong RSS; Ct là số đếm tích lũy trong hệ SUT.
Khi thời gian trôi qua bằng thời gian đặt trước tpr, các hệ đo tự động dừng.
Kết quả tích lũy số đếm theo thời gian và độ lệch số đếm giữa hai hệ được trình bày
ở bảng 9.

Bảng 9 Số đếm tích lũy theo thời gian thực và độ lệch số đếm giữa hai hệ đo

Phép
đo
Thời gian
đo (tpr)
Tần số

Phát (f)

Số đếm Cr trong
RSS

Số đếm Ct trong
SUT

Độ lệch số
đếm (D)

1 10000 s 90 Hz 898836 899437 0.067

2 10000 s 500 Hz 4978236 4984116 0.118

3 10000 s 1 kHz 9937265 9942387 0.052

4 10000 s 200 kHz 197946537 198237482 0.147

5 10000 s 700 kHz 6974822513 6989237289 0.207

</div>
(46)<div class='page_container' data-page=46>

CHƯƠNG 3 - KẾT QUẢ VÀ THẢO LUẬN

Khi kiểm tra các tham số đặc trưng kỹ thuật của thiết bị được chế tạo, việc dựa
vào hệ tham chiếu RSS làm cơ sở đánh giá chế độ hoạt động cũng như độ tin cậy của
phương pháp thực hành thể hiện rõ qua số liệu thực nghiệm đã trình bày trong các
bảng đo. Theo bảng 6, độ phi tuyến tích phân INLADC8K lớn gấp
INLADC8K-Accuspec xấp xỉ 3.7 lần nên ảnh hưởng đến khả năng ổn định của đỉnh phổ, tuy nhiên

vì chưa vượt quá 1% nên vẫn ở trong giới hạn chấp nhận. Ngoài ra, hệ số R2 =
0.99975 cho thấy có mối tương quan mạnh giữa biên độ và kênh tương ứng với thăng
giáng thống kê bằng 0.025%. [1] bảng 7 cho thấy độ phi tuyến vi phân của khối
ADC8K là tương đối tốt vì so với DNL tham chiếu chỉ lệch |1.1−1.42

1.1 | = 0.29, lớn hơn
0.29 lần so với tham chiếu chuẩn. Như vậy, DNLADC8K không đạt tiêu chuẩn, song
DNLADC8K chấp nhận được [11]. Trong 15 phép đo kiểm tra χ2, nếu các kết quả χ2
nằm trong khoảng (3.325 ÷ 16.919) thì các phép đếm đó đạt thăng giáng thống kê
bình thường [9] có giới hạn tin cậy 95%. Bảng 8 và 9 cho thấy χ2 của ADC8K thỏa
mãn điều kiện vừa nêu nên độ tin cậy đủ cao về thăng giáng số đếm.

Theo số liệu ở bảng 10, kết quả kiểm tra độ chuẩn xác về số đếm và tần suất
dữ liệu vào-ra của khối ADC8K cho thấy các độ lệch D1% ÷ D4% < 0.15% là tương
đối tốt khi tốc độ xung vào không vượt quá 200 kHz. Kết quả cho thấy D5% và D6%
đạt tới 0.332%. Như vậy, khi tần số xung vào đủ lớn (từ 700kHz trở lên) thì độ lệch
số đếm tương đối cao hơn so với bình thường. Đây là một trong những hạn chế của
khối ADC8K vừa chế tạo phải được khắc phục. Vì vậy, để tránh mất dữ liệu và hạn
chế thời gian chết, tần số xung sử dụng phải nhỏ hơn 700 kHz.

Các đặc trưng của khối ADC được thể hiện trong bảng 10.
Bảng 10 Các đặc trưng của khối ADC

Đặc trưng Thông số

Độ phân giải 8192 kênh

Thời gian biến đổi 2.2µs

Lối vào nhận tín hiệu dương, đơn cực có biên đợ [0 ÷ 10] V

Đợ phi tuyến tích phân INLADC8K 0.58%

Đợ phi tuyến vi phân DNLADC8K 1.42%

</div>
(47)<div class='page_container' data-page=47>

</div>
(48)<div class='page_container' data-page=48>

39
KẾT LUẬN

 Trong khóa luận đã thực hiện được những việc như sau:

Tổng quan được tình hình nghiên cứu và thiết kế thiết bị hạt nhân cũng như
khối ADC trong nước và trên thế giới. Tìm hiểu về chức năng và cách hoạt động của
một số loại ADC.

Đánh giá được ưu nhược điêm của từng loại ADC khác nhau (ADC
Willkinson, ADC flash, ADC xấp xỉ liên tiếp).

Đã đưa ra được sơ đồ cấu trúc của bộ ADC xấp xỉ liên tiếp 8K, xây dựng lưu
đồ thuật toán và giải thích ngun tác hoạt đợng của lưu đồ thuật tốn, giản đồ thời
gian biểu diễn mối tương quan giữa các tín hiệu hình thành và giao tiếp, nguyên tắc
hoạt động của Thang đối chứng.

Nghiên cứu, thiết kế, xây dựng thành công khối ADC xâp xỉ liên tiếp 8K bằng
vi mạch AD7899 có thời gian biến đổi nhanh 2.2µs.

Tiến hành thực hiện hiệu chỉnh và kiểm tra đợ chính xác của khối ADC vừa
mới xây dựng được. Thơng qua đó phát huy được khả năng nghiên cứu và vận dụng
các phương pháp xử lý số liệu, xây dựng cấu đo.

Nâng cao được khả năng sử dụng các phần mềm hỗ trợ như proteus, orcad..v.v.
 Những điểm mới của khóa luận:

Nghiên cứu, xây dựng thành công khối ADC xấp xỉ liên tiếp 8K bằng vi mạch
có tốc đợ biến đổi nhanh 2.2µs.

Xây dựng và đánh giá thực nghiệm ghi – đo của việc kiểm tra chất lượng,
thông số kỹ thuật của thiết bị.

 Ý nghĩa của khóa luận

Khóa luận có ý nghĩa sâu sắc đối với người thực hiện, giúp người thực hiện đề
tài nâng cao chuyên môn, cho phép ứng dụng lý thuyết vào thực tế, giúp người thực
hiện phát huy được kiến thức của mình.

</div>
(49)<div class='page_container' data-page=49>

TÀI LIỆU THAM KHẢO 
[1]. ADC Canberra (1999), 8701 Multichannel Analyzer.

[2]. ANALOG DEVICES (1989), 5 V Single Supply 14-Bit 400 kSPS ADC,
AD7899.

[3]. CANBERRA Industries (2007), Analog to Digital Converter Model 8701.
[4]. EG & G ORTEC (1990), CAMAC ADCs, Memories and Associated Software.
[5]. Genie 2000 Customization Tools Manual, Canberra Industries, Inc.(2002).
[6].

[7].

[8].

[9]. IAEA-TECDOC-602 (1991), Quality control of nuclear medicine instruments,
Vienna.

[10]. IM FAST ComTec (2005), Analog to digtal converter Model 7070.

</div>
(50)<div class='page_container' data-page=50>

41
PHỤ LỤC

Phụ lục 1 Sơ đồ thiết kế ADC XẤP XỈ LIÊN TIẾP 8K

</div>
(51)<div class='page_container' data-page=51>

</div>
(52)<div class='page_container' data-page=52>

Phụ lục 2 Phổ ghi nhận được

</div>
(53)<div class='page_container' data-page=53>

Phụ lục 3 Sản phẩm

</div>

Khóa luận tốt nghiệp K37

<b>LÊ VĂN HÓA – 1310530 </b>

<b>XÂY DỰNG KHỐI ADC BẰNG PHƯƠNG PHÁP XẤP XỈ LIÊN TIẾP </b>

<b>DÙNG CHO HỆ PHỔ KẾ ĐO GAMMA </b>

<b>KHÓA LUẬN TỐT NGHIỆP KỸ SƯ </b>

<b>GIÁO VIÊN HƯỚNG DẪN </b>

<b>TS. ĐẶNG LÀNH </b>

Viết tắt

Tiếng Anh

Tiếng Việt

A/D

Analog to Digital Conversion

Biến đổi tương tự sang số

ADC

Analog to Digital Converter

Phép biến đổi tương tự sang

số

BUSY

Busy

Bận biến đổi

CONVST Conversion Start

Khởi phát chu trình biến đổi

D/A

Digital to Analog Conversion

Biến đổi số sang tương tự

DAC

Digital to Analog converter

Bộ biến đổi số sang tương tự

DACC

Data Accepted

Chấp nhận dữ liệu

DNL

Differential Non Lineariry

Độ Phi tuyến vi phân

DREADY Data Ready

Dữ liệu sẵn sàng

DT

Dead time

Thời gian chết

ECON

Enable Conversion

Cho phép biến đổi

EOC

End Of Conversion

Chấm dứt chu trình biến đổi

INL

Integral Non Lineariry

Độ phi tuyến tích phân

LSB

Least Significant Bit

Bit trọng số thấp nhất

LT

Live time

Thời gian trôi qua

MCA

Multi-Channel Analyzer

(mode)

( chế độ) Phân tích đa kênh

MCD

Multi-channel Data Processing

Xử lý dữ liệu đa kênh

MSB

Most Significant Bit

Bit trọng số cao nhất

PD

Peak Detection

Phát hiện đỉnh

RD/WR

Read/Write

Đọc/Viết

RSS

Reference Setup System

Hệ thống (thiết lập) tham

chiếu

RT

Real time

Thời gian thực

SAR

Successive Approximation

Register (method)