ngon ngu mo ta phan cung VHDL

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (822.69 KB, 16 trang )

(1)<div class='page_container' data-page=1>

Hardware Description Language

</div>
(2)<div class='page_container' data-page=2>

Nội dung môn học

1. Giới thiệu chung về cơng nghệ IC khả trình

2.

Thiết kế số (nhắc lại)

3. Ngôn ngữ mô tả phần cứng VHDL

4. Thiết kế dùng IC khả trình của Xilinx và

Altera

</div>
(3)<div class='page_container' data-page=3>

2.2.3. Phương pháp mơ tả mạch Tuần Tự

• Mơ hình tổng quát nhất của mạch tuần tự gồm: các biến vào, các biến ra và
các trạng thái bên trong của mạch.

• Có thể sử dụng mơ hình máy trạng thái (Finite State Machine - FSM) để
phân tích và tổng hợp mạch tuần tự

</div>
(4)<div class='page_container' data-page=4>

2.2.3. Phương pháp mô tả mạch Tuần Tự

</div>
(5)<div class='page_container' data-page=5>

2.2.3. Phương pháp mơ tả mạch Tuần Tự

Mơ hình Mealy

mơ tả

hệ dãy thông qua 5 tham

số:

X = {x

1

, x

2

, ..., x

n

}

Y = {y

1

, y

2

, ..., y

l

}

S = {s

1

, s

2

, ..., s

m

}

F

S

(S, X)

F

(S, X)

X là tập tín hiệu đầu vào

Y là tập tín hiệu đầu ra

S tập tín hiệu trạng thái trong của hệ

F

S

là hàm biến đổi trạng thái.

F

S

= F

S

(S, X)

</div>
(6)<div class='page_container' data-page=6>

2.2.3. Phương pháp mơ tả mạch Tuần Tự

Mơ hình Moore

giống như mơ hình Mealy, nhưng khác

ở chỗ là F

Y

chỉ phụ thuộc vào S:

</div>
(7)<div class='page_container' data-page=7>

2.2.3. Phương pháp mô tả mạch Tuần Tự

• Có thể mơ tả hoạt động của các mạch logic tuần tự bằng biểu đồ trạng
thái (state diagram):

– Vịng trịn mơ tả trạng thái của mạch

– Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mơ tả q
trình chuyển trạng thái

• Ví dụ:

</div>
(8)<div class='page_container' data-page=8>

2.2.4. Một số mạch Logic tuần tự

2.2.4.1. Bộ đếm

1. Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm n bit: dùng n flip-flop, có tối đa 2

n

trạng thái đếm

Xung CK của FF tầng sau được lấy từ một đầu ra của FF

tầng trước

Đếm lên

Đếm xuống

2. Mạch đếm đồng Bộ (ĐB)

Mạch đếm n bit: dùng n flip-flop, có tối đa 2

n

trạng thái đếm

Các flipflop cùng xung CK

Đếm lên

</div>
(9)<div class='page_container' data-page=9>

1. Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8

74LS112
3
1
2
5
6
4
15
J
CLK
K
Q
QN
PR
C
L

LED LED LED

</div>
(10)<div class='page_container' data-page=10>

1. Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8
Phân tích:

FFJK1: J1=K1=1 nên mỗi lần có xung kích CK cạnh xuống, ngõ ra 
Q1 đảo trạng thái.

FFJK2: J2=K2=1 ; Q1 làm xung kích cho FFJK2 nên mỗi lần có 
xung kích cạnh xuống (tại thời điểm CK2, CK4, CK6, CK8) thì Q2 
đảo trạng thái.

</div>
(11)<div class='page_container' data-page=11>

1. Mạch đếm Không đồng Bộ (KĐB)

Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8

CK

Q1

Q2

Q3

1

2

3

4

5

6

7

8 0 1 0 1 0 1 0 1 0

0 0 1 1 0 0 1 1 0

0 0 0 0 1 1 1 1 0

LSB

MSB

Số Đếm

0 1 2 3 4 5 6 7 0

</div>
(12)<div class='page_container' data-page=12>

CÁC BƯỚC PHÂN TÍCH MẠCH ĐẾM ĐỒNG BỘ

Bước 1: Xác định các biểu thức ngõ vào Ji, Ki

Bước 2: Từ trạng thái hiện tại của các ngõ ra Qi , xác 
định trạng thái của Ji, Ki

Bước 3: Xác định trạng thái tiếp theo của các ngõ ra Qi
theo Ji Ki và bảng hoạt động.

</div>
(13)<div class='page_container' data-page=13>

Xác định điều kiện kích thích cho các Flip-Flop

• Để xác định điều kiện kích thích cho các Flip-Flop tuỳ theo

đáp ứng cần có ta sử dụng bảng sau:

Đáp ứng Kích thích

QN → QN+1 SN RN JN KN TN DN

0 → 0 0 x 0 x 0 0

0 → 1 1 0 1 x 1 1

1 → 0 0 1 x 1 1 0

</div>
(14)<div class='page_container' data-page=14>

</div>
(15)<div class='page_container' data-page=15></div>
(16)<div class='page_container' data-page=16>

</div>

ngon ngu mo ta phan cung VHDL

Hardware Description Language

Hardware Description Language

Nội dung môn học

Nội dung môn học

1.

Giới thiệu chung về cơng nghệ IC khả trình

<b>2.</b>

<b>Thiết kế số (nhắc lại)</b>

3.

Ngôn ngữ mô tả phần cứng VHDL

4.

Thiết kế dùng IC khả trình của Xilinx và

Altera

2.2.3. Phương pháp mơ tả mạch Tuần Tự

2.2.3. Phương pháp mô tả mạch Tuần Tự

2.2.3. Phương pháp mơ tả mạch Tuần Tự

<b>Mơ hình Mealy</b>

mơ tả

hệ dãy thông qua 5 tham

số:

X = {x

, x

, ..., x

}

Y = {y

, y

, ..., y

}

S = {s

, s

, ..., s

}

F

(S, X)

F

(S, X)

<b>X là tập tín hiệu đầu vào</b>

<b>Y là tập tín hiệu đầu ra</b>

<b>S tập tín hiệu trạng thái trong của hệ</b>

<b>F</b>

<b> là hàm biến đổi trạng thái. </b>

<b>F</b>

<b> = F</b>

<b>(S, X)</b>

2.2.3. Phương pháp mơ tả mạch Tuần Tự

<b>Mơ hình Moore</b>

giống như mơ hình Mealy, nhưng khác

ở chỗ là F

chỉ phụ thuộc vào S:

2.2.3. Phương pháp mô tả mạch Tuần Tự

2.2.4. Một số mạch Logic tuần tự

2.2.4.1. Bộ đếm

<b>1. Mạch đếm Không đồng Bộ (KĐB)</b>

<b> Mạch đếm n bit: dùng n flip-flop, có tối đa 2</b>

<b> trạng thái đếm</b>

<b> Xung CK của FF tầng sau được lấy từ một đầu ra của FF </b>

<b>tầng trước</b>

<b> Đếm lên</b>

<b> Đếm xuống</b>

<b>2. Mạch đếm đồng Bộ (ĐB)</b>

<b> Mạch đếm n bit: dùng n flip-flop, có tối đa 2</b>

<b><sub> trạng thái đếm</sub></b>

<b> Các flipflop cùng xung CK</b>

<b> Đếm lên</b>

<b>1. Mạch đếm Không đồng Bộ (KĐB) </b>

<b>1. Mạch đếm Không đồng Bộ (KĐB) </b>

<b>1. Mạch đếm Không đồng Bộ (KĐB) </b>

CK

Q1

Q2

Q3

1

2

3

4

5

6

7

8