Báo cáo thực tập điện tử số tuan7
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (793.53 KB, 21 trang )
VIET NAM NATIONAL UNIVERSITY
UNIVERSITY OF ENGINEERING AND TECHNOLOGY
********
MÔN: THỰC TẬP ĐIỆN TỬ SỐ
THỰC NGHIỆM TUẦN 7: SƠ ĐỒ TRIGGER VÀ BỘ ĐẾM
PHẦN 2: THỰC NGHIỆM
1. Bộ đếm nhị phân
1.1. Cấp nguồn +5V cho mảng sơ đồ D7-1
1.2. Nối mạch của sơ đồ hình D7-1 với các mạch của DTLAB-201
1.3. Thực hiện các động tác theo bảng D7-1. Nhấn PS2 để xóa bộ đếm, nhấn PS1/ IN CK để tạo
tín hiệu đưa vào bộ đếm. Mỗi lần nhấn PS1, xác định trạng thái lối ra QA QD theo trạng thái
các LED: LED sáng Q = 1, LED tắt Q = 0. Ghi kết quả vào bảng D7-1. Tính giá trị thập phân
tương ứng với số đếm nhị phân và so sánh với số lần PS1 tạo xung vào.
Bảng D7-1.
STT
PS2
CLR
PS1
IN/CK
QD
QC
QB
QA
1
2
0
1
X
0
0
0
0
0
0
0
1
Tính giá
trị thập
phân
0
1
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
* Hoạt động của mạch:
+ Tín hiệu CLEAR hoạt động ở mức tích cực thấp. CLEAR = 0 khiến cho tất cả các lối ra ở mức
logic thấp.
+ Đặt CLEAR = 1 để bộ đếm làm việc ở chế độ đếm.
+ Tại thời điểm ban đầu, Q=0, !Q=1 khiến cho D = 1.
+ Khi có xung nhịp đầu tiên, D-FF A được kích hoạt,!Q = 1, Q = 0, !Q phản hồi về D =1 Q =
DA = 1.
+ Tại xung nhịp thứ 2, QA = DA = 0. Sau xung nhịp thứ 2, DA nhảy từ 0 lên 1 làm kích hoạt DFF B, QB = DB = 1.
Vậy, sau xung nhịp thứ 2, DA = 1, DB = 0.
+ Tại xung nhịp thứ 3, QA = DA = 1. Sau xung nhịp thứ 2, DA từ 1 về 0, D-FF B khơng được
kích hoạt.
+ Tại xung nhịp thứ 4, QA = DA = 0. Sau xung nhịp thứ 4, DA nhảy từ 0 lên 1, D-FF được kích
hoạt, QB = DB = 0. Sau đó, DB nhảy từ 0 lên 1 làm kích hoạt D-FF C, QC = DC = 1.
+ Cứ tiếp tục như vậy, mỗi khi nào lối ra Q của FF trước chuyển từ 1 về 0 sẽ kích hoạt xung
CLK của D-FF phía sau làm nó hoạt động. Nhờ thiết kế như vậy, QDQCQBQA sau =
QDQCQBQA trước + 1.
1.4. Đặt máy phát xung CLOCK GENERATOR của thiết bị chính DTLAB-201 ở chế độ phát với
tần số 1Hz.Sử dụng lối ra TTL của máy phát xung cho thí nghiệm. Nối máy phát tới lối vào
IN/CK của sơ đồ D7.1 (thay cho công tắc xung PS1). Quan sát trạng thái bộ LED chỉ thị
1.6. Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD theo xung vào CK.
- Màu vàng đầu tiên là tín hiệu clock
- Vàng – QA
- Xanh dương – QB
- Đỏ – QC
- Xanh lá - QD
Nhận xét:
- Đây là bộ đếm tiến theo xung Clock: tại thời điểm sườn lên của xung clock, bộ đếm +1
- Khi cho PS2 = 0 thì bộ đếm đưa về trạng thái ban đầu (0). Khi ấn nút PS2 = 1, bộ đếm bắt đầu
hoạt động do lối vào R hoạt động ở mức tích cực thấp.
- Xung ra tại QD có độ rộng gấp đơi xung ra tại Q C, gấp 4 lần xung ra tại Q B và gấp 8 lần xung ra
tại QA.
2. Bộ đếm 4 bit, Bộ chia, Bộ đếm vòng
2.1. Cấp nguồn +5V cho mảng sơ đồ D7-2
2.2. Bộ đếm nhị phân 4 bit.
2.2.2. Đặt DS1 ở 1, nhấn PS1 để xóa bộ đếm (IC1 là bộ đếm đờng bộ - xóa theo tín hiệu CK).
Đặt DS1 = 0. Nhấn PS1/ CK để tạo tín hiệu đưa vào bộ đếm.
Xác định trạng thái lối ra QA QD theo trạng thái các LED: LED sáng Q = 1, LED tắt Q = 0.
Ghi kết quả vào bảng D7-2. Tính giá trị thấp phân tương ứng với số đếm nhị phân và so sánh với
số lần PS1 tạo xung vào
Bảng D7-2
Số thứ tự
PS2
PS1
QD
QC
QB
QA
Tính giá
trị thập
phân
CLR
IN/CK
1
0
0
0
0
0
1
0
0
0
0
1
1
2
0
0
0
1
0
2
3
0
0
0
1
1
3
4
0
0
1
0
0
4
5
0
0
1
0
1
5
6
0
0
1
1
0
6
7
0
0
1
1
1
7
8
0
1
0
0
0
8
9
0
1
0
0
1
9
10
0
1
0
1
0
10
11
0
1
0
1
1
11
12
0
1
1
0
0
12
13
1
0
0
0
0
0
14
1
0
0
0
0
0
15
1
0
0
0
0
0
16
1
0
0
0
0
0
17
1
0
0
0
0
0
2.2.3. Đặt máy phát xung CLOCK GENERATOR của thiết bị chính DTLAB-201 ở chế độ phát
với tần số 1Hz.Sử dụng lối ra TTL của máy phát xung cho thí nghiệm. Nối máy phát tới lối vào
IN của sơ đồ D7-2 (thay cho công tắc xung PS1). Quan sát trạng thái bộ LED chỉ thị.
2.2.4. Đặt thang đo thế lối vào của dao động ký ở 2V/cm.
Đặt thời gian quét của dao động ký ở 0.1ms/cm.
Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký. Sử dụng các
nút chỉnh vị trí để tia dịch theo chiều X và Y về vị trí dễ quan sát.
Dao động ký đặt ở chế độ đồng bộ ngoại lấy tín hiệu điều khiển từ thiết bị chính.
Tăng tần số máy phát lên10KHz. Nối kênh 1 dao động ký với lối vào IN. Sử dụng kênh 2 dao
động ký để quan sát tín hiệu ra tại QA, QB, QC, QD.
2.2.5. Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD theo xung vào.
- Màu vàng đầu tiên là tín hiệu clock
Nhận xét:
- Đây là bộ đếm tiến theo xung Clock: tại thời điểm sườn lên của xung clock, bộ đếm +1
- Khi CLR =1 thì bộ đếm được đưa về trạng thái ban đầu (0). Khi CLR = 0, bộ đếm bắt đầu hoạt
động (do lối vào CLEAR ở mức tích cực thấp).
- Xung ra tại QD có độ rộng gấp đôi xung ra tại Q C, gấp 4 lần xung ra tại Q B và gấp 8 lần xung ra
tại QA.
3. Bộ chia tần – đếm vòng
3.1. Nối mạch của sơ đồ D7.2 với các mạch của DTLAB-201 như sau:
• Lối vào (Input): nối với bộ cơng tắc DATA& PULSER SWITCHES của thiết bị chính.
- Nối lối vào CK với công tắc xung PS1 – Chốt A/ TTL.
- Nối J1 để liên hệ lối vào xóa CLR/ IC1 với các lối ra Q lựa chọn.
- Nối chân xóa CLR với cơng tắc DS1 / TTL.
• Lối ra (Output): nối với các LED của bộ chỉ thị logic (LOGIC INDICATORS) của thiết bị
chính. Giống như mục 2.2
3.2. Ví dụ: Nối A với 1, B với 4. Đặt DS1 = 1, nhấn PS1 để xóa bộ đếm, su đó đặt DS1 = 0. Nhấn
PS1/ CK để ghi số liệu vào bộ đếm.
Xác định trạng thái lối ra QA QD theo trạng thái các LED: LED sáng Q = 1, LED tắt Q = 0.
Ghi kết quả vào bảng D7-3.
- Nối J1
Bảng D7-3. A với 1, B với 4, C với 7
DS1
STT
PS1
QD QC QB QA
Xóa
CK
1
1
0 0 0 0
0
2
0 0 0 1
0
3
0 0 1 0
0
4
0 0 1 1
0
5
0 1 0 0
0
6
0 1 0 1
0
7
0 1 1 0
0
8
0 1 1 1
0
9
1 0 0 0
0
10
1 0 0 1
0
11
1 0 1 0
0
12
1 0 1 1
0
13
1 1 0 0
0
14
1 1 0 1
0
15
0 0 0 0
- Sau 13 xung nhịp, bộ đếm trở về trạng thái ban đầu bộ chia 13
Tính giá trị
thập phân
0
1
2
3
4
5
6
7
8
9
10
11
12
13
0
Bảng D7-3. A với 1, B với 2, C với 4
DS1
STT
PS1
QD QC QB QA
Xóa
CK
1
1
0 0 0 0
0
2
0 0 0 1
0
3
0 0 1 0
0
4
0 0 1 1
0
5
0 1 0 0
0
6
0 1 0 1
0
7
0 1 1 0
0
8
0 1 1 1
0
9
0 0 0 0
- Sau 7 xung nhịp, bộ đếm trở về trạng thái ban đầu. bộ chia 7
Tính giá trị
thập phân
0
1
2
3
4
5
6
7
0
Bảng D7-3. A với 1, B với 4
DS1
STT
PS1
QD QC QB QA
Xóa
CK
1
1
0 0 0 0
0
2
0 0 0 1
0
3
0 0 1 0
0
4
0 0 1 1
0
5
0 1 0 0
0
6
0 1 0 1
0
7
0 0 0 0
- Sau 5 xung nhịp, bộ đếm trở về trạng thái ban đầu bộ chia 5
Bảng D7-3. A với 2, B với 4, C với 7
Tính giá trị
thập phân
0
1
2
3
4
5
0
DS1
Xóa
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
STT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
PS1
CK
QD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
QC QB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
QA
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
- Sau 14 xung nhịp, bộ đếm trở về trạng thái ban đầu bộ chia 14
4. Bộ đếm thập phân
4.1. Cấp nguồn +5V cho mảng sơ đồ D7.3
Tính giá trị
thập phân
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
0
Bảng D7-5
Số thứ
tự
LS1
PS1
PS2
QD
QC
QB
QA
Chỉ thị
LED 7
đoạn
START
IN/CK
CLR
0
↑
1
0
0
0
0
0
1
1
↑
0
0
0
0
1
1
2
1
↑
0
0
0
1
0
2
3
1
↑
0
0
0
1
1
3
4
1
↑
0
0
1
0
0
4
5
1
↑
0
0
1
0
1
5
6
1
↑
0
0
1
1
0
6
7
1
↑
0
0
1
1
1
7
8
1
↑
0
1
0
0
0
8
9
1
↑
0
1
0
0
1
9
10
1
↑
0
0
0
0
0
0
11
1
↑
0
0
0
0
1
1
4.4. Đặt máy phát xung CLOCK GENERATOR của thiết bị chính DTLAB-201 ở chế độ phát với
tần số 1Hz.Sử dụng lối ra TTL của máy phát xung cho thí nghiệm. Nối máy phát xung tới lối vào
IN/ CK của sơ đồ D7.3 (thay cho công tắc xung PS2).
4.5. Đặt thang đo thế lối vào của dao động ký ở 2V/cm.
Đặt thời gian quét của dao động ký ở 0.1ms/cm.
Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký. Sử dụng các
nút chỉnh vị trí để tia dịch theo chiều X và Y về vị trí dễ quan sát.
Dao động ký đặt ở chế độ đồng bộ ngoại lấy tín hiệu điều khiển từ thiết bị chính.
Tăng tần số máy phát lên 10KHz Nối kênh 1 dao động ký với lối vào IN/ CK. Sử dụng kênh 2
dao động ký để quan sát tín hiệu ra tại QA, QB, QC, QD.
4.6. Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD theo xung vào.
- Vàng: Xung ra tại QA
- Xanh dương: Xung ra tại QB
- Đỏ: Xung ra tại QC
- Xanh lá: Xung ra tại QD
Nhận xét:
- Đây vẫn là bộ đếm tiến theo xung clock. Tuy nhiên, khác với bộ đếm 4 bit ở phần trên, bộ đếm
thập phân này chỉ đếm từ 0 đến 9
- Reset = 1 đưa mạch về trạng thái ban đầu (các lối ra = 0). Mạch thực hiện chức năng đếm tiến
khi Reset = 0.
- Tín hiệu Start cho phép bộ đếm hoạt động theo xung clock ở mức cao. Start = 0, bộ đếm không
hoạt động, giữ nguyên trạng thái hiện tại.
5. Bộ đếm thuận – nghịch
Nhiệm vụ: Tìm hiểu cấu trúc và nguyên tắc hoạt động của bộ đếm thuận nghịch 7 bit mã BCD.
5.1. Cấp nguồn +5V cho mảng sơ đồ D7-4
5.2. Bộ đếm thuận (đếm tiến).
- Nối J1,J3,J5,J7
Đặt TS1 = 7, TS2 = 9
Bảng D7-6
LS1
START
1
ĐIỀU KHIỂN
DS1
LS2
CLEA
LOAD
R
1
x
SỐ ĐẶT TRƯỚC
CHỈ THỊ LED 7 ĐOẠN
PS1
IN
TS1
TS2
LED-7/2
LED-7/1
7
9
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Đặt TS1 = 9, TS = 7
7
7
7
7
7
7
7
7
7
7
7
9
9
9
9
9
9
9
9
9
9
9
7
8
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
Bảng D7-6
LS1
START
1
1
0
0
0
0
0
0
0
0
0
0
ĐIỀU KHIỂN
DS1
LS2
CLEA
LOAD
R
1
x
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
SỐ ĐẶT TRƯỚC
PS1
IN
CHỈ THỊ LED 7 ĐOẠN
TS1
TS2
LED-7/2
LED-7/1
9
9
9
9
9
9
9
9
9
9
9
9
7
7
7
7
7
7
7
7
7
7
7
7
0
7
8
8
8
8
8
8
8
8
8
8
0
9
0
1
2
3
4
5
6
7
8
9
- Ngắt J1, nối máy phát xung trực tiếp tới lối vào chân 5/ IC2 của sơ đồ D7.4
* Giản đồ xung của IC2
- Vàng: Xung clock
- Xanh dương: Xung ra tại QA
- Tím: Xung ra tại QB
- Xanh lá: Xung ra tại QC
- Đỏ: Xung ra tại QD
- Cam: Xung ra tại chân Carry 1-2
* Giản đồ xung của IC3
Vàng: Xung clock
Xanh dương: Xung ra tại QA
Tím: Xung ra tại QB
Xanh lá: Xung ra tại QC
Đỏ: Xung ra tại QD
Cam: Xung ra tại chân Carry 1-2
5.2.7 Trên cơ sở giản đờ xung, giải thích xem tại sao sơ đồ khi nối J1, J3, J5, J7 lại dừng đếm khi
đạt tới số đếm cực đại.
- Khi đạt tới số đếm cực đại (99), cả hai chân Carry đều có mức logic thấp (0). Sau đó, tín hiệu từ
hai chân này đi qua một cổng NOR cho ra mức logic cao (1). Đầu ra này lại NOR với tín hiệu
xung CLOCK cho tín hiệu lối ra luôn giữ ở mức logic thấp (0) (1 NOR 1 = 0). Chân UP của IC2
ở mức logic thấp, IC2 dừng đếm tiến. Chân UP của IC3 lúc này cũng ở mức logic thấp (do chân
Carry của IC2 ở mức logic thấp ) nên IC3 cũng dừng đếm tiến. Vì vậy, sơ đồ khi nối J1, J3, J5,
J7 dừng đếm khi đạt tới số đếm cực đại.
Bổ sung:
- Các chân của IC 74LS192:
+ Các chân D0 – D3: các chân nạp dữ liệu vào.
+ Các chân Q0 – Q3: các chân ngõ ra.
+ Chân UP, DN: quyết định chức năng đếm thuận, nghịch của bộ đếm. Nếu có xung cạnh lên ở
chân UP thì đếm tiến, xung cạnh lên ở chân DN thì đếm lùi.
+ Chân PL: là chân Preset dùng để đặt trước giá trị, khi ở mức cao thì không làm gì, ở mức thấp
thì nhận dữ liệu vào từ các chân D0 – D3.
+ Chân MR: là chân Master Clear, để lên mức cao là reset, mức thấp thì không làm gì.
+ Các chân TCU, TCD là các chân carry, dùng để nối tiếp các IC khác.
- Khi đếm đến 9, khi nhấn CLOCK, chân TCU sẽ chuyển sang mức logic thấp, khi nhả nút sẽ
chuyển sang mức logic cao kích hoạt IC 74LS192 phía dưới và đờng thời chuyển số hiển thị trên
LED của IC phía trên từ 9 về 0. Tương tự như vậy với bộ đếm nghịch.
5.3. Bộ đếm ngịch (đếm lùi).
- Nối J2,J4,J6,J8
* Đặt TS2 = TS1 = 1
Bảng D7-7
LS1
START
1
1
1
0
0
0
0
0
0
0
0
0
ĐIỀU KHIỂN
DS1
LS2
CLEA
LOAD
R
1
x
0
x
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
SỐ ĐẶT TRƯỚC
PS1
IN
x
CHỈ THỊ LED 7 ĐOẠN
TS1
TS2
LED-7/2
LED-7/1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
0
0
0
0
1
1
0
9
8
7
6
5
4
3
2
* Đặt TS2 = 2, TS1 = 4
Bảng D7-7
LS1
START
1
1
1
0
0
0
0
0
0
0
0
0
ĐIỀU KHIỂN
DS1
LS2
CLEA
LOAD
R
1
x
0
x
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
* Giản đồ xung của IC2
Vàng: Xung clock
Xanh dương: Xung ra tại QA
SỐ ĐẶT TRƯỚC
PS1
IN
x
CHỈ THỊ LED 7 ĐOẠN
TS1
TS2
LED-7/2
LED-7/1
4
4
4
4
4
4
4
4
4
4
4
4
2
2
2
2
2
2
2
2
2
2
2
2
0
2
2
2
2
2
2
1
1
1
1
1
0
4
4
3
2
1
0
9
8
7
6
5
Tím: Xung ra tại QB
Xanh lá: Xung ra tại QC
Đỏ: Xung ra tại QD
Cam: Xung ra tại chân Borrow 1-3
* Giản đồ xung của IC3
Vàng: Xung clock
Xanh dương: Xung ra tại QA
Tím: Xung ra tại QB
Xanh lá: Xung ra tại QC
Đỏ: Xung ra tại QD
Cam: Xung ra tại chân Borrow 1-3
5.3.7 Trên cơ sở giản đờ xung, giải thích xem tại sao sơ đồ khi nối J2, J4, J6, J8 lại dừng đếm khi
khi trừ hệ số đếm định trước.
- Khi bộ đếm đếm đến 00, cả hai chân Borrow đều có mức logic thấp (0). Sau đó, tín hiệu từ hai
chân này đi qua một cổng NOR cho ra mức logic cao (1). Đầu ra này lại NOR với tín hiệu xung
CLOCK cho tín hiệu lối ra ln giữ ở mức logic thấp (0) (1 NOR 1 = 0). Chân DOWN của IC2 ở
mức logic thấp, IC2 dừng đếm lùi. Chân DOWN của IC3 lúc này cũng ở mức logic thấp (do
chân Borrow của IC2 ở mức logic thấp ) nên IC3 cũng dừng đếm lùi. Vì vậy, sơ đồ khi nối J2,
J4, J6, J8 dừng đếm khi khi trừ hệ số đếm định trước
6. Bộ đếm Jonhson và giải mã bàn phím
6.1. Cấp nguồn +5V cho mảng sơ đồ D7-5
6.2. Bộ đếm với lối ra giải mã: Hình D7.5a.
- Nối J2 để khảo sát riêng bộ đếm
Bảng D7-7
LỐI VÀO
PS1
PS2
CLEAR
IN
1
0
0
0
0
0
0
0
0
0
0
LỐI RA
1
2
3
4
5
6
7
8
9
10
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
6.3. Bộ đếm vịng N trạng thái.
- Ngắt cơng tắc xung PS1 khỏi chốt CLEAR
- Nối chốt CLEAR với một trong các chốt ra (từ 1 đến 10)
- Nối chốt CLEAR với chốt ra 1: Có 1 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 1.
- Nối chốt CLEAR với chốt ra 3:Có 2 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 2.
- Nối chốt CLEAR với chốt ra 4:Có 3 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 3.
- Nối chốt CLEAR với chốt ra 5:Có 4 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 4.
- Nối chốt CLEAR với chốt ra 6:Có 5 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 5.
- Nối chốt CLEAR với chốt ra 7:Có 6 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 6.
- Nối chốt CLEAR với chốt ra 8:Có 6 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 7.
- Nối chốt CLEAR với chốt ra 9:Có 6 trạng thái tương ứng khi bộ đếm trở về trạng thái ban đầu
nên N = 8.
- Nối chốt CLEAR với chốt ra 10:Có 6 trạng thái tương ứng khi bộ đếm trở về trạng thái ban
đầu nên N = 9.
Bổ sung:
- Các chân của IC 4017
+ Các chân 1-7, 9-11: 10 chân ngõ ra.
+ Chân 12 (CO): Chân carry out, chân này lên mức cao sau khi IC đếm từ 1 đến 10. Thường
được sử dụng để kích cho một IC đếm khác.
+ Chân 13(ENABLE): Chân cho phép, hoạt động ở mức tích cực thấp. Khi EN = 0, mạch hoạt
động.
+ Chân 14 (Clock): Mạch này hoạt động với sườn dương của xung clock.
+ Chân 15 (Master Reset): Reset về trạng thái ban đầu (Đèn 1 sáng).
Cách hoạt động:
- Đầu tiên Q0 mặc định ở mức 1, các Q khác ở mức 0. Khi nhấn xung CLOCK nghĩa là ta đã cấp
1 xung cho IC hoạt động, chân Q1 sẽ xuất hiện mức 1, các chân khác vẫn mức 0. Khi đếm đến
10, chân CO nhận mức logic cao, đồng thời chân Q0 xuất hiện mức 1, các chân Q khác ở mức 0.
- Khi ngắt chốt CLEAR ra khỏi PS1 và nối với chân Q4. Khi ấn CLOCK đến lần thứ 3 thì Q4 ở
mức 1, các Q khác ở mức 0, vì Q4 nối với MR nên MR nhận được tín hiệu mức 1 từ Q4 nên sẽ
reset về trạng thái mặc định.
6.4. Bộ giải mã bàn phím:
6.4.1 Nối mạch của sơ đồ hình D7-5b với các mạch của DTLAB-201 như sau:
Bảng D7-9
CÔNG TẮC NHẤN BÀN PHÍM
PS1
CLEA
R
1
0
0
0
1
2
3
4
1
1
1
1
5
6
7
8
LỐI RA
9
10
QD
QC
QB
QA
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
0
1
0
1
Nhận xét:
- CLEAR = 1 đặt lối ra về trạng thái ban đầu (tất cả các lối ra đều bằng 0).
- CLEAR = 0 khiến lối ra thực hiện mã hố theo cơng tắc được nhấn.
- Khi nhấn 1 cơng tắc, lối ra nhận được là mã hoá nhị phân của chỉ số bàn phím của cơng tắc
được nhấn. Mỗi chỉ số bàn phím sẽ tương đương với 4 bit mã hố (Ví dụ: Khi ấn PB8 (có chỉ số
bàn phím bằng 7) cho ra lối ra nhị phân: 0111)
--Kết thúc--
