Báo cáo thực tập điện tử số tuan8

VIET NAM NATIONAL UNIVERSITY
UNIVERSITY OF ENGINEERING AND TECHNOLOGY
********

MÔN: THỰC TẬP ĐIỆN TỬ SỐ
THỰC NGHIỆM TUẦN 8: BỘ SO SÁNH VÀ BỘ TƯƠNG ĐỒNG

Student Name: Hoang Manh Tung
Student ID: 19021533
Mentor: Bui Trung Ninh,
Nguyen Thu Hang


PHẦN 2: THỰC NGHIỆM

I. Bộ so sánh
1.1. Cấp nguồn +5V cho mảng sơ đồ D8-1

2.1. Bộ so sánh 4 bit dùng cổng logic: hình D8-1a:

1.2.1. Nối mạch của sơ đồ D8-1a với các mạch của DTLAB-201 như sau:


 Lối vào (Input): nối với bộ công tắc DATA & PULSER SWITCHES của DTLAB-201. - Nối
lối vào A0 với công tắc logic LS5.
- Nối lối vào A1 với công tắc logic LS7.
- Nối lối vào A2 với công tắc logic LS13.
- Nối lối vào A3 với công tắc logic LS15.
- Nối lối vào B0 với công tắc logic LS6.
- Nối lối vào B1 với công tắc logic LS8.
- Nối lối vào B2 với công tắc logic LS14.

- Nối lối vào B3 với công tắc logic LS16.
 Lối ra (Output): nối với các LED của bộ chỉ thị LOGIC INDICATORS của thiết bị chính
DTLAB-201 .
- Nối lối ra OUT với LED 15.
1.2.2. Đặt các công tắc LS5-8 và LS13-16 theo bảng D8-1. Xác định trạng thái lối ra OUT theo
trạng thái các LED: LED sáng OUT = 1, LED tắt OUT = 0. Ghi kết quả vào bảng 8-1.
Bảng D8-1
STT
0
1
2
3
4
5
6
7
8
9
10

A3
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
1
1
1
1
1

A2
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
0

A1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1

A0

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

B3
0
0
0
0
0
1
0

0
0
0
0
0
0
0
0
0
1
1
1
1
1

B2
0
1
0
0
0
0
0
1
1
1
1
1
1
1

1
1
0
0
0
0
0

B1
0
0
0
1
1
1
1
1
0
1
0
1
1
1
1
0
0
1
0
1
1

B0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

OUT
0
1
0
1
0

1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0


1
1
1
1
1
1
1
1
1
1
1

11
12
13
14
15

0
0
0
1
1
1
1
1
1
1
1

1
1
1
0
0
0
0
1
1
1
1

0
1
1
0
0
1
1
0
0
1
1

1
1
1
1
1
1
1
1
1
1
1

1
0
0
1
1
1

1
1
1
1
1

1
1
0
0
1
0
1
1
0
1
0

0
1
1
0
0
1
1
0
0
1
1

1
0
1
0
1
0
1
0
1
0
1

1.2.3. Giải thích nguyên lý hoạt động của sơ đồ D8-1a.

-

-

Bộ so sánh 4 bit dựa trên so sánh từng bit một của A với bit tương ứng của B (An so với
Bn) bằng cổng XOR:
Nếu có ít nhất 1 kết quả cho ra khác nhau (output XOR = 1) thì cổng NOR sẽ cho ra đầu
ra bằng 0. Vì đầu ra NOR lại là đầu vào NAND nên khi có 1 đầu vào là 0 thì NAND sẽ
cho output = 1.
 Khi A != B thì output = 1.
Khi tất cả bit giống nhau thì các cổng XOR đều cho đầu ra là 0 => đầu ra 2 cổng NOR
đều bằng 1 (0 NOR 0 = 1). Và chỉ khi này thì ouput của NAND mới cho ra output = 0.
 Chỉ khi A = B với tất cả các bit giống nhau thì output = 0.

1.3. Bộ so sánh 4 bit loại vi mạch: Hình D8.1b

1.3.1 Nối mạch của sơ đồ D8-1b với các mạch của DTLAB-201 như sau:


 Lối vào (Input): nối với bộ công tắc DATA & PULSER SWITCHES của DTLAB-201.
- Nối lối vào A0 với công tắc logic LS5.
- Nối lối vào A1 với công tắc logic LS7.
- Nối lối vào A2 với công tắc logic LS13.
- Nối lối vào A3 với công tắc logic LS15.
- Nối lối vào B0 với công tắc logic LS6.
- Nối lối vào B1 với công tắc logic LS8.
- Nối lối vào B2 với công tắc logic LS14.
- Nối lối vào B3 với công tắc logic LS16. 317
 Lối ra (Output): nối với các LED của bộ chỉ thị LOGIC INDICATORS của thiết bị chính
DTLAB-201 .
- Nối lối ra ALTB OUT (A < B) với LED 15.
- Nối lối ra AEQB OUT (A = B) với LED 14.
- Nối lối ra AGTB OUT (A > B) với LED 13.


1.3.2 Đặt các công tắc LS5-8 và LS13-16 theo bảng D8-2. Xác định trạng thái lối ra OUT theo
trạng thái các LED: LED sáng OUT = 1, LED tắt OUT = 0. Ghi kết quả vào bảng 8-2. So sánh
các mã lối vào trong trường hợp LED sáng và tắt
Bảng D8-2
STT

A3

A2

A1

A0

B3

B2

B1

B0

A
A=B

0

0

0

0

0

0

0

0

0

0

1

A>
B
0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

1

0

0

0

1

0

1

0

0

0

0

1

0

0

1

1

1

0

0

0

0

1

0

0

0

1

0

0

1

0

0

0

1

0

1

0

1

0

1

0

0

0

0

1

1

0

0

1

1

0

1

0

0

0

1

1

0

1

1

1

1

0

0

0

1

0

0

0

1

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

0

1

0

1

0

0

1

0

1

0

1

1

1

1

0

0

0

1

1

0

0

1

1

0

0

1

0

0

1

1

0

0

1

1

0

1

0

0

0

1

1

1

0

1

1

1

0

1

0

0

1

1

1

0

1

0

1

0

0

1

1

0

0

0

1

0

0

0

0

1

0

1

0

0

0

1

0

1

0

1

0

0

1

0

0

1

1

0

0

1

0

1

0

1

0

0

1

1

0

1

1

1

0

0

1

0

1

0

1

0

1

0

0

1

0

1

0

1

0

1

1

1

0

1

0

0

1

0

1

1

1

0

1

1

0

1

0

1

0

1

1

1

0

0

1

0

0

1

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15



1

1

0

0

1

1

0

0

0

1

0

1

1

0

0

1

1

1

0

1

0

0

1

1

0

1

1

1

0

1

0

1

0

1

1

0

1

1

1

1

1

1

0

0

1

1

1

0

1

1

1

0

0

1

0

1

1

1

0

1

1

0

0

0

0

1

1

1

1

1

1

1

1

1

0

1

0

1

1

1

1

1

1

0

1

0

0

1

Nguyên lý hoạt động:

- So sánh lần lượt từ bit cao trước a3,a2,a1,a0 với b3,b2,b1,b0
- Nếu a3,a2,a1,a0 > b3,b2,b1,b0 thì đầu ra D1 sáng và ngược lại A < B thì D3 sáng, trường
hợp bằng nhau thì D2 sáng.



So sánh các mã lối vào trong trường hợp LED sáng và tắt.

- Khi A > B => LED chân A>B sáng, các LED còn lại tắt.
- Khi A = B => LED chân A=B sáng, các LED còn lại tắt.
- Khi A < B => LED chân AKết quả đầu ra của phép so sánh được thể hiện ở mức logic cao.

II. Bộ đếm đặt trước với bộ so sánh 2 số hạng
2.1. Cấp nguồn +5V cho mảng sơ đồ D8.2


2.2. Nối mạch của sơ đồ hình D8.2 với các mạch của DTLAB-201 như sau:




Đặt TS1 = 2, TS2 = 4

- Nhấn PS2/ CLR để xóa nội dung đếm và xác lập trạng thái ban đầu.
- Nhấn PS1/ IN để ghi số liệu vào bộ đếm.
+ Khi bộ đếm dừng lại và không tăng thêm nữa, LED 1 hiển thị số 2, LED 2 hiển thị số 4. Giá trị
này trùng với giá trị số đặt trên TS1 và TS2.

Nguyên tắc làm việc của bộ đếm với đặt trước số đếm:
- Đầu ra của bộ đếm sẽ được đưa vào 4 bit đầu vào B của bộ so sánh. 4 bit đầu vào của A của bộ
so sánh sẽ lấy từ các switch dùng để đặt số (ở đây đếm tiến thập phân 2 chữ số thì sẽ có 2 bộ đếm
và 2 bộ so sánh cho hàng chục và hàng đơn vị).
- Sau mỗi Clock, bộ đếm đếm tiến lên 1 đơn vị rồi lấy đầu ra đó so sánh với giá trị được đặt
trước.
- Nếu khác nhau thì chân ra A = B của bộ so sánh bằng 0 nên khi phản hồi lại và OR với clock
thì lối vào CKA của bộ đếm sẽ bằng tín hiệu clock.
- Nếu đầu ra bộ đếm bằng với giá trị đặt trước thì chân A = B cuả bộ so sánh bằng 1 nên khi OR
với clock sẽ cho lối vào CKA luôn là 1 => mất xung clock => bộ đếm dừng đếm.


Đặt TS1 = 4, TS2 = 2
- Sử dụng máy phát xung để tạo xung đếm. Khi LED 1 hiển thị số 4, LED 2 hiển thị
số 2, bộ đếm dừng lại và không tăng thêm nữa. Nguyên lý hoạt động giống như
trường hợp trên.

III. Bộ tương đồng
3.1. Cấp nguồn +5V cho mảng sơ đồ D8.3


3.2.1. Nối mạch của sơ đồ D8-3a với các mạch của DTLAB-201 như sau:
 Lối vào (Input): nối với bộ công tắc DATA & PULSER SWITCHES của DTLAB-201.

- Nối lối vào IN 1 với công tắc logic LS1.
- Nối lối vào IN 2 với công tắc logic LS2
- Nối lối vào IN 3 với công tắc logic LS3.
- Nối lối vào IN 4 với công tắc logic LS4.
- Nối lối vào IN 5 với công tắc logic LS5 - Nối lối vào IN 6 với công tắc logic LS6. - Nối lối
vào IN 7 với công tắc logic LS7.
- Nối lối vào IN 8 với công tắc logic LS8.
- Nối lối vào IN 8 với công tắc logic LS8.
 Lối ra (Output): nối với bộ chỉ thị LOGIC INDICATORS LED đơn của thiết bị chính
DTLAB-201.
- Nối lối ra ODD với LED 0.

3.2.2. Đặt các công tắc LS1-8 theo bảng D8-3. Xác định trạng thái lối ra lẻ ODD theo chỉ thị
của LED: LED sáng Q = 1, LED tắt Q = 0. Ghi kết quả vào bảng 8-3.

3.2.3. Xác định sự phụ thuộc trạng thái lối ra ODD theo số lượng chẵn hay lẻ của những lối
vào có trạng thái 1.


Bảng D8-3
LS1
LS2
LS3
LS4
LS5
LS6
LS7
LS8
LS9
Lẻ

IN1
IN2
IN3
IN4
IN5
IN6
IN7
IN8
IN9
ODD
0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
1
0
1
1
1

0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
0
1
0
0
1
1
0
1
0
0
0
1

1
1
0
1
1
1
0
1
1
1
0
1
0
1
0
1
1
0
1
1
1
0
0
1
1
1
0
1
0
1

0
0
0
0
0
1
0
0
0
1
1
1
1
1
1
1
1
1
1
1
3.2.4. Dựa theo kết quả nhận được, phát biểu tóm tắt về nguyên tắc hoạt động của bộ tương
đồng - lẻ.




Nhận xét:
- Khi số bit 1 lẻ thì đầu ra ODD = 1.
- Khi số bit 1 chẵn thì đầu ra ODD = 0.
Nguyên lý hoạt động

So sánh từng bit một với kết quả của phép chẵn lẻ của các bit trước nó:
-Nếu số bit 1 trước đó là lẻ (đầu vào cổng XOR là 1):
+ Nếu bit tiếp theo là 1 => tổng số bit 1 là số chẵn (tương ứng là 1 XOR 1 = ODD = 0 =>
số bit 1 chẵn).
+ Nếu bit tiếp theo là 0 => tổng số bit 1 là số lẻ (tương ứng là 1 XOR 0 = ODD = 1 => số
bit 1 lẻ).
-Nếu số bit 1 trước đó là chẵn (đầu vào cổng XOR là 0):
+ Nếu bit tiếp theo là 1 => tổng số bit 1 là số lẻ (tương ứng là 1 XOR 0 = ODD = 1 => số
bit 1 lẻ).
+ Nếu bit tiếp theo là 0 => tổng số bit 1 là số chẵn (tương ứng là 0 XOR 0 = ODD = 0 =>
số bit 1 chẵn).

3.3. Vi mạch tương đồng chẵn / lẻ 8 bit: Hình D8.3b


3.3.1. Nối mạch của sơ đồ D8.3b với các mạch của DTLAB-201 như sau:
 Lối vào (Input): nối với bộ công tắc DATA & PULSER SWITCHES của DTLAB-201.
- Nối lối vào IN0 với công tắc logic LS1.
- Nối lối vào IN1 với công tắc logic LS2 323
- Nối lối vào IN2 với công tắc logic LS3.
- Nối lối vào IN3 với công tắc logic LS4.
- Nối lối vào IN4 với công tắc logic LS5.
- Nối lối vào IN5 với công tắc logic LS6.
- Nối lối vào IN6 với công tắc logic LS7.
- Nối lối vào IN7 với công tắc logic LS8.
- Nối lối vào IN8 với công tắc logic LS8.
 Lối ra (Output): nối với các LED của bộ chỉ thị LOGIC INDICATORS của DTLAB-201 .
- Nối lối ra lối ra chẵn - EVEN với LED 14.
- Nối lối ra lẻ - ODD với LED 15.

3.3.2. Đặt các công tắc LS1-8 theo bảng D8-4. Xác định trạng thái lối ra chẵn lẻ - EVEN ODD theo chỉ thị của LED: LED sáng Q = 1, LED tắt Q = 0. Ghi kết quả vào bảng 8-4.
Bảng D8-4
LS1

LS2

LS3

LS4

LS5

LS6

LS7

LS8

LS9

Lẻ

Chẵn

IN1

IN2

IN3

IN4

IN5

IN6

IN7

IN8

IN9

ODD

EVEN

0

0

0

0

0

0

0

0

0

0

1

1

1

1

0

1

1

0

1

1

0

1

0

1

1

0

0

1

0

0

1

1

0

1

0

1

0

1

1

0

1

0

0

1

0

0

1

1

0

1

0

0

0

0

1

1

1

0

1

1

1

0

1

1

0

1

0

1

0

1

0

1

0

0

1

1

0

1

0

0

1

1

1

0

1

0

0

1

0

0

0

0

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

1

0

1

3.3.3.Nhận xét sự phụ thuộc trạng thái lối ra EVEN và ODD theo số lượng bit 1:

- Nếu số lượng bit 1 là chẵn thì EVEN =1
- Nếu số lượng bit 1 là lẻ thì ODD =1
- Sự phụ thuộc chẵn lẻ : Nếu đầu vào có số bit 1 là lẻ thì đầu ra sẽ là lẻ cịn ngược lại đầu vào có
số bit 1 là chẵn thì đầu ra sẽ là chẵn

--Kết thúc--