Báo cáo thực tập điện tử số bài 3

ĐẠI HỌC QUỐC GIA HÀ NỘI
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

BÁO CÁO THỰC HÀNH 3
MÔN HỌC: KỸ THUẬT SỐ

Giảng viên:
Sinh viên:
Mã sv:
Lớp:


PHẦN 2: THỰC NGHIỆM
1. Bộ giải mã – Decoder

1.1. Cấp nguồn +5V cho mảng sơ đồ D3-1.
1.2. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a

Hình D3-1a: Bộ giải mã – Decoder dùng vi mạch cổng



Từ thực nghiệm trên ta thu được kết quả trong bảng D3-1 sau:
LỐI VÀO (INPUT)
DS
LS
LS
1
8
7
B

A
0
0
0
0
0
1
0
1
0
0
1
1
1
x
x
X: giá trị bất kỳ

Y3
0
0
0
1
0

LỐI RA (OUT)
Y2
Y1
0
0

1
0
0

0
1
0
0
0

Y0
1
0
0
0
0

Nhận xét:
Bộ giải mã 2 bit thành 4 đường gồm một mảng bốn cổng AND, có 3
lối vào (gồm 2 lối vào dữ liệu và lối vào Enable) và 4 lối ra.
- Lối vào (Enable) hoạt động ở mức tích cực thấp nên với , mạch bị
cấm, lối ra bằng 0.
Bộ giải mã 3 bít thành 8 đường điều khiển loại vi mạch: Hình D3-1b.
-

1.3.

Hình D3-1b: bộ giải mã – decoder dùng vi mạch chuyên dụng

Từ thực nghiệm ta thu được kết quả trong bảng D3-2 sau:
ĐIỀU
DỮ LIỆU
KHIỂN
D
D
D
L
L
L
L
S3 S1 S2 S8 S7 S6 ED
ED
1
5
4
G
G
G
C
B
A
Y
1
2A 2B
7

6
1
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
1

0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
0
1
0
0
1
1
1
1
0
X
X

X
X
X
0
X
1
X
X
X
X
0
X
X
1
X
X
X
0
Nhận xét:

LỐI RA
L

L
ED

1

ED
1

3
Y

1

Y

1

Y

L
ED

ED

1

9

8

Y

Y

Y

Y

2
0
0
0
1
0
0
0
0
0
0
0

1
0
0
1
0
0
0
0
0
0
0
0

-

Bộ giải mã 3 bit thành 8 đường gồm 3 lối vào dữ liệu, 3 lối vào điều khiển

và 8 lối ra tích cực thấp.

-

Khi các tín hiệu điều khiển G1 = 1, G2A = 0, G2B = 0 thì tín hiệu lối ra nhận
3 bit đầu vào và bắt đầu tiến hành giải mã thành các trạng thái tương ứng ở
lối ra. Với 3 bit lối vào sẽ tương ứng có 2^3 = 8 trạng thái tương ứng lối ra.

-

Khi lối vào ABC= ‘000’ thì ngõ ra Y0 ở mức cao, các lối ra còn lại ở mức
thấp. Tương tự với các trường hợp khác thì chỉ lối ra tương ứng với từng
trường hợp ở mức cao, còn lại ở mức thấp.

-

Khi các tín hiệu điều khiển khơng ở trạng thái cho phép giải mã thì tất cả lối
ra đều ở mức thấp.

1.4.

L

0

3
0
0
0
0

1
0
0
0
0
0
0

L
ED

1

4
0
0
0
0
0
1
0
0
0
0
0

L
ED

2

5
0
0
0
0
0
0
1
0
0
0
0

L

Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch: hình D3-1c

0
0
1
0
0
0
0
0
0
0
0
0

1
0
0
0
0
0
0
0
0
0
0


Hình D3-1c: bộ giải mã BCD - 7 đoạn

Số 0


Số 1

Số 2


Số 3

Số 4


Số 5

Số 6


Số 7

Số 8


Số 9

Chế độ test đèn


Từ thực nghiệm trên ta thu được kết quả trong bảng D3-3 sau:
Đ. khiển
Control

LỐI VÀO
Input

N

LỐI RA
Output

gắt

Số
thậ

l

p

ối

ph
r

ân

a
D
S

D
S

1
L
TES
T
1
1
1
1
1
1
1

1
1
1
1
1

L
S

2
R

L
S

4
D

L
S

3
C

L

7

6

5

4

3

2

1

R

g

f

e

d

c

b

a

S
2
B

1
A

BI

BO
1
1
1
1
1
1
1
1
1
1
0
1

0
0
0
0
0
0
0
0
1
1
1

X

0
0
0
0
1
1
1
1
0
0
0
X

0
0
1
1
0
0
1
1
0
0
0
X

0
1

0
1
0
1
0
1
0
1
1
X

1
1
1
1
1
1
1
1
1
1
1
0

0
0
1
1
1
1

1
0
1
1
1
0

1
0
0
0
1
1
1
0
1
1
1
0

1
0
1
0
0
0
1
0
1
0

0
0

1
0
1
1
0
1
1
0
1
0
0
0

1
1
0
1
1
1
1
1
1
1
1
0

1

1
1
1
1
0
0
1
1
1
1
0

1
0
1
1
0
1
0
1
1
1
1
0

1

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

X

X

X

X

0

0

0

0

0

0

0

0

1

X

X

X

X

1

1

1

1

1

1

1

1

0
Nhận xét:

0
1
2
3
4
5
6
7
8
9

9
Kh
ông
sá
ng
Kh
ông
sá
ng
Kh
ông
sá
ng
8


-

Bộ giải mã 4 bit thành 7 đường gồm 4 lối vào, 3 tín hiệu điều khiển và 7 lối
ra ở mức tích cực thấp.

-

Khi RBO = 0, lối ra bị ngắt, tất cả các đèn đều tắt, mạch không giải mã lối
vào.

-

Khi LTEST = RBI = RBO = 1, bộ giải mã nhận tín hiệu lối vào và cho ra kết
quả tương ứng ở lối ra.

2. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

D

LỐI
VÀO

CH
ịch
Ỉ SỐ
mã
LED 7
2 ĐOẠN

LỐI RA- MÃ BCD

→10

C
LR

C
LK

1
0
0
0

0
0
0
0
0
0
0

D
2

X
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑

C
2

0
0
0
0

0
0
0
0
0
0
0

B
2

0
0
0
0
0
0
0
0
0
0
0

A
2

0
0
0
0

0
0
0
0
0
0
0

D
1

0
0
0
0
0
0
0
0
0
0
1

C
1

0
0
0
0

0
0
0
0
1
1
0

B
1

0
0
0
0
1
1
1
1
0
0
0

A

x

1
0
0

1
1
0
0
1
1
0
0
0

10
0
1
0
1
0
1
0
1
0
1
0

x
1

0
1
2
3

4
5
6
7
8
9
1

0
0
0
0
0
0
0
0
0
0
1

0
1
2
3
4
5
6
7
8
9

0

1

1

1

0
0

↑

0

0

0

1

0

0

0

1

1


3. Bộ mã hóa – encoder: Hình D3-3a

Hình D3-3a: bộ mã hóa encoder dùng cổng logic


Từ thực nghiệm ta có kết quả trong bảng D3-5 sau :
LS3
Y3
0
0
0
1
3.3.

LỐI VÀO - INPUT
LS2
Y2
0
0
1
0

LS1
Y1
0
1
0

0

LỐI RA - OUTPUT
A
B
1
0
1
0

Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ
mã hóa ưu tiên): Hình D3-3b

1
1
0
0


Bảng D3-6
LỐI VÀO - INPUT
LỐI RA - OUTPUT
D
L
L
L
L
L
L
L

L
L
L
L
L
L
S1 S8 S7 S6 S5 S4 S3 S2 S1 ED ED ED
ED
ED
2
1
0
5
6
E
I
I
I
I
I
I
I
I
A
A
A
G
E
I
7

6
5
4
3
2
1
0
2
1
0
S
O
1
X
X
X
X
X
X
X
X
1
1
1
1
1
0
1
1
1

1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1

1
0
X
1
1
0
0
1
0
1
1
1
1
1
0
X
X
1
0
1
0
1
0
1
1
1
1
0
X
X

X
1
0
0
0
1
0
1
1
1
0
X
X
X
X
0
1
1
0
1
0
1
1
0
X
X
X
X
X
0

1
0
0
1
0
1
0
X
X
X
X
X
X
0
0
1
0
1
0
0
X
X
X
X
X
X
X
0
0
0

0
1