Nghiên cứu thiết kế bộ khuếch đại tạp âm thấp băng tần S dùng cho đài ra đa ELM-2288ER

Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022)

Nghiên cứu thiết kế bộ khuếch đại tạp âm thấp
băng tần S dùng cho đài ra đa ELM-2288ER
Nguyễn Xuân Ngọc1, Nguyễn Huy Hoàng2, Lương Duy Mạnh2
1
Trường Đại học Thông Tin Liên Lạc
2
Trường Đại học Kỹ thuật Lê Quý Đôn
Email:
tạo. Được sử dụng làm ra đa phịng khơng, cảnh báo
sớm, điều khiển khơng lưu và đặc biệt có khả năng phát
hiện được tên lửa đạn đạo. Điều này có vai trị quan
trọng trong việc nâng cao sức mạnh quân sự trong bảo
vệ Tổ Quốc. Hiện nay đài ra đa ELM-2288ER được
trang bị cho bộ đội Phịng Khơng - Khơng Qn để canh
giữ vùng trời Nam Trung bộ, Tây Nguyên và một phần
biển đảo. Tuy nhiên, do trang bị đã lâu, nhiều tham số
kỹ thuật đã lạc hậu so với thời điểm hiện tại mà bộ LNA
là một ví dụ. Việc nghiên cứu cải tiến bộ LNA của đài
có vai trị quan trọng trong việc làm chủ công nghệ chế
tạo cũng như cải tiến trang bị hiện có để đáp ứng yêu
cầu nhiệm vụ trong tình hình mới.
Với sự ra đời của cơng nghệ mạch tích hợp nguyên
khối (Monolithic microwave intergrated circuts MMIC), các mạch điện cao tần thế hệ mới ngày nay có
thể được chế tạo với kích thước nhỏ gọn, cho cơng suất
tiêu thụ thấp và có độ tích hợp cao. Việc kết hợp công
nghệ MMIC với vật liệu linh kiện thế hệ mới cho phép
chế tạo các mạch điện hoạt động ở tần số cao và tạp âm
nhỏ. Bộ LNA hiện tại của đài ra đa ELM-2288ER sử
dụng công nghệ chế tạo và vật liệu cũ nên có hệ số tạp

âm lớn, lên tới 1.2 dB trong khi HSKĐ chỉ đạt đỉnh 28
dB trong dải tần làm việc. Trong bài báo này, chúng tơi
trình bày phương pháp thiết kế bộ LNA băng S gồm 2
tầng khuếch đại [1] thay thế cho bộ LNA của đài ra đa
EML-2288ER. Bộ LNA được thiết kế có hệ số khuếch
đại cao hơn và hệ số tạp âm nhỏ hơn so với bộ LNA
nguyên gốc của đài ra đa EML-2288ER, sử dụng công
nghệ MMIC. Mục tiêu thiết kế cụ thể là: Đảm bảo tạp
âm nhỏ hơn 0.9 dB và HSKĐ lớn hơn 35 dB trong dải
tần công tác từ 2.9 GHz đến 3.4 GHz. Các chỉ tiêu kỹ
thuật khác trong phạm vi cho phép và mạch ổn định
khơng điều kiện trong tồn bộ dải tần số làm việc.

Tóm tắt - Trong bài báo này, chúng tơi trình bày
phương pháp thiết kế một bộ khuếch đại tạp âm thấp
công nghệ sử dụng công nghệ MMIC hoạt động ở tần số
trung tâm 3.14 GHz sử dụng cho đài rađa ELM-2288ER.
Bóng bán dẫn sử dụng là transistor hiệu ứng trường
NP2500MS với cơng nghệ 0.25 µm AlGaN/ GaN HEMT
của hãng WIN Semiconductor, Đài Loan. Mục tiêu thiết
kế nhằm đạt được hệ số khuếch đại (HSKĐ) tối thiểu là
35 dB và hệ số tạp âm nhỏ hơn 1 dB để cải tiến bộ LNA
hiện có của đài. Quy trình thiết kế được thực hiện trên
phần mềm Keysight Advanced Design System (KADS)
2016 với mơ hình, linh kiện MMIC do hãng cung cấp.
Chỉ tiêu của bộ khuếch đại được đánh giá cả ở mức độ
tín hiệu nhỏ và tín hiệu lớn thơng qua phân tích lý thuyết
và mơ phỏng trên phần mềm.
Từ khóa - LNA GaN HEMT băng tần S, Khuếch đại
tạp âm thấp cho rađa ELM-2288ER, LNA băng S rađa.

I. GIỚI THIỆU
Các bộ khuếch đại tạp âm thấp (Low Noise Amplifier LNA) có nhiều ứng dụng quan trọng trong các hệ thống

vơ tuyến hiện nay như: Thông tin vệ tinh, thông tin di
động hay rađa. Các bộ thu trên đòi hỏi phải nhỏ gọn,
tiếp nhận thơng tin nhanh và chính xác, đặc biệt là trong
thời đại cơng nghệ ngày nay thì u cầu đó càng trở
thành quan trọng hơn. Tín hiệu thu là các tín hiệu vơ
tuyến, năng lượng tín hiệu thu thường rất nhỏ, lan
truyền trong mơi trường có nhiều tạp âm và nhiễu, tổn
hao đường truyền lớn. Đặc biệt trong lĩnh vực rađa, tín
hiệu đầu vào máy thu rất nhỏ nên thường yêu cầu bộ
LNA phải có HSKĐ lớn, hệ số tạp âm nhỏ và phối hợp
đầu vào, đầu ra tốt cũng như yêu cầu tiêu thụ nguồn
thấp. Để thực hiện được điều này thì các bộ LNA phải
được chế tạo dựa trên các công nghệ vật liệu bán dẫn
thế hệ mới với công nghệ chế tạo mạch cao tần kiểu
mới. Đài ra đa ELM-2288ER là loại ra đa cảnh báo sớm
tầm xa băng tần S, do hãng Elta Systems của Israel chế

ISBN 978-604-80-7468-5

404


Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022)

II. XÂY DỰNG SƠ ĐỒ NGUN LÝ

Hình 1. Sơ đồ ngun lý tồn mạch trên phần tử lý tưởng
pháp thiết kế và từ đó tính tốn được trở kháng nguồn

A. Chọn sơ đồ và điểm làm việc tĩnh cho transistor
Từ phần này, nhóm tác giả sử dụng phương pháp

ZS và trở kháng tải ZL của từng tầng khuếch đại. Căn cứ

phân tích và chạy mô phỏng trên phần mềm KADS [4],

vào tần số trung tâm của thiết kế là 3.14 GHz, nhóm tác

các chỉ tiêu bộ LNA dựa trên mơ hình tín hiệu nhỏ dựa

giả lựa chọn thiết kế các mạch PHTK theo mạch phối hợp

trên việc khảo sát đặc tuyến tĩnh và đặc tuyến động từ

hình П và được thực hiện trên các phần tử tập trung L và

mơ hình bóng bán dẫn do nhà sản xuất cung cấp. Để đảm

C do tần số khơng q cao [2].

bảo HSKĐ cao, nhóm tác giả sử dụng sơ đồ ghép 2 tầng
khuếch đại như Hình 1. Ở đây cuộn chặn Lch, tụ ghép
Cp và các tụ C2, C4, C5 là phần tử lý tưởng. Phương pháp
thiết kế với tầng thứ nhất là ưu tiên cho hệ số tạp âm nhỏ,
HSKĐ ở mức vừa phải; tầng thứ hai ưu tiên cho HSKĐ
cao, tạp âm ở mức cho phép để đảm bảo hệ số tạp âm

toàn mạch nhỏ hơn 0.9 dB. Để bắt đầu quá trình thiết kế,
trước tiên ta xác định điểm làm việc tĩnh là điểm m1 và
m2 như trên Hình 2. Transistor thứ nhất được cấp điện
áp cực máng là VDS1 = 10 V, dịng tĩnh IDS1 = 38 mA
(điểm m1) mục đích là dịng IDS1 nhỏ để hệ số tạp âm

Hình 2. Đặc tuyến ra của bóng GaN HEMT

nhỏ, với Transistor thứ 2 chọn VDS2 = 11 V và IDS2 = 45

với các giá trị VGS khác nhau

mA (điểm m2), cao hơn tầng thứ nhất về cả VDS và IDS

Điểm khác biệt ở đây là các linh kiện này không phải

nhằm mục đích nâng cao HSKĐ. Với cách chọn điểm

gắn ngồi mà được nhà sản xuất cung cấp trong bộ dụng

làm việc như vậy, công suất tiêu thụ của bộ LNA Pdc =

cụ thiết kế nhằm tích hợp vào mạch thành một khối

0.88 W.

thống nhất. Do đó giá trị của cuộn cảm L chỉ cố định ở

B. Thiết kế mạch PHTK vào và ra

một số giá trị nhất định nên cách thực hiện là chọn gần

Sau khi lựa chọn được điểm làm việc tĩnh, tiến hành

với giá trị lý tưởng nhất và bù trừ bằng các đoạn đường

khảo sát các tham số ma trận [S] để xác định phuương

truyền (TL) cho trường hợp L lý tưởng sai khác nhỏ với

ISBN 978-604-80-7468-5

405


Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022)

L MMIC, nếu giá trị sai khác lớn thì thực hiện ghép song

kháng vào của tầng hai ZV2 nhằm đảm bảo năng lượng

song hoặc nối tiếp nhiều cuộn cảm để được giá trị L

siêu cao tần truyền từ tầng 1 sang tầng 2 không bị phản

tương đương gần nhất với lý tưởng. Việc tính các giá trị

xạ ngược trở lại.

của C cũng làm tương tự, tuy nhiên nhà sản xuất cho

phép thay đổi giá trị của điện dung C được mịn hơn bằng
việc thay đổi các kích thước dài (L) và rộng (W) của linh
kiện. Mạch PHTK vào được thực hiện bằng mạch phối
hợp chữ L (chỉ có 2 phần tử L và C) nhằm mục đích tối
thiểu số lượng phần tử thụ động để giảm hệ số tạp âm
đầu vào cho toàn mạch. Sơ đồ thực tế trên linh kiện
MMIC của mạch PHTK vào và ra thể hiện trong Hình 3 và
Hình 4. Các phần tử thụ động L, C, TL, ghép chữ T và lỗ
Hình 5. Mạch PHTK giữa 2 tầng trên linh kiện MMIC

via nối đất đều là linh kiện MMIC của nhà sản xuất [3].

D. Mạch phân áp và tụ ghép tín hiệu Cp
Việc cấp nguồn một chiều cho Transistor được thực
hiện thông qua các cuộn chặn Lch và đoạn đường truyền
trở kháng cao TL để đảm bảo rằng tại tần số thiết kế 3.14
GHz trở kháng của mạch phân áp là rất lớn so với trở
kháng đường truyền, ngược lại đối với tụ ghép Cp, tại
tần số thiết kế trung tâm, trở kháng của tụ điện là rất nhỏ
so với trở kháng đường truyền. DO giới hạn của linh
kiện nên phải sử dụng 2 cuộn chặn. Sơ đồ mạch phân áp
trên linh kiện MMIC thể hiện trong hình 6.
Hình 3. Mạch PHTK vào trên linh kiện MMIC

Hình 4. Mạch PHTK ra trên linh kiện MMIC
Hình 6. Mạch phân áp trên linh kiện MMIC

C. Thiết kế mạch PHTK giữa 2 Transistor
Đối với mạch PHTK giữa 2 tầng khuếch đại vẫn được

Sơ đồ mạch điện toàn mạch sau khi layout được thể

thiết kể theo dạng mạch PHTK hình П, đảm bảo trở

hiện trong Hình 7. Mạch in sau layout có kích thước Dài

kháng ra của tầng thứ nhất ZR1 được phối hợp với trở

x Rộng là 2.8 mm x 2.4 mm khá nhỏ gọn.

ISBN 978-604-80-7468-5

406


Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022)

III. ĐÁNH GIÁ KẾT QUẢ

Hình 7. Layout MMIC tồn mạch LNA
Hình 8 thể hiện kết quả mô phỏng các chỉ tiêu quan

ánh phương pháp thiết kế là phù hợp và chính xác vì đối

trọng như: hệ số KĐCS, phối hợp vào/ra và độ cách ly

với LNA thì tín hiệu vào rất nhỏ nên việc S11 như trên

của bộ LNA được thiết kế thông qua ma trận tham số tán

là một kết quả chấp nhận được. Sau khi qua bộ LNA tín

xạ [S].

hiệu đã lớn hơn rất nhiều nên nếu S22 không tốt sẽ ảnh
hưởng xấu tới bộ khuếch đại. Ngoài ra hệ số KĐCS đạt
được 37.5 dB tại tần số thiết kế. Dải thông rộng hơn dài
tần làm việc. Hệ số cách ly (S12) trong tồn dải tần cơng
tác tốt hơn -57 dB. Hệ số tạp âm của mạch được thể hiện
trong Hình 9. Hệ số tạp âm đạt được nhỏ hơn 0.9 dB
trong tồn bộ dải tần cơng tác từ (2.9 ÷ 3.4) GHz.

Hình 8. Đặc tính mạch LNA được thiết kế
Kết quả cho thấy phối hợp đầu ra là rất tốt trong khi
đầu vào phải hy sinh việc phối hợp để đạt được hệ số tạp
âm mong muốn. S22 tốt nhất bằng -27 dB tại tần số 3.14
GHz trong khi S11 đạt được là -8.6 dB. Kết quả này phản

ISBN 978-604-80-7468-5

Hình 9. Kết quả mô phỏng hệ số tạp âm

407


Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022)

Độ ổn định của mạch LNA thiết kế được thể hiện

Bảng 2. So sánh kết quả thiết kế với một số

cơng trình nghiên cứu khác

trong Hình 10. Trong tồn dải tần cơng tác, hệ số ổn định
lớn hơn 2, đảm bảo tính ổn định không điều kiện của bộ

Tham số

LNA MMIC

[5] 2016

[6]2015

LNA được thiết kế.

Transistor

GaN FET

GaAs FET

GaAs FET

Tần số (GHz)

2.9 ÷ 3.4

1÷6

3.7 ÷ 4.2

Tạp âm (dB)

<0.87

<0.83

<1.1

HSKĐ (dB)

37.5

28.3

25.4

Kết quả so sánh với một số cơng trình khác ở Bảng
2 có dải tần số cơng tác gần nhau và sơ đồ 2 tầng khuếch
đại, bộ LNA được thiết kế có HSKĐ vượt trội trong khi
hệ số tạp âm là tương đương.
IV. KẾT LUẬN
Trong bài báo này, chúng tơi đã trình bày phương
Hình 10. Kết quả mô phỏng hệ số ổn định K

pháp thiết kế một bộ khuếch đại LNA theo cơng nghệ

Hình 11 mơ tả kết quả mơ phỏng cấp độ tín hiệu lớn

MMIC tại tần số trung tâm 3.14 GHz. Các mạch PHTK

mạch LNA trên cấu trúc mạch đề xuất. Ta thấy tại điểm

được thực hiện trên các phần tử thụ động LC theo dạng

nén 1 dB, hệ số KĐCS đạt được bằng 36.5 dB trong khi

chữ L và hình П. Mơ phỏng ở cấp độ tín hiệu nhỏ và lớn

cơng suất ra hơn 16 dBm.

cho kết quả tốt, so sánh với chỉ tiêu kỹ thuật của bộ LNA
hiện có của đài ra đa ELM-2288ER (Bảng 1) các cơng
trình khác có sơ đồ tương đương (Bảng 2) thì bộ LNA đề
xuất vượt trội hơn về HSKĐ. Tuy nhiên nhược điểm của
bộ LNA đề xuất là tổn hao vào/ra cịn chưa được đồng
đều trong tồn bộ dải tần cơng tác. Nhóm tác giả đang
tiếp tục khắc phục các nhược điểm trên trong các thiết kế
tiếp theo.
TÀI LIỆU THAM KHẢO
[1]

Hình 11. Kết quả mơ phỏng tín hiệu lớn tại 3.14 GHz

[2]

Như vậy bộ LNA thiết kế theo cơng nghệ MMIC về

[3]

cơ bản đã có các thơng số kỹ huật tương đối tốt. Kết quả
so sánh trong Bảng 1 cho thấy bộ LNA MMIC đã vượt

[4]

trội hơn bộ LNA cũ về cả HSKĐ và hệ số tạp âm.

[5]

Bảng 1. So sánh kết quả thiết kế với tham số kỷ
thuật của bộ LNA đài ra đa ELM-2288ER
Tham số

LNA ELM-2288ER

LNA MMIC

HSKĐ

(23 ÷ 28) dB

(35.8 ÷ 37.5) dB

Tạp âm

< 1.2 dB

< 0.9 dB

ISBN 978-604-80-7468-5

[6]

408

Rowan Gilmore, Les Besser, “Practical RF circuit Design
for modern Wireless systems,” Active Circuits and
Systems, Artech House Boston, Vol. 2, pp. 88-93, 2003.
David M. Pozar, “Microwave Engineering,” John
Wiley & Sons Inc, pp. 426-436, 2011.
Jia-Sheng Hong, “Microstrip Filters for RF/Microwave
Applications,” John Wiley & Sons Inc, pp. 75-111, 2011.
URL, />N. Parkavi and T. Ravi.Design and analysis of RF low noise
and high gain amplifier for wireless communication. ARPN
Journal of Engineering and Applied Sciences. ISSN 18196608. VOL. 11, No. 19, October 2016.
Tran Van Hoi, Nguyen Xuan Truong, Bach Gia Duong.
Design and Fabrication of High Gain Low Noise
Amplifier at 4 GHz, International Journal of Engineering
and Innovative Technology (IJEIT). 4(7): 36-40. 2015.