Báo cáo cuối kì môn Thiết kế vi mạch VLSI

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ
BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG

BÁO CÁO TIỂU LUẬN

MÔN HỌC: THIẾT KẾ VI MẠCH VLSI

NGÀNH CƠNG NGHỆ KỸ THUẬT MÁY TÍNH

Sinh viên:

TRẦN ĐỨC VIỆT
MSSV: 18149204
VÕ QUANG THƠNG
MSSV: 20161267

GVHD: PGS.TS. Trương Ngọc Sơn

TP. HỒ CHÍ MINH – 12/2022
1


BẢN PHÂN CƠNG
Nội dung thực hiện

Stt

Người thực hiện

1

Mơ phỏng đặc tuyến I-V của nmos

Võ Quang Thông

2

Mô phỏng đặc tuyến I-V của pmos

Võ Quang Thơng

3

Mơ phỏng đặc tính DC của một bộ Inverter

Võ Quang Thông

4

Thiết kế và mô phỏng cổng AND 2 ngõ vào

Trần Đức Việt

5

Thiết kế và mô phỏng cổng OR 2 ngõ vào

Trần Đức Việt

6

Thiết kế và mô phỏng cổng XOR 2 ngõ vào

Trần Đức Việt

7

Thiết kế và mô phỏng mạch cộng 8 bit toàn phần

Trần Đức Việt

8

Thiết kế mạch trừ 8 bit toàn phần

Trần Đức Việt

9

Thiết kế mạch nhân 4 bit toàn phần

Trần Đức Việt

Phiếu chấm điểm
Bài

Võ Quang Thông

Trần Đức Việt

1
2
3
4.1
4.2
4.3

2


Mục lục
BÀI 1. MÔ PHỎNG ĐẶC TUYẾN I-V CMOS ...................................................4
1.1

MỤC TIÊU .......................................................................................................................... 4

1.2

ĐẶC TUYẾN I-V CMOS. .......................................................................... 4

1.3

KẾT LUẬN ........................................................................................................................ 11

BÀI 2. MƠ PHỎNG ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER ................12
2.1 MỤC TIÊU ............................................................................................................................. 12
2.2 ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER ....................................................................... 12
2.3 KẾT LUẬN .................................................................................................. 17
BÀI 3 THIẾT KẾ VÀ MÔ PHỎNG CỔNG LOGIC........................................18
3.1 MỤC TIÊU ............................................................................................................................. 18

3.2 CỔNG AND 2 NGÕ VÀO ................................................................................................... 18
3.3 CỔNG OR 2 NGÕ VÀO....................................................................................................... 23
3.4 CỔNG XOR 2 NGÕ VÀO ................................................................................................... 29
3.5 KẾT LUẬN .................................................................................................. 32
BÀI 4: THIẾT KẾ, MÔ PHỎNG, TÍNH CƠNG SUẤT TIÊU THỤ CỦA
CÁC MẠCH SỐ ..........................................................................................................33
4.1 MỤC TIÊU ............................................................................................................................. 33
4.2 MẠCH CỘNG 1 BIT TOÀN PHẦN ..................................................................................... 33
4.3 MẠCH CỘNG 8 BIT TỪ CÁC MẠCH CỘNG 1 BIT TOÀN PHẦN .................................. 42
4.4

MẠCH TRỪ NHỊ PHÂN 8 BIT TỪ MẠCH CỘNG NHỊ PHÂN 8 BIT .. 46

4.5. MẠCH NHÂN 4 BIT................................................................................... 48
4.6 KẾT LUẬN .................................................................................................. 52

3


BÀI 1. MƠ PHỎNG ĐẶC TUYẾN I-V CMOS
1.1 MỤC TIÊU
• Sử dụng được phần mềm thiết kế vi mạch, Cadence.
• Thiết kế và mơ phỏng đặc tuyến I-V của cmos
• Phân tích các thơng số thiết kế.

1.2 ĐẶC TUYẾN I-V NMOS
1.2.1. Sơ đồ nguyên lý
*

nMOS

Hình 1. Sơ đồ nguyên lý nMOS
Các thơng số cài đặt cho q trình mơ phỏng:
- Chiều dài nMOS: 0.13u
- Chiều rộng nMOS: 1.16u
- Gán biến “vgs” vào nguồn vào chân G.
- Nguồn 3.3V nối vào chân S.

4


• Cài đặt giá trị vgs thay đổi từ 0.6 đến 1:

Hình 2. Cài đặt thống số nMOS
• Chọn rõ ra và mơ phỏng:

Hình 3. Chọn rõ ra và mơ phỏng cho nMOS

5


• pMOS

Hình 4. Sơ đồ ngun lý pMOS
Các thơng số cài đặt cho q trình mơ phỏng:
-

Gán biến “vgs” vào nguồn vào chân G.

-

Nguồn 1.2V nối vào chân S.

6


• Cài thơng số cho pmos

-

Hình 5. Cài đặt thơng số cho pMOS
Chiều dài pMOS: 0.13um.

-

Chiều rộng pMOS: 1.3um.

• Cài đặt thông số cho ngõ vào đặt biến ngõ vào là vgs:

Hình 6. Cài đặt thơng số cho pMOS

7


• Cài đặt thơng số cho nguồn:

Hình 7. Cài đặt thơng số cho nguồn:

• Chọn ngõ ra để mơ phỏng:

Hình 8. Chọn ngõ ra để mô phỏng

8


• Chọn giá trị biến thay đổi:

Hình 9. Chọn giá trị biến thay đổi:

9


1.2.2 Kết quả mơ phỏng:

Hình 10: Kết quả mơ phỏng đặc tuyến nmos

Hình 11: Kết quả mơ phỏng đặc tuyến pmos

10


1.3 KẾT LUẬN

Mô phỏng và vẽ đặc tuyến I-V của nMOS và pMOS. Vẽ đặc tuyến của nMOS
trên cùng một đồ thị với mức điện áp Vgs = 0.6V, Vgs = 0.8V, Vgs = 1.0V. Vẽ đặc
tuyến của pMOS trên cùng một đồ thị với mức điện áp Vgs = –0.6V, Vgs = –0.8V,
Vgs = –1.0V.
Kết quả đúng giống như để cho

11

BÀI 2. MƠ PHỎNG ĐẶC TÍNH CỦA MƠT BỘ
INVERTER
2.1.

MỤC TIÊU
- Mơ phỏng được đặc tính DC với các giá trị β = 0.1; 0.5; 1; 2; 10.
- Phân tích và so sánh được kết quả mô phỏng với lý thuyết.

2.2.

ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER
2.2.1. Sơ đồ nguyên lý
* Vẽ cổng NOT:

Hình 12. Sơ đồ nguyên lý của bộ inverter

12


• Cài đặt thơng số cho pmos

Hình 13. Cài đặt thơng số pmos
• Cài đặt thơng số cho nmos

Hình 14. Cài đặt thông số pmos

13

• Sau khi đã đóng gói → lấy ra cấp nguồn và xung để mơ phỏng
• Chọn thơng số cho nguồn:

Hình 15. Chọn thơng số cho nguồn
• Chọn thơng số cho xung ngõ vào

Hình 16. Chọn thơng số cho xung ngõ vào

14


• Chọn ngõ ra và cài đặt thông số biến a:

Hình 17. Chọn ngõ ra và cài đặt thơng số biến a
• Chọn giá trị thay đổi của biến:

Hình 18. Chọn giá trị thay đổi của biến
• Thay đổi giá trị để giống như đề bài:
Các thông số cài đặt cho q trình mơ phỏng:
- Nguồn 1V nối vào chân Vdd.
-

Chân Vss nối đất.

-

Xung ngõ vào được nối vào chân A với chiều dài xung là 10us và có

chu kì 20us.

15


Hình 19. Thay đổi giá trị để giống như đề bài:
1.2.2 Kết quả mơ phỏng

Hình 20. Kết quả mơ phỏng bộ inverter

16


Hình 21: Kết quả mơ phỏng đặc tính của một bộ inverter
Trong đó:
Màu đỏ tương ứng β = 0.1
Màu lam, tím, cam, lục tương ứng β = 0.5,1,2,10

KẾT LUẬN

2.3.

- Mơ phỏng được đặc tính DC với các giá trị β = 0.1; 0.5; 1; 2; 10.
- Phân tích và so sánh được kết quả mô phỏng với lý thuyết.
- Từ lý thuyết ta dã mơ phỏng được đặc tính DC với các giá trị β = 0.1;
0.5; 1; 2; 10 và kết luận được hệ số β càng lớn thì độ trễ của cổng Inverter càng
tăng

17

BÀI 3. THIẾT KẾ VÀ MÔ PHỎNG CỔNG LOGIC
3.1.

MỤC TIÊU
- Thiết kế được và mô phỏng các cổng logic: AND 2 ngõ vào, OR 2 ngõ
vào XOR 2 ngõ vào.
- Phân tích và so sánh được kết quả mơ phỏng với lý thuyết.

3.2.

THIẾT KẾ VÀ MÔ PHỎNG CỔNG AND 2 NGÕ VÀO

3.2.1. Sơ đồ nguyên lý
Bảng trạng thái 3.2.1 – Cổng AND
Input
A
0

Input B

Output Y

0

0

0

1

0

1

0

0

1

1

1

 Y = A.B

Hình 22. Sơ đồ nguyên lý cổng and

18


• Sau khi đã vẽ sơ đồ nguyên lý → tiến hành đóng gói và nối nguồn:

Hình 23. Sơ đồ nguyên lý cổng and
-

Các thông số cài đặt cho quá trình mơ phỏng:
Nối nguồn vào cổng AND và cài đặt thơng số như hình:

o Hình 24. Các thơng số cài đặt cho q trình mơ phỏng:

- Cung cấp nguồn Vdc là 1.2V và được nối vào VDD, VSS nối vào

GND.
19


Nối ngõ vào A nguồn xung cho cổng AND và cài đặt thơng số như hình:

Hình 25. Các thơng số cài đặt cho q trình mơ phỏng:
- Chiều dài pMOS và nMOS: 0.13um.
- Chiều rộng pMOS và nMOS: 0.16um.
Nối ngõ B vào nguồn xung cho cổng AND và cài đặt thơng số như hình:

Hình 26. Các thơng số cài đặt cho q trình mơ phỏng:
- Nguồn xung Vpulse nối ngõ vào In, thiết lập các thông số như sau:
+ Vpluse1 được nối vào chân A với chiều dài xung là 10us có chu kì
20us
20


+ Vpluse2 được nối vào chân B với chiều dài xung là 5us và có chu kì
10us.
Chọn Output → Tu Be Plotted → Chọn các ngõ vào và ngõ ra để mơ phỏng

Hình 27. Chọn các ngõ vào và ngõ ra để mô phỏng

21


3.3.2. Kết quả mơ phỏng

Hình 28: Kết quả mơ phỏng cổng NAND 2 ngõ vào

Một cổng AND có 2 đầu vào và 1 đầu ra. Mỗi giá trị này có thể
có giá trị 0 hoặc 1 và giá trị đầu ra phụ thuộc vào 2 giá trị đầu
vào. Đầu ra chỉ là 1 khi cả hai giá trị đầu vào là 1

3.3.

KẾT LUẬN
Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng NAND

22


3.4.

CỔNG OR 2 NGÕ VÀO
3.4.1. Sơ đồ nguyên lý
- Trước khi vẽ cổng OR thì ta vẽ sơ đồ nguyên lý của cổng NAND và tiếng

hành đóng gói
Bảng trạng thái 3.3.1 – Cổng OR
INPUT A

INPUT B

OUTPUT Y

0

0

0

0

1

1

1

0

1

1

1

1

 Y = A+B.

Hình 29. Sơ đồ nguyên lý của cổng NAND 2 ngõ vào

23

• Sau khi có cổng NAND thì thì ta vẽ ghép lại để tạo cổng OR như hình:

Hình 30. Sau khi có cổng

Hình 31. Sơ đồ ngn lý của cổng OR 2 ngõ vào

24


• Sau khi có cổng OR → Đóng gói và lấy ra để mơ phỏng:

Hình 32. Đóng gói và lấy ra để mơ phỏng:
• Nối nguồn vào cổng OR và cài đặt thơng số như hình:
Các thơng số cài đặt cho q trình mơ phỏng:

Hình 33. Các thơng số cài đặt cho q trình mơ phỏng:
• Nguồn 1.2V nối vào chân Vdd và chân Vss nối đất.

25