21/01/2014
1
trúc và
Vi lý
Lê Minh Thùy
môn và Tin công
Hà
1
: vi lý EE3480
Chương 1
Tài tham
D.A.Godse A.P.Godse,
Technical Publications, 2008
2
1.1 trúc vi lý
–
–
3
21/01/2014
2
First Draft of a Report on the
EDVAC*”
– EDVAC: Electronic Discrete Variable
Automatic Computer
4
Máy tính toán theo Von
–
–
logic
–
–
–
nhau thông qua các path
control path
5
Neumann.
6
21/01/2014
3
trúc VXL 4004
7
1.2 Mô hình VXL
8
1.2 Mô hình VXL
9
21/01/2014
4
1.2 Mô hình VXL
10
Common bus (3 bits)
Opcode
11
Lệnh
Hoạt
động
Số
bit
Thời
gian
thực hiện
(clock)
MOV A, C
A
C
3 bit
1
MOV B, C
B
C
3 bit
1
ADD
C
A + B
3 bit
1
SUB
C A -
B
3 bit
1
AND
C
A and B
3 bit
1
OR
C
A or B
3 bit
1
LOAD A
6 bit
2
LOAD B
6 bit
2
12
21/01/2014
5
13
1
công
0 0 0 0
14
0 0 0 1
15
100
21/01/2014
6
0 0 1 0
16
0 0 1 1
17
010
0 1 0 0
18
110
21/01/2014
7
opcode
– Opcode :
– Operand: tùy theo opcode
19
(5 2)
20
1.3 vi lý
21
21/01/2014
8
Chu trình
(1)
Tìm
(Fetch)
(2)
(Decode)
(3)
(Execute)
22
23
24
21/01/2014
9
25
VXL
26
27
21/01/2014
10
opcode của
lệnh tiếp theo
28
29
• carry / borrow
• overflow
• auxilliary carry
• zero
• parity
•
30
21/01/2014
11
•
•
31
•
•
32
•
33
21/01/2014
12
•
•
34
•
•
trình
35
•
•
36
21/01/2014
13
1.4 Chu trình
– Stage 1: Fetch the instruction from code storage.
– Stage 2: Decode the instruction.
– Stage 3: Execute the instruction.
– Stage 1: Fetch the instruction from code storage.
– Stage 2: Decode the instruction.
– Stage 3: Execute the instruction.
– Stage 4: Write the results of the instruction back to the register
file.
37
38
39
21/01/2014
14
pipeline hoàn toàn 1
40
41
1.5 trúc Harvard
42
21/01/2014
15
43
trúc Harvard mô hình máy tính Harvard Mark I
Harvard Mark I là con tinh Howard Aiken, nghiên
sinh 1939. Sau , Harvard phát và xây
hoàn máy tính Harvard Mark I 1943 tác
IBM
Máy tính Harvard Mark I
1.5 trúc Harvard
I/O CPU
Chu trình « không »
trao thông tin vi
44
»
I/O
45
21/01/2014
16
»
46
« I/O command »
phát sinh « »
47
« I/O command »
phát sinh « »
48
21/01/2014
17
Không
Có
49
–
–
50
–
–
interrupt handler (or interrupt service routine, ISR)
51
21/01/2014
18
– INT
CPU
– INT »
cho CPU
–
–
52
–
–
–
–
53
DMA : Direct Access Memory
Trao thông tin vi và mà không thông
qua CPU
54
21/01/2014
19
qua CPU
–
–
cho phép DMA
55