-
-
SHSV: 20091608
-K54
ESRC Lab Phòng 618
2012
1
FPGA
IC
k
cao
PGS. -
thông
2
Chương 1: Giới thiệu chức năng, nhiệm vụ, cơ cấu tổ chức của đơn vị tiếp
nhận
1.
-
-
2.
1. -
2.
3.
4.
5.
3
Chương 2: Nội dung thực tập
1.
:
o
o
:
o
.
o vào t
o
o
2.
trình.
3.
a.
Phần cứng
Kit DE1
p
4
các phòng
- 8Mb SDRAM.
- 512Kb SRAM.
- 4Mb Flash.
Âm thanh.
-
-
- 4 led 7 thanh.
- xanh.
- VGA, RS-232, và PS2.
-
-
-
5
-
Hình 1: Kit DE1
6
Phần mềm Quartus II
quá trì.
các nhà ph
Quy trình thiết kế FPGA với Quartus II
chung và Quartus II nói riêng:
Hình 2: Design Flow
7
Design Entry
Synthesis
Function Simulation
Fitting
Timming Analysis c nhau
Timming Simulation và
Programming and Configuration
b.
VHDL.
- DE1
-
-
-
- Ngày báo cáo: 17/07/2012.
-
.
8
Các
Hình 3
Hình 4
9
c. bomberman
VHDL.
Mục tiêu
-
-
-
-
-
Nền tảng cơ bản
-
-
- .
-
Yêu cầu hệ thống
-
-
- 24 fps.
-
-
- 27/7.
Mô tả trò chơi
-
-
10
-
-
- Bom
-
-
-
-
-
-
-
C
Người 1 Người2
Đặt boom
˽
0(INS)
Đi lên W ↑
Đi xuống S ↓
Sang trái A ←
Sang phải D →
11
Hình 5:
Bàn phím
Interface.
Màn hình
ROM
FSMD
- PS2 Keyboard
12
bomberman
- VGA
Xanh (G)
0
0
0
0
0
1
0
1
0
Xanh
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
h_syncv_sync
13
1.
2.
14
Sang trái: 001
010
Lên trên: 011
100
101
3.
15
4.
5. map
trên màn hình
o 000 :
o NV1 : 001 :
16
o NV2: 010 :
o 011 :
o Bom: 100 :
o 101 :
o 110 :
o 111 :
6.
Hình 10
17
7.
- tile
tile
- tilefontfont
font 8x16
00000000
00000000
00010000
00111000
01101100
11000110
11000110
11111110
11000110
11000110
11000110
11000110
00000000
00000000
00000000
00000000
00000000
00000000
00010000
00111000
01101100
11000110
11000110
11111110
11000110
11000110
11000110
11000110
00000000
00000000
00000000
00000000
-
- tile
tile
tile
-
18
pixel_xpixel_ytile
- 80x30 tile
8x16.
tlie
- tile mapped
8x16
16x32
pixel_xpixel_y.
:
19
Dùng 3 bit (2 -
-
20
Xây dng màn hình m u
Hình 13: Start screen
Hình 14:
21
-
.
- .
-
.
trên background.
mã
ROM
lên màn hình.
Khi nào k
thúc.
Xây dng phn k
22
Hình 15:
23
24