BÀI TẬP NHÓM MÔN KỸ THUẬT SỐ CÁC HỌ CỔNG LOGIC

P a g e | 1
BÀI TẬP NHÓM
MÔN : KỸ THUẬT SỐ
CÁC HỌ CỔNG LOGIC
September 16
2010
NHÓM 1
1. Phan Đắc Sơn (Nhóm trưởng)
2. Lý Đông Hà
3. Nguyễn Đức Tiến
4. Nguyễn Thanh Sơn
5. Nguyễn Thị Bích Thủy
P a g e | 2
Table of Contents
Table of Contents 2
Task Sheet 23
Nguồn tham khảo 23
I. Họ DDL
DDL (Diode Diode Logic) là họ cổng logic do các diode bán dẫn tạo thành. Hình
3-1a,b là sơ đồ cổng AND, OR 2 lối vào họ DDL.
Hình 3-1. Mạch điện cổng AND và OR họ DDL.
Bảng trạng thái sau thể hiện nguyên lý hoạt động của mạch thông qua mức điện
áp vào/ra của các cổng AND và OR họ DDL
P a g e | 3
Bảng 3-1. Bảng trạng thái của cổng AND và OR họ DDL
Ưu điểm của họ DDL:
• Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm
này cho phép xây dựng các ma trận diode với nhiều ứng dụng khác nhau;
• Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch
nhanh;
• Công suất tiêu thụ nhỏ.

Nhược điểm :
• Độ phòng vệ nhiễu thấp (V
RL
lớn) ;
• Hệ số ghép tải nhỏ.
Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch ra một diode. Tuy
nhiên, khi đó V
RH
cũng bị sụt đi 0,6V.
II. Họ DTL
Để thực hiện chức năng đảo, ta có thể đấu nối tiếp với các cổng DDL một
transistor công tác ở chế độ khoá. Mạch cổng như thế được gọi là họ DTL
(Diode Transistor Logic). Ví dụ, hình 3-2a, b là các cổng NOT, NAND thuộc họ
này.
Hình 3-2. Sơ đồ mạch điện của họ cổng TDL.
P a g e | 4
Trong hai trường hợp trên, nhờ các diode D2, D3 độ chống nhiễu trên lối vào của
Q
1
được cải thiện. Mức logic thấp tại lối ra f giảm xuống khoảng 0,2 V ( bằng
thế bão hoà U
CE
của Q
1
). Do I
RHmax
và I
RLmax
của bán dẫn có thể lớn hơn nhiều so
với diode nên hệ số ghép tải của cổng cũng tăng lên.

Bằng cách tương tự, ta có thể thiết lập cổng NOR hoặc các cổng liên hợp phức
tạp hơn. Vì tải của các cổng là điện trở nên hệ số ghép tải (đặc biệt đối với N
H
)
còn bị hạn chế, mặt khác trễ truyền lan của họ cổng này còn lớn. Những tồn tại
trên sẽ được khắc phục từng phần ở các họ cổng sau.
III. Họ RTL
Họ RTL (Resistor Transistor Logic) là các cổng logic được cấu tạo bởi các điện
trở và transistor. Hình 3-3 là sơ đồ của một mạch NOT họ RTL.
Khi điện áp lối vào là 0 V, điện áp trên base của transistor sẽ âm nên transistor
cấm như vậy lối ra trên collector của transistor sẽ ở mức cao. Do lối ra này được
nối lên nguồn +5 V thông qua diode D nên giá trị điện áp lối ra lúc này khoảng
5,7 V, nhận mức logic cao. Khi điện áp lối vào là 5 V do hai điện trở lối vào có
giá trị lần lượt là 1 k và 10 k, nên điện áp tại base sẽ đủ lớn để làm transistor
thông làm cho điện áp lối ra là 0 V. Như vậy logic lối ra sẽ là đảo của logic của
tín hiệu lối vào.
Tương tự như mạch hình 3-3, nếu một điện trở được nối thêm ở lối vào như hình
3-4 sau mạch sẽ trở thành mạch NOR họ RTL.
Hình 3-3. Cổng NOT họ RTL
Bảng 3-2 thể hiện quan hệ điện áp của cổng NOR họ RTL, chỉ khi cả hai lối vào
A và B cùng ở giá trị 0 V thì transistor mới cấm và lối ra nhận logic cao. Các
trường hợp khác đều dẫn đến transistor thông và làm giá trị logic lối ra ở mức
thấp.
P a g e | 5
A (V) B (V) F (V)
0 0 5,7
0 5 0
5 0 0
5 5 0
P a g e | 6

Bảng 3-2. Bảng trạng thái của cổng NOR họ RTL
Hình 3.4. Cổng NOR họ RTL
IV. HỌ TTL
Trước khi đi vào cấu trúc của mạch TTL cơ bản, xét một số mạch điện cũng có
khả năng thực hiện chức năng logic như các cổng logic trong vi mạch TTL:
P a g e | 7
Mạch ở hình 1.46 hoạt động như một cổng AND. Thật vậy, chỉ khi cả hai đầu A
và B đều nối với nguồn, tức là để mức cao, thì cả hai diode sẽ ngắt, do đó áp đầu
ra Y sẽ phải ở mức cao. Ngược lại, khi có bất cứ một đầu vào nào ở thấp thì sẽ
có diode dẫn, áp trên diode còn 0,6 hay 0,7V do đó ngõ ra Y sẽ ở mức thấp.
Tiếp theo là một mạch thực hiện chức năng của một cổng logic bằng cách sử
dụng trạng thái ngắt dẫn của transistor (hình 1.47).
Hai ngõ vào là A và B, ngõ ra là Y.
Phân cực từ hai đầu A, B để Q hoạt động ở trạng thái ngắt và dẫn bão hoà
Cho A = 0, B = 0  Q ngắt, Y = 1
A = 0, B = 1  Q dẫn bão hoà, Y = 0
A = 1, B = 0  Q dẫn bão hoà, Y = 0
A = 1, B = 1  Q dẫn bão hoà, Y = 0
Có thể tóm tắt lại hoạt động của mạch qua bảng dưới đây
Nghiệm lại thấy mạch thực hiện chức năng như một cổng logic NOR
Vì có cấu tạo ở ngõ vào là điện trở, ngõ ra là transistor nên mạch NOR trên được
xếp vào dạng mạch RTL
Với hình trên, nếu mạch chỉ có một ngõ vào A thì khi này sẽ có cổng NOT, còn
khi thêm một tầng transistor trước ngõ ra thì sẽ có cổng OR
Bây giờ để có cổng logic loại DTL, ta thay hai R bằng hai diode ở ngõ vào (hình
1.48)
Khi A ở thấp, B ở thấp hay cả 2 ở thấp thì diode dẫn làm transistor ngắt do đó
ngõ ra Y ở cao.
Khi A và B ở cao thì cả hai diode ngắt => Q dẫn => y ra ở thấp
P a g e | 8

Rõ ràng đây là 1 cổng NAND dạng DTL (diode ở đầu vào và transistor ở đầu ra)
Các mạch RTL, DTL ở trên đều có khả năng thực hiện chức năng logic nhưng
chỉ được sử dụng ở dạng đơn lẻ không được tích hợp thành IC chuyên dùng bởi
vì ngoài chức năng logic cần phải đảm bảo người ta còn quan tâm tới các yếu tố
khác như :
• Tốc độ chuyển mạch (mạch chuyển mạch nhanh và hoạt động được ở tần
số cao không).
• Tổn hao năng lượng khi mạch hoạt động (mạch nóng, tiêu tán mất năng
lượng dưới dạng nhiệt).
• Khả năng giao tiếp và thúc tải, thúc mạch khác.
• Khả năng chống các loại nhiễu không mong muốn xâm nhập vào mạch,
làm sai mức logic.
Chính vì thế mạch TTL đã ra đời, thay thế cho các mạch loại RTL, DTL. Mạch
TTL ngoài transistor ngõ ra như ở các mạch trước thì nó còn sử dụng cả các
transistor đầu vào, thêm một số cách nối đặc biệt khác, nhờ đó đã đảm bảo được
nhiều yếu tố đã đề ra. Hình 1.49 là cấu trúc của một mạch logic TTL cơ bản :
Mạch này hoạt động như một cổng NAND.
Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 (đây là transistor có
nhiều cực phát có cấu trúc mạch tương đương như hình bên )
Hai diode mắc ngược từ 2 ngõ vào xuống mass dùng để giới hạn xung âm ngõ
vào, nếu có, giúp bảo vệ các mối nối BE của Q1
Ngõ ra của cổng NAND được lấy ra ở giữa 2 transistor Q3 và Q4, sau diode D0
P a g e | 9
Q4 và D0 được thêm vào để hạn dòng cho Q3 khi nó dẫn bão hoà đồng thời giảm
mất mát năng lượng toả ra trên R4 (trường hợp không có Q4,D0) khi Q3 dẫn.
Điận áp cấp cho mạch này cũng như các mạch TTL khác thường luôn chuẩn là
5V
Mạch hoạt động như sau :
Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1 dẫn điện; phân cực mạch để áp
sụt trên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo theo Q3 ngắt.

Như vậy nếu có tải ở ngoài thì dòng sẽ đi qua Q4, D0 ra tải xuống mass. Dòng
này gọi là dòng ra mức cao kí hiệu là I
OH
Giả sử tải là một điện trở 3k9 thì dòng là:

Khi cả A và B đều ở cao, nên không thể có dòng ra A và B được, dòng từ nguồn
V
cc
sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão hòa.
Nếu mắc tải từ nguồn V
cc
tới ngõ ra Y thì dòng sẽ đổ qua tải, qua Q3 làm nó dẫn
bão hoà luôn. Ngõ ra sẽ ở mức thấp vì áp ra chính là áp VCE của Q3 khoảng 0,2
đến 0,5V tuỳ dòng qua tải. Khi này ta có dòng ra mức thấp kí hiệu là I
OL
. Sở dĩ
gọi là dòng ra vì dòng sinh ra khi cổng logic ở mức thấp (mặc dù dòng này là
dòng chảy vào trong cổng logic)
Ví dụ nếu tải là 470 ohm thì dòng I
OL
khi này là:

Vậy mạch logic ở trên có chức năng hoạt động như 1 cổng NAND 2 ngõ vào
Nếu để hở hai ngõ vào A và B thì Q1 vẫn ngắt, Q2 vẫn dẫn, kéo theo Q3 dẫn khi
có tải ngoài tức là ngõ ra Y vẫn ở cao, do đó giống như trường hợp ngõ A và B
nối lên mức cao.
Nếu A và B nối chung với nhau hay Q1 chỉ có 1 cực phát thì mạch NAND
chuyển thành mạch NOT
P a g e | 10
Việc sắp xếp thứ tự Rc, Q4, D0, Q3 thành hình cột giống như hình cột chạm-

totem pole-hình tổ vật của người Mĩ da đỏ nên dạng mạch này được gọi là mạch
logic ngõ ra cột chạm, cấu trúc của các loại cổng logic khác như and, or, exor
cũng giống như vậy. Tuy vậy ta cũng sẽ gặp các mạch logic có ngõ ra kiểu khác
như mạch ngõ ra cực thu để hở, ngõ ra ba trạng thái. Những mạch này ta sẽ tìm
hiểu ở phần sau. Riêng đối với mạch loại này, khi ngõ ra chuyển tiếp trạng thái
từ thấp lên cao có thể xảy ra trường hợp cả Q3 và Q4 cùng dẫn (Q3 chưa kịp tắt).
Điều này làm cho dòng bị hút từ nguồn lớn hơn hẳn và có thể làm sụt áp nguồn
trong vài ns. Vấn đề này ta cũng sẽ nói kỹ hơn ở bài sử dụng cổng logic.
Mạch ngõ ra cột chạm thuộc loại mạch ra kéo lên tích cực (active pull up) tức là
ngõ ra được cấp nguồn thông qua Q4 (linh kiện điện tử tích cực). Còn các mạch
khác như RTL, DTL ngõ ra được cấp điện thông qua R (linh kiện điện tử thụ
động)
Để tăng tốc độ chuyển mạch cao hơn hẳn loại trên, một số cải tiến mới và công
nghệ mới đã được thêm vào
Diode thường được được thay thế bởi diode schottky. Cấu trúc lớp tiếp xúc loại
này là Si_Al (chất bán dẫn loại p). Áp ngưỡng chỉ còn 0,35V. Kí hiệu của diode
như
Tiếp đến, transistor được mắc thêm diode schottky giữa cực nền và cực thu như
hình. kí hiệu của transistor sẽ như hình trên.
P a g e | 11
Khi này thay vì dẫn bão hoà, transistor sẽ chỉ dẫn gần bão hoà do diode đã dẫn ở
khoảng 0,3V rồi. Điều này có nghĩa là transistor sẽ chuyển mạch nhanh hơn.
Quy mô tích hợp:
Các mạch cổng logic như trên được tích hợp lại thành một mạch tổ hợp bán dẫn
rất rất nhỏ và được đặt vào giữa một vỏ bọc, có dây kim loại nối ra ngoài các
chân. Thường thì với mạch cổng nand như ở trên sẽ có bốn mạch như thế được
tích hợp trong một vỏ bọc, chúng thuộc loại tích hợp cỡ nhỏ: small scale
integration (SSI), một số IC đặc biệt có số cổng lớn hơn một chút hay quy mô
phức tạp hơn nên thuộc loại tích hợp cỡ vừa: medium scale integration (MSI).
Khi nằm trong IC tích hợp, sự sắp xếp mạch và các chân ra vào cho loại cổng

chuẩn này (ví dụ với loại cổng nand) sẽ là:
Có nhiều mạch khác sẽ tích hợp nhiều cổng hơn và tất nhiên thành phần chính
của những mạch này sẽ là các transistor và quy mô tích hợp có thể từ hàng trăm
đến hàng trăm triệu transistor trên một phiến bán dẫn, chỉ được đặt trong một vỏ
bọc không lớn quá vài xen ti mét vuông. Chẳng hạn
Các mạch chuyển đổi mã, dồn tách kênh, mạch logic và số học mà chúng ta sẽ
tìm hiểu ở phần sau thuộc loại tích hợp cỡ vừa, một số là loại tích hợp cỡ lớn :
large scale integration (LSI) vì cấu trúc mạch gồm khoảng từ 12 đến 100 cổng cơ
bản (MSI) hay 100 đến 1000 cổng cơ bản (LSI)
Các mạch nhớ, vi điều khiển, vi xử lí, lập trình có thể tích hợp từ hàng ngàn đến
hàng triệu cổng logic trong nó và được xếp vào loại tích hợp cỡ rất lớn (VLSI)
siêu lớn (ULSI).
P a g e | 12
Các loại TTL:
• TTL ngõ ra cực thu để hở
Hình 1.56 là cấu trúc của một cổng nand 2 ngõ vào và có ngõ ra cực thu để hở.
Nhận thấy trong cấu trúc của mạch không có điện trở hay transistor nối từ cực
thu của transistor ra dưới Q3 (transistor nhận dòng ) lên V
cc
. Khi giao tiếp tải ta
phải thêm bên ngoài mạch một điện trở nối từ ngõ ra Y lên V
cc
gọi là điện trở kéo
lên (pull up resistor Rp) có trị số từ trên trăm ohm đến vài kilo ohm tuỳ theo tải
Hình 1.56 Cấu trúc của 1 cổng nand 2 ngõ vào và có ngõ ra cực thu để hở
P a g e | 13
Chẳng hạn với mạch cổng nand ở trên ta muốn điều khiển tải là một đèn led, led
sáng khi ngõ ra ở mức thấp, vậy điện trở kéo lên có thể được tính toán như sau :
Có thể dùng 270 hay 330 ohm, đây cũng chính là điện trở hạn dòng cho led
Còn khi muốn led sáng ở mức cao thì

Khi này dòng ra sẽ là
Với điện áp đặt trên led bằng áp V
CE
của Q3, led sẽ tắt
Bây giờ ta sẽ thực hiện nối chung nhiều ngõ ra cực thu để hở lại với nhau (chẳng
hạn 3 cổng NAND) xem có gì xảy ra.
Hình 1.57 Cách nối chung nhiều ngõ ra cực thu để hở

Nếu Q3 của cả 3 cổng NAND đều tắt, tức là ngõ ra đều ở cao, chúng nối chung
lại với nhau, vậy ngõ ra chung tất nhiên ở cao
Khi một trong 3 cổng NAND có ngõ ra ở thấp (Q3 dẫn) thì sẽ có dòng đổ từ
nguồn qua điện trở kéo lên để đi vào cổng not này, vậy ngõ ra nối chung sẽ phải
ở thấp, mức thấp này không ảnh hưởng gì đến 2 transistor Q3 của 2 cổng kia cả
P a g e | 14
Như vậy ngõ ra nối chung này hoạt động như là ngõ ra của 1 cổng AND mà 3
ngõ vào chính là 3 ngõ ra của các cổng nối chung ngõ ra. Đây được gọi là cách
nối AND các ngõ ra lại với nhau, ta cũng có thể chuyển qua cách nối NOR theo
định lý De Morgan.
Qua hình so sánh ở trên sẽ thấy cách dùng cổng nand thường sẽ tốn kém và phức
tạp hơn cách dùng cổng nand cực thu để hở (open colector : CO) mặc dù cả 2
cách đều dùng để thực hiện hàm logic
 Tổng quát cách tính điện trở kéo lên
Nói chung khi tính điện trở kéo lên thì phải xem xét đến khả năng chịu dòng của
transistor ra cổng cực thu hở cũng như điện thế V
OL
(max) và V
OH
(min). Tuỳ
theo yêu cầu sử dụng, khi muốn giảm công suất tiêu tán thì có thể giảm giá trị
điện trở kéo lên, còn khi muốn tăng tốc độ chuyển mạch thì có thể tăng điện trở

kéo lên tuy nhiên giá trị điện trở này phải nằm trong giới hạn giữa Rpmax và
Rpmin với
Chẳng hạn với loại TTL chuẩn ra cực thu để hở nối chung lại 4 ngõ với nhau và
thúc 3 cổng TTL khác thì
P a g e | 15
Hình 1.58 Cách kết nối với điện trở kéo lên


• TTL có ngõ ra 3 trạng thái
TTL có ngõ ra 3 trạng thái (hình 1.59) là TTL có ngõ ra ở tầng cuối cùng là loại
3 trạng thái.
Hình 1.59 Cấu trúc của một loại TTL ngõ ra 3 trạng thái
Có một đường điều khiển C (hay đường cho phép G) và một diode được thêm
vào.
P a g e | 16
Khi C ở cao, diode D không dẫn thì mạch hoạt động bình thường như cổng nand
ở trước.
Bây giờ đặt C xuống thấp, chẳng hạn nối mass, lập tức Q1 dẫn, dòng đổ qua R1
xuống mass, mà không đổ vào Q2. Q2 ngắt kéo theo Q3 ngắt. Cùng lúc dòng qua
R2 sẽ đổ qua diode D1 xuống mass, tức là Q4 cũng không dẫn.
Trong điều kiện cả Q3 và Q4 đều không dẫn, ngõ ra Y chẳng nối với mass hay
nguồn gì cả, tổng trở ngõ ra là rất cao, đây chính là trạng thái thứ 3 của mạch.
Khi này nếu có nối nhiều ngõ ra lại với nhau thì khi ở trạng thái thứ 3, các ngõ ra
sẽ không bị ảnh hưởng bởi nhau.
Lợi dụng đặc điểm này ta có thể tạo nên đường bus chung
Hình 1.60 Cách tạo đường bus
Như hình 1.60 cho thấy khi C1, C2, C3 ở mức cao, ngõ ra 3 cồng này ở Z cao,
nếu C0 ở mức thấp thì tín hiệu D0 sẽ được đưa tới Y
Khi C1 ở mức thấp còn các C0, C2, C3 ở mức cao thì tín hiệu D1 sẽ được đưa
tới Y

Tương tự khi ta đưa đường khiển của cổng nào xuống thấp thì tín hiệu đường đó
được đưa lên bus
P a g e | 17
Tuy nhiên khi đã nối chung các ngõ ra 3 trạng thái lại với nhau thì không nên
cho nhiều ngõ điều khiển xuống thấp vì khi này sẽ xảy ra tình trạng tranh chấp
bus
Đây có thể coi là một cách ghép kênh dữ liệu, cách này ngày nay đang được sử
dụng rộng rãi, đặc biệt trong lĩnh vực máy tính.
Kí hiệu cho mạch có ngõ ra 3 trạng thái là thêm dấu tam giác nhỏ như hình 1.61.
Cũng cần lưu ý là ngõ điều khiển C cũng có thể tác động ở mức cao để đặt ngõ
ra ở trạng thái tổng trở cao, điều này do công nghệ chế tạo thay đổi mạch thêm
một chút.
Hình 1.61 kí hiệu cho mạch ngõ ra 3 trạng thái

Phân loại TTL:
TTL bắt đầu bằng mã số 54 hay 74. Mã 54 được dùng trong quân sự hay công
nghệ cao nên không trình bày, ở đây chỉ nói đến mã 74 dùng trong dân sự hay
thương mại. Theo công nghệ chế tạo, các loại 74 khác nhau bao gồm:
• TTL loại thường 74XX
Loại này được ra đời sớm nhất ngay từ năm 1964, là sản phẩm của tập đoàn
Texas Instruments. Ngày nay vẫn còn dùng. Loại này dung hoà giữa tốc độ
chuyển mạch và mất mát năng lượng (công suất tiêu tán). Nền tảng bên trong
mạch thường là loại ngõ ra cột chạm như đã nói ở phần trước. Một số kí hiệu cho
cổng logic loại này như 7400 là IC chứa 4 cổng nand 2 ngõ vào, 7404 là 6 cổng
đảo,… Cần để ý là khi tra IC, ngoài mã số chung đầu là 74, 2 số sau chỉ chức
P a g e | 18
năng logic, còn có một số chữ cái đứng trước mã 74 để chỉ nhà sản xuất như SN
là của Texas Instrument, DM là của National Semiconductor,…
• TTL công suất thấp 74LXX và TTL công suất cao 74HXX
Loại 74LXX có công suất tiêu tán giảm đi 10 lần so với loại thường nhưng tốc

độ chuyển mạch cũng giảm đi 10 lần. Còn loại 74HXX thì tốc độ gấp đôi loại
thường nhưng công suất cũng gấp đôi luôn. Hai loại này ngày nay không còn
được dùng nữa, công nghệ schottky và công nghệ CMOS (sẽ học ở bài sau) đã
thay thế chúng
• TTL schottky 74SXX và 74LSXX
Hai loại này sử dụng công nghệ schottlky nhằm tăng tốc độ chuyển mạch như đã
nói ở phần trước. Với loại 74LSXX, điện trở phân cực được giảm xuống đáng kể
so với loại 74SXX nhằm giảm công suất tiêu tán của mạch. 74LSXX được coi là
CHỦ LỰC của họ TTL trong những năm 1980 và ngày nay mặc dù không còn là
loại tốt nhưng nó vẫn là loại phổ dụng.
• TTL shorttky tiên tiến 74ASXX và 74ALSXX
Hai loại này được phát triển từ 74SXX và 74LSXX nhưng có thêm nhiều sửa đổi
mới trong mạch do đó có nhiều đặc điểm nổi bật hơn hẳn các loại trước
- Có hoạt động logic và chân ra nói chung là giống như các loại trước
- Giập dao động trên đường dẫn tốt hơn
- Chống nhiễu và ổn định cao hơn trong suốt cả khoảng nhiệt độ chạy
- Dòng ngõ vào giảm đi một nửa
- Sức thúc tải gấp đôi
- Tần số hoạt động tăng lên trong khi công suất tiêu tán lại giảm xuống
Điểm mạnh của nó thì có nhiều nhưng giá thành còn khá cao, nên chúng dùng
chưa rộng rãi bằng 74LSXX, thường được dùng trong máy vi tính hay các ứng
dụng đòi hỏi tần số cao.
• TTL nhanh 74FXX
Đây là loại TTL mới nhất sử dụng kĩ thuật làm mạch tích hợp kiểu mới nhằm
giảm bớt điện dung giữa các linh kiện hầu rút ngắn thời gian trễ do truyền, tức
P a g e | 19
tăng tốc độ chuyển mạch. Loại này do hãng Motorola sản xuất và thường được
dùng trong máy vi tính nơi cần tốc độ rất rất nhanh.
Bảng sau so sánh một số thông số chất lượng của các loại TTL kể trên
Còn bảng dưới đây tóm tắt các thông số điện thế và dòng điện ở ngõ vào và ngõ

ra của các loại TTL kể trên
Theo kiểu ngõ ra, như đã tìm hiểu ở trên TTL gồm loại:
Ngõ ra cột chạm
Ngõ ra cực thu để hở
Ngõ ra 3 trạng thái
Ngoài ra cũng có một số loại TTL được chế tạo dùng cho chức năng riêng như
cổng đệm, cổng thúc, cổng nảy schmitt trigger, cổng AOI,
V. Họ MOSFET
Bán dẫn trường (MOS FET) cũng được dùng rất phổ biến để xây dựng mạch
điện các loại cổng logic. Đặc điểm chung và nổi bật của họ này là:
Mạch điện chỉ bao gồm các MOS FET mà không có điện trở
Dải điện thế công tác rộng, có thể từ +3 đến +15 V
P a g e | 20
Độ trễ thời gian lớn, nhưng công suất tiêu thụ rất bé
Tuỳ theo loại MOS FET được sử dụng, họ này được chia ra các tiểu họ sau.
• Loại PMOS
Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại P. Công nghệ
PMOS cho phép sản xuất các mạch tích hợp với mật độ cao nhất.
Hình 3-12 là sơ đồ cổng NOT và cổng NOR loại PMOS. Ở đây MOSFET Q2,
Q5 đóng chức năng các điện trở.
Hình 3-12. Mạch điện của cổng NOT và NOR theo công nghệ PMOS.
• Loại NMOS
Hình 3-13. Mạch điện cổng NAND và NOR theo công nghệ NMOS.
Hình 3-13 là sơ đồ cổng NAND và NOR dùng NMOS. Dấu + trên các lối vào
muốn chỉ cực tính của tín hiệu kích thích. Trong trường hợp này, Q
1
cũng đóng
chức năng là một điện trở. Đối với cổng NAND, ta nhận thấy rằng chỉ khi trên cả
P a g e | 21
hai lối vào A và B đều lấy mức cao thì đầu ra mới có mức thấp. Ứng với 3 tổ hợp

biến vào còn lại, lối ra f đều có logic thấp. Hoạt động của cổng NOR cũng được
giải thích tương tự.
• Cổng CMOS
CMOS là viết tắt các từ tiếng Anh "Complementary MOS". Mạch điện của họ
cổng logic này sử dụng cả hai loại MOS FET kênh dẫn P và kênh dẫn N. Bởi vậy
có hiện tượng bù dòng điện trong mạch. Chính vì thế mà công suất tiêu thụ của
họ cổng, đặc biệt trong trạng thái tĩnh là rất bé.
Hình 3-14 là mạch điện của cổng NOT và NAND thuộc họ CMOS. Điểm nổi bật
trong mạch điện của họ cổng này là không tồn tại vai trò các điện trở. Chức năng
logic được thực hiện bằng cách thay đổi trạng thái các chuyển mạch có cực tính
ngược nhau. Dấu trừ và dấu cộng trên cực cửa các MOSFET chỉ ra cực tính điều
khiển chuyển mạch. Nhờ đặc điểm cấu trúc mạch, mức V
RL
, V
RH
đạt được gần
như lý tưởng.
Để minh hoạ, ta có thể tìm hiểu hoạt động của cổng NOT. Từ hình 3-14a, dễ thấy
rằng, nếu tác động tới lối vào A logic thấp thì Q
1
sẽ thông, Q
2
khoá. Lối ra f gần
như được nối tắt tới V
DD
và cách ly hẳn với đất, nghĩa là V
RH
( V
DD
. Ngược lại,

khi A lấy mức cao, Q
1
mở và Q
2
đóng. Do đó, lối ra f gần như nối đất và cách ly
với V
DD
. Nói khác đi, V
RL
( 0.
P a g e | 22
Hình 3-14. Mạch điện của họ cổng CMOS.
• Cổng truyền dẫn
Dựa trên công nghệ CMOS, người ta sản xuất loại cổng có thể cho qua cả tín
hiệu số lẫn tín hiệu tương tự. Bởi vậy cổng được gọi là cổng truyền dẫn. Sơ đồ
nguyên lý và ký hiệu cổng truyền dẫn như hình 3-15.
Hình 3-15. Cổng truyền dẫn.
Mạch nguyên lý của cổng truyền dẫn cũng sử dụng hai MOSFET có kênh dẫn
ngược nhau. Tuy nhiên cách điều khiển trạng thái các chuyển mạch lại khác với
cổng logic thông thường. Trong trường hợp này, người ta phân cực sao cho khi
có tín hiệu điều khiển thì cả hai chuyển mạch Q
1
và Q
2
cùng dẫn điện. Khi đó,
mạch tương đương như một dây dẫn. Các cổng đảo (trong sơ đồ ký hiệu) đảm
bảo cực tính điều khiển phù hợp cho cả hai cực G của mỗi MOSFET.
Tính dẫn điện của cổng truyền dẫn phụ thuộc mạnh vào tần số công tác và giá trị
tải. Vì sử dụng công nghệ CMOS nên tần số công tác của cổng chỉ giới hạn ở 6
MHz.

Họ CMOS cũng có cổng D để hở và cổng ba trạng thái như họ TTL.
VI. Họ ECL
ECL (Emitter Coupled Logic) là họ cổng logic có cực E của một số bán dẫn nối
chung với nhau. Họ mạch này cũng sử dụng công nghệ TTL, nhưng cấu trúc
mạch có những điểm khác hẳn với họ TTL. Ngoài việc sử dụng hồi tiếp âm trên
điện trở R
E
để chống bão hoà, mạch điện của họ ECL còn tận dụng được ưu điểm
của mạch khuếch đại vi sai, nên tần số công tác họ này là cao nhất trong các họ.
Ngoại trừ thời gian trễ, tất cả các tham số còn lại đều kém hơn các họ khác.
P a g e | 23
Hình 3-16. Cổng OR/NOR thuộc họ ECL.
Hình 3-16 là mạch điện và đồ thị mức vào ra của một cổng OR/NOR thuộc họ
ECL. Vì điện thế ở trên hai cực collector của Q
4
, Q
5
là bù nhau nên có thể lấy ra
ở cực E của Q
7
chức năng OR và ở cực E củaQ
8
chức năng NOR. Để mạch hoạt
động theo logic mức âm, +Vcc được nối đất, -Vcc được nối tới âm nguồn. Mức
logic trong mạch được biến đổi từ giá trị thấp là -1,75 V đến giá trị cao là - 0,9 V
so với điện thế đất. Khi muốn có mức logic ra dương các cực E nối tới đất.
Task Sheet
TASK DESCRIPTION OF TASK TARGET DATE
Phan Đắc Sơn Tổng hợp+Họ MOSFET 16/09/2010 1:42 AM
Nguyễn Đức Tiến Họ TTL 15/09/2010 11:20:11 PM

Lý Đông Hà Họ DDL+DTL 15/09/2010 11:35:15 PM
Nguyễn Thanh Sơn Họ ECL 15/09/2010 11:44:59 PM
Nguyễn Thị Bích
Thủy
Họ RTL 16/09/2010 11:46:47 PM
Nguồn tham khảo
/>ong_1/03_ho_ttl_01.htm
Điện tử số - Học viện bưu chính viễn thông
/>Ebook : Kỹ thuật số - Biên tập: Nguyễn Trọng Hòa
/>