Chương 3 TỔNG HỢP MẠCH TỔ HỢP

Chương 3 TỔNG HỢP MẠCH TỔ HỢP
3.1. KHÁI NIỆM CHUNG VỀ MẠCH TỔ HỢP.
Mạch tổ hợp là mạch mà trạng thái đầu ra của mạch chỉ phụ thuộc vào tổ hợp
các trạng thái đầu vào mà không phụ thuộc vào trình tự tác động của các đầu vào.
Theo quan điểm điều khiển thì mạch tổ hợp là mạch hở, hệ không có phản hồi,
nghĩa là trạng thái đóng mở của các phần tử trong mạch hoàn toàn không bị ảnh
hưởng của trạng thái tín hiệu đầu ra.
Về mặt toán học, giả thiết một mạch tổ hợp có n đầu vào với các X
i
(i=1-n) và
m đầu ra với các Y
i
(j= 1-m), ta ký hiệu:
X= { x
1
, x
2
, , x
n
} là tập các tín hiệu vào.
Y= { y
1
, y
2
, , y
n
} là tập các tín hiệu ra.
thì mạch tổ hợp được biểu diễn bởi m phương trình đại số Boole như sau:
Y
j
= f

j
{ X
1
, X
2
, , X
n
} với j= 1-m.
có thể biểu diễn mô hình toán của mạch tổ hợp theo sơ đồ khối như hình 3.1.
3.2. CÁC PHƯƠNG PHÁP BIỂU DIỄN MẠCH TỔ HỢP.
3.2.1. Phương pháp bảng chân lý.
Ở đây các giá trị của hàm phụ thuộc vào các biến được trình bày trong một
bảng. Nếu hàm n biến thì bảng có n+1 cột (n cột cho biến và một cột cho hàm) và 2
n
hàng tương ứng với 2
n
tổ hợp của biến. Bảng này thường gọi là bảng chân lý.
Ví dụ: Một hàm 3 biến với giá trị hàm đã cho được biểu diễn thành bảng như
bảng 3.1.
-24-
y
m
y
2
y
1
x
n
x
2

x
1
MẠCH
TỔ HỢP
Hình 3.1
Bảng 3.1.
Giá trị thập
phân của tổ
hợp biến
x
3
x
2
x
1
y
0 0 0 0 1
1 0 0 1 0
2 0 1 0 “x”
3 0 1 1 “x”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “x”
7 1 1 1 1
Ghi chú: Những chỗ đánh dấu “x” là giá trị hàm không xác đinh (có thể là 0 hoặc
1).
Biểu diễn hàm logic bằng bảng trạng thái trong đó liệt kê toàn bộ số tổ hợp biến có
thể có được và giá trị hàm tương ứng với mỗi tổ hợp đã kể.
Ví dụ: Với F (X, Y, Z)=
_

x
_
y
z+xy
_
z
+ xyz= M
1
+M
6
+M
7
Có bảng trạng thái sau:
Bảng 3.2.
Số tổ hợp x y z F
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 1
7 1 1 1 1
Lưu ý: Ký hiệu x=1 thì
_
x
=0, nghĩa là F=1 khi:
Hoặc x=0 và y=0 và z=1 (M
1
=1)

Hoặc x=1và y=1và z=0(M
6
=1)
Hoặc x=1và y=1và z=1 (M
7
=1)
Dạng giải tích của F gồm 3 mintec (ứng với các tổ hợp 1, 6, 7 ) hoặc gồm 5 maxtec
(ứng với các tổ hợp còn lại)
Ưu điểm của cách biểu diễn hàm bằng bảng là dễ nhìn, ít nhầm lẫn. Nhược điểm
của phương pháp này là cồng kềnh, đặc biệt khi số biến lớn.
3.2.2. Pháp ma trận Karnaugh ( Các- nô).
-25-
Là biểu diễn bằng một đồ hình các ô vuông, mỗi mintec được biểu diễn băng
một ô, trị số của mintec là trị số ghi trong ô vuông đó. Hai ô vuông kề nhau chỉ
được khác nhau giá trị một biến, các bảng và cột được đánh số theo trị của biến
tương ứng. Bảng Cácnô là biến tướng của bảng chân lý, trong đó các biến được
chia thành các cột, các hàng. Trong n biến chọn k biến cột (k≥n/2) nên số cột là 2
k
.
Số biến hàng là n-k, nên số hàng là 2
n-k
, số ô là:
2
k
.2
n-k
=2
n
Nguyên tắc xây dựng bảng Karnaugh là:
- Để biểu diễn một hàm logic n biến, cần thành lập một bảng có 2

n
ô; mỗi ô
tương ứng với một tổ hợp biến. Đánh số thứ tự của các ô trong bảng tương
ứng với giá trị của tổ hợp biến.
- Các ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau về giá trị của
một biến.
- Trong các ô ghi giá trị của hàm tương ứng với giá trị của tổ hợp biến đó.
Hàm 2 biến y=f(x
1
, x
2
), n=2.
0 1
0
1
Hàm 3 biến n=3, y=f(x
1
, x
2
, x
3
)
00 01 11 10
0
1
Hàm 4 biến, n=4, y=f(x
1
, x
2
, x

3
, x
4
)
Hàm 5 biến, n=5, y=f(x
1
, x
2
, x
3
, x
4
, x
5
)
00 01 11 10
00
01
11
10
-26-
X
2
X
1
X
2
X
3
X

1
X
3
X
4
X
1
X
2
X
3
X
4
X
5
X
1
X
2
000 001 011 010 110 111 101 100
00
01
11
10
3.2.3. Phương pháp hàm chuẩn toàn phần (Phương pháp biểu thức đại số)
Người ta đã chứng minh rằng, một hàm logic n biến bất kỳ bao giờ cũng có
thể biểu diễn thành các hàm tổng chuẩn đầy đủ và tích chuẩn đầy đủ.
*Cách viết hàm dưới dạng tổng chuẩn đầy đủ:
- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 1. Số lần hàm bằng 1
sẽ chính là số tích của các tổ hợp biến.

- Trong mỗi tích, các biến có giá trị bằng 1 được giữ nguyên, còn các biến có
giá trị bằng 0 thì được lấy giá trị đảo; nghĩa là nếu x
i
=1 thì trong biểu thức
tích sẽ được viết là x
i
, còn nếu x
i
bằng 0 thì trong biểu thức của tích được
viết bằng
_
x
i
- Hàm tổng chuẩn đầy đủ sẽ là tổng các tích đó.
*Cách viết hàm dưới dạng tích chuẩn đầy đủ:
- Chỉ quan tâm đến các tổ hợp biến mà hàm có giá trị bằng 0. số lần hàm bằng 0
sẽ chính là số tổng các tổ hợp biến.
- Trong mỗi tổng các biến có giá trị 0 được giữ nguyên, còn các biến có giá trị 1
được lấy đảo; nghĩa là nếu x
i
=0 thì trong biểu thức tổng sẽ được viết là x
i
, còn
nếu x
i
=1 thì trong biểu thức của tổng được viết bằng
_
x
i
- Hàm tích chuẩn đầy đủ sẽ là tích của các tổng đó

Ví dụ: Lấy ví dụ của hàm cho trong bảng sau:
Bảng 3.3.
Giá trị thập
phân của tổ
hợp biến
x
3
x
2
x
1
F
0 0 0 0 1
1 0 0 1 0
2 0 1 0 “x”
3 0 1 1 “x”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “x”
7 1 1 1 1
Dạng tích chuẩn đầy đủ: Hàm F có giá trị 1 tại các tổ hợp biến có thứ tự là 0; 5; 7 và
được viết lại ở bảng sau:
Bảng 3.4.
-27-
Thứ tự tổ hợp biến Tổ hợp giá trị biến Tích thành phần
x
3
x
2
x

1
0 0 0 0
_
x
3
.
_
x
2
.
_
x
1
5 1 0 1
x
3
.
_
x
2
. x
1
7 1 1 1 x
3
.x
2
.x
1
Như vậy:
F=

_
x
3
.
_
x
2
.
_
x
1
+ x
3
.
_
x
2
. x
1
+ x
3
.x
2
.x
1
Dạng tích chuẩn đầy đủ: Hàm F=0 tại các tổ hợp biến theo thứ tự là 1 và 4, ta viết
lại kết quả đó ở bảng sau:
Bảng 3.5
Thứ tự tổ hợp biến Tổ hợp giá trị biến Tổng thành phần
x

3
x
2
x
1
1 0 0 1
x
3
+x
2
+
_
x
1
4 1 0 0
_
x
3
+ x
2
+ x
1
Như vậy:
F=( x
3
+x
2
+
_
x

1
)(
_
x
3
+ x
2
+ x
1
)
Phương pháp này có ưu điểm là ngắn gọn.
Trong các tài liệu tham khảo, người ta thường viết các hàm trên dưới dạng:
F= 0, 5,7 Với N= 2,3,6
Với tích chuẩn đầy đủ:
F= ∏ 1, 4 Với N=2, 3, 6
Trong đó: N= 2, 3, 6 là các thứ tự tổ hợp biến mà hàm không xác định.
3.3. CÁC PHƯƠNG PHÁP TỔNG HỢP MẠCH TỔ HỢP.
Việc tổng hợp mạch tổ hợp thực chất là thiết kế mạch tổ hợp. Nhiệm vụ
chính ở đây là thiết kế được mạch tổ hợp thoả mãn yêu cầu kỹ thuật nhưng mạch
phải tối giản. Bài toán tổng hợp là bài toán phức tạp, vì ngoài các yêu cầu về chức
năng logic, việc tổng hợp mạch còn phụ thuộc vào việc sử dụng các phần tử, chẳng
hạn như phần tử là loại: Rơle- công tắc tơ, loại phần tử khí nén hay loại phần tử là
bán dẫn vi mạch chuẩn, v.v…Với mỗi loại phần tử được sử dụng thì ngoài nguyên
lý chung về mạch logic còn đòi hỏi phải bổ sung những nguyên tắc riêng lúc tổng
hợp và thiết kế hệ thống. Trước hết ta đi xét các phương pháp tối thiểu hoá hàm
logic.
Các phương pháp tối thiểu hoá hàm logic: Trong quá trình phân tích và
tổng hợp mạch logic, ta phải quan tâm đến vấn đề tối thiểu hoá hàm logic để việc
thực hiện mạch một cách kinh tế, đồng thời vẫn đảm bảo các chức năng logic yêu
-28-

cầu. Thực chất vấn đề tối thiểu hoá là tìm dạng biểu diễn đại số đơn giản nhất của
hàm và thường có hai nhóm phương pháp:
- Phương pháp biến đổi đại số
- Phương pháp dùng thuật toán
3.3.1. Phương pháp giải tích (Biến đổi đại số)
Việc rút gọn hàm thường dựa vào các biểu thức sau đây:
x+
_
x
= 1, x.
_
x
= 0
x+ x= x, x.x=x
x+ x.y= x, x( x+ y)= x
x +
_
x
.y= x+ y, x(
_
x
+ y)= x.y
Ví dụ: Cho hàm:
F=
_
x
y+ xy+ x
_
y
= (

_
x
y+ xy)+ (xy+ x
_
y
)= y(
_
x
+x)+ x( y+
_
y
)= x+ y
Do tính trực quan của phương pháp nên nhiều khi kết quả đưa ra vẫn không biết rõ
là đã tối thiểu hay chưa, như vậy đây không phải là phương pháp chặt chẽ để cho
phép tự động hoá quá trình tối thiểu hoá.
3.3.2. Phương pháp Quine- Clusky.
1. Một số định nghĩa.
+ Đỉnh: Đỉnh là một tích chứa đầy đủ các biến của hàm xuất pháp, nếu hàm có n
biến thì đỉnh là tích của n biến.
Đỉnh 1 là đỉnh mà hàm có giá trị bằng 1;
Đỉnh 0 là đỉnh mà hàm có giá trị bằng 0.
Đỉnh không xác định là đỉnh mà tại đó hàm có thể lấy một trong hai giá trị : 0 hoặc
1.
Ví dụ: Cho hàm F( x
3
, x
2
, x
1
) có L= 2, 3, 7 và N= 1, 6. Các đỉnh này có thể đánh dấu

theo số ở hệ thập phân hay nhị phân như ở bảng sau:
Tích
_
x
3
_
x
2
x
1
_
x
3
x
2
_
x
1
_
x
3
x
2
x
1
x
3
x
2
_

x
1
x
3
x
2
x
1
Số nhị phân 001 010 011 110 111
Số thập phân 1(x) 2 3 6(x) 7
+ Tích cực tiểu: Tích cực tiểu là tích có số biến là cực tiểu để hàm có giá trị bằng 1
hoặc có giá trị không xác định
+ Tích quan trọng: Tích quan trọng là tích cực tiểu mà giá trị hàm chỉ duy nhất bằng
1 ở tích này.
2. Tối thiểu hoá bằng phương pháp Quine Mc.Cluskey.
-29-
Các bước tiến hành: Quá trình tối thiểu hoá hàm logic bằng phương pháp Quine
MC.Cluskey được tiến hành theo các bước như hình vẽ 3.2 sau:
Ví dụ minh hoạ: Tối thiểu hoá hàm F( x
1
, x
2
, x
3
, x
4
) với các đỉnh bằng 1 là: L= 2, 3,
7, 12, 14, 15; và các đỉnh giá trị hàm không xác định là N= 6, 13 như bảng sau:
Bảng 3.6
Bắt đầu

Cho hàm với tập L và N
1. Tìm các tích cực tiểu
2. Tìm các liên kết phảI tối
thiểu các đỉnh 1
3. Viết ra hàm cực tiểu
Hình 3.2.
-30-
Kết thúc
Bảng a Bảng b Bảng c Bảng d
Số
thập
phân
Số nhị phân
(x
1
,x
2
,x
3
,x
4
)
Số chữ
số 1
Số thập
phân
Số cơ số 2
(x
1
,x

2
,x
3
,x
4
)
Liên kết x
1
,x
2
,
x
3
,x
4
Liên kết x
1
,x
2
,
x
3
,x
4
2 0010 1 2 0010V 2,3 001-V 2,3,6,7
2,6,3,7
0-1-
3 0011
2
3 0011V 2,6 0-10V 6,7,14,15

6,14,7,15
-11-
6 0110 6 0110V 3,7 0-11V 12,13,14,15 11
12 1100 12 1100V 6,7 011-V
7 0111
3
7 0111V 6,14 -110V
13 1101 13 1101V 13,13 110-V
14 1110 14 1110V 12,14 11-0V
15 1111
4
15 1111V 7,15 -111V
13,15 11-1V
14,15 111-V
Cách làm:
- Bước 1: Tìm các tích cực tiểu.
Các công việc tiến hành như sau:
• Lập bảng biểu diễn các giá trị hàm bằng 1 và các giá trị không xác định ứng
với mã nhị phân của các biến (Bảng a).
• Sắp xếp các tổ hợp biến theo mã nhị phân theo thứ tự số các chữ số 1 trong
tổ hợp tăng dần từ: 0, 1, 2, 3, 4….Như vậy ở đây ta có 4 tổ hợp: Tổ hợp 1
( gồm các số chứa 1 chữ số 1), tổ hợp 2 ( gồm các số chứa 2 chữa số 1), tổ
hợp 3 ( gồm các số chứa 3 chữ số 1), tổ hợp 4 ( gồm các chữ số chứa 4 chữ
số 1) như Bảng b.
• So sánh mỗi tổ hợp thứ i với một tổ hợp thứ i+ 1, nếu hai tổ hợp chỉ khác
nhau ở một cột thì kết hợp hai tổ hợp đó thành một tổ hợp mới, đồng thời
thay cột số khác nhau của 2 tổ hợp cũ bằng một gạch ngang (-) và đánh dấu
V vào hai tổ hợp cũ (Bảng c). Về cơ sở toán học, ở đây để thu gọn các tổ hợp
ta đã sử dụng tính chất:
xy+ x

_
y
= x
• Tiếp tục công việc. Từ Bảng c ta chọn ra các tổ hợp chỉ khác nhau 1 chữ số 1
và có cùng gạch ngang (-) trong một cột, nghĩa là có cùng biến vừa được
giản ước ở Bảng c, như vậy ta có Bảng d.
Các tổ hợp tìm được ở Bảng d là tổ hợp cuối cùng, không còn khả năng kết
hợp nữa, đấy chính là các tích cực tiểu của hàm F đã cho và được viết như sau:
-31-
0-1- (Phủ các đỉnh 2,3,6,7) :
_
x
1
x
3
-11- (Phủ các đỉnh 6,7,14,15) : x
2
x
3
11—(Phủ các đỉnh 12,13,14,15 : x
1
x
2
- Bước 2: Tìm các tích quan trọng.
Việc tìm các tích quan trọng cũng được tiến hành theo trình tự nhiều bước
nhỏ. Giả thiết có i bước nhỏ, với i= 0,1,2,3…
Gọi L
i
là tập các đỉnh 1 đang xét ở bước nhỏ thứ i, lúc này không quan tâm đến các
đỉnh có giá trị không xác định nữa.

Z
i
là tập các tích cực tiểu đang ở bước nhỏ thứ i
E
i
là tập các tích quan trọng ở bước nhỏ thứ i.
Trình tự công việc được tiến hành như sau:
• Với i= 0
L
0
=L= (2,3,7,12,14,15)
Z
0
= Z= (
_
x
1
x
3
, x
2
x
3
, x
1
x
2
)
Xác định các tích quan trọng E
0

từ các tập L
0
và Z
0
như sau:
Lập một bảng trong đó mỗi hàng ứng với một tích cực tiểu thuộc Z
0
, mỗi cột
ứng với một đỉnh thuộc L
0
. Đánh dấu “x” vào các ô trong bảng ứng với tích cực
tiểu bằng 1. Xét từng cột, cột nào chỉ có một dấu “x” thì tích cực tiểu ứng với nó
là tích quan trọng như bảng sau:
E
0
= (
_
x
1
x
3
, x
1
x
2
)
Bảng 3.7
L
0
2 3 7 12 14 15

Z
0
_
x
1
x
3
(x) (x) x
x
2
x
3
x x X
x
1
x
2
(x) x X

• Với i = 1
L
1
. Tìm L
1
từ L
0
bằng cách loại khỏi L
0
các đỉnh 1 của E
o

,
Z
1
. Tìm Z
1
từ Z
0
bằng cách loại khỏi Z
0
các tích trong E
0
và các tích đã nằm
trong hàng đã được chọn từ E
0
(đó là các tích không cần thiết).
Lập bảng tương tự như trên, từ bảng đó cũng bằng cách như trên sẽ tìm tích quan
trọng E
1
.
Công việc tiếp tục cho đến khi xét hết các tích cực tiểu.
L
i+1
= L
i
- E
i
Z
i+1
= Z
i

- E
i
Các tích không cần thiết.
Lập bảng L
i+1
, Z
i+1
. Lặp lại công việc cho đến khi L
k
= 0.
-32-
Trong ví dụ này thì L
1
= 0, do vậy ta tìm được dạng tối thiểu của hàm là:
F=
_
x
1
x
3
+ x
1
x
2
3.3.3. Phương pháp ma trận Karnaugh (Dùng bảng Các nô)
Phương pháp tối thiểu hoá hàm logic dùng bảng Karnaugh: Phương pháp này
được tiến hành theo các bước sau:
Bước 1: Biểu diễn hàm đã cho thành bảng Karnaugh
Bước 2: Xác định các tích cực tiểu hoặc các tổng cực tiểu
Bước 3: Tìm các liên kết phủ tối thiểu các ô “1” (nếu biểu diễn tối thiểu theo hàm

tổng) hoặc các ô “0” (nếu biểu diễn tối thiểu theo hàm tích), sau đó viết hàm kết quả
theo tổng hoặ thoe tích.
Ví dụ 1: Hãy tối thiểu hàm logic sau đây theo hàm tổng:
F(x
4
, x
3
, x
2
, x
1
)= ∑1, 5, 6, 7, 11, 13; N=12, 15;
Cách làm:
Bước1: Lập bảng Các nô. Vì hàm có 4 biến nên ta có thể lập bảng Các nô thành 4
hàng và 4 cột như sau:
Bước 2: Xác định các tích cực tiểu. Tích cực tiểu được xác định bằng cách liên kết
2k các ô kề nhau hoặc đối xứng nhau có cùng giá trị 1 hoặc giá trị không xác định
trong bảng Các nô, giá trị k chọn tối đa đến mức có thể.
Bước 3: Xác định các liên kết tối thiểu phủ hết các ô “1”. Ở hình trên ta xác định
được 5 liên kết, đó là các liên kết A chứa 1,5, ký hiệu là A(1,5), tiếp tục ta có
B(12,13), C(5,7,13,15), D(11,15), E(6,7). Tương ứng với các liên kết đó ta có các
tích cực tiểu cho mỗi liên kết là:
A=
_
x
4
_
x
2
x

1
; B=x
4
x
3
_
x
2
; C=x
3
x
1
; D=x
4
x
2
x
1
; E=
_
x
4
x
3
x
2
.
00 01 11 10
00
0 1

1
3 2
01
4 5
1
7
1
6
1
11
12
x
13
1
13
x
14
10
8 9 11
1
10
-33-
X
2
X
1
X
4
X
3

Quan sát bảng các nô và chỉ xét các liên kết tối thiểu phủ hết các ô có kết quả hàm
bằng “1” ( Lúc này không xét các ô ký hiệu “x”- là ô hàm có giá trị tuỳ ý), như vậy
ta được kết quả tối thiểu của hàm là:
F= A+ C+ D+ E=
_
x
4
_
x
2
x
1
+ x
3
x
1
+ x
4
x
2
x
1
+
_
x
4
x
3
x
2

Ví dụ 2: Cho hàm f(x
4
, x
3
, x
2
, x
1
, x
0
) theo kiểu hàm tổng được biểu diễn thành bảng
Cácnô như sau:
X
4
=0 X
4
=1
00 01 11 10 10 11 01 00
00 1 1 x 1
01 1 x 1 1 1 1
11 1 1 1
10 1
Cách làm:
- Ta tìm tích cực tiểu bằng cách liên kết 2k ô đánh dấu “1” hoặc “x”, với k là
giá trị tối đa có thể. Các ô này nằm cạnh nhau hoặc đối xứng nhau trên bảng
Các nô.
Với ví dụ này ta có thể xác định được 6 liên kết là A.B.C.D.E.F như sau:
A=
_
x

4
_
x
3
x
0
; D= x
2
_
x
1
x
0
; E= x
4
x
1
_
x
0
; F=
_
x
3
x
2
x
1
Vậy ta có:
f=

_
x
4
_
x
3
x
0
+x
2
_
x
1
x
0
+x
4
x
1
_
x
0
+
_
x
3
x
2
x
1.

Ví dụ 3: Tối thiểu hoá hàm logic sau:
F
1
=
_
x
_
y
_
z
+
_
x
_
y
z+z
_
x
_
y
+
_
x
yz+x
_
y
z+xyz=m
0
+m
1

+m
3
+m
4
+m
5
+m
7
Cách giải:
- Ở đây F
1
đã có dạng tổng chuẩn đầy đủ.
- Lập bảng Các nô: Đây là hàm 3 biến gồm 6 mintec có giá trị “1”, hai mintec có
giá trị “0”
00 01 11 10
0 1 1
1 1 1 1 1
-34-
X
1
X
0
X
3
X
2
xy
z
- Dán các ô theo từng nhóm: Nhóm A có 4 ô ứng với hàng I=1, trong nhóm này chỉ
trị z không đổi, còn trị x và y thay đổi theo từng cột, vậy mintec mới chỉ còn biến z,

A=z. Nhóm B có bốn ô ứng với các cột xy=00 và y=10. Trong đó các trị x và z thay
đổi, trị
_
y
không đổi mintec mới còn một biến
_
y
: B=
_
y
Kết quả sau khi tối thiểu F
1
=A+B=Z+
_
y
Lưu ý rằng: Có thể tối thiểu F
1
theo các ô trống ở đó F
1
nhận giá trị 0, lúc đó dạng
maxtec của F
1
là:
F
1
=(x+
_
y
+z)(
_

x
+
_
y
+z)=M
2
.M
6
hay có thể viết dưới dạng tổng các mintec.
Tổng hợp mạch tổ hợp:
A/ TỔNG HỢP MẠCH RƠLE.
Vì mạch rơle thường sử dụng các phần tử logic mạch rời và kết quả cuối
cùng dễ dàng biểu hiện ở hai dạng hàm tổng quát là: Hàm tổng chuẩn và hàm tích
chuẩn, do vậy nhiệm vụ tổng hợp ở đây có thể diễn đạt thành: từ một hàm logic yêu
cầu, hãy tối thiểu hoá hàm đó và thực hiện hàm đã tối thiểu bằng các phần tử rơle-
công tắc tơ.
Ví dụ: Hãy thiết kế mạch rơ le có 4 đầu vào cho bởi phương trình sau:
F(a,b,c,d)= L (2,4,5,7,8,13)+ N (0,1,6,9,10,15);
Trong đó: L (2,4,5,7,8,13) là các đỉnh mà hàm có giá trị bằng 1;
N (0,1,6,9,10,15) là các đỉnh mà giá trị hàm không xác định.
Cách làm:
a- Tối thiểu hàm đã cho. Ở đây dùng phương pháp Quine Mc.Cluskey. Theo
trình tự đã trình bày trước đây, ta lập được bẳng sau:
Bảng 3.8
Số thập phân Số nhị phân Liên kết lần 1 Liên kết lần 2 Kết quả
x
1
x
2
x

3
x
4
0 0,1 0,1,4,5 A 0 - 0 -
0 0 0 0
1 0 0 0 1 0,2 0,1,8,9 B - 0 0 -
0,4 0,2,4,6 C 0 - - 0
2 0 0 1 0
0,8 0,2,8,10 D - 0 - 0
4 0 1 0 0 1,5 4,5,6,7 E 0 1 - -
8 1 0 0 0 1,9
5 0 1 0 1 2,6 1,5,9,13 F - - 0 1
6 0 1 1 0 2,10
9 1 0 0 1 4,5 5,7,13,15 G - 1 - 1
10 1 0 1 0 4,6
7 0 1 1 1 8,9
-35-
8,10
13 1 1 0 1 5,7
15 1 1 1 1 5,13
6,7
9,13
7,15
13,15
b- Tìm tích cực tiểu và tích quan trọng. Dựa vào bảng trên ta tìm được 7 tích
cực tiểu:
A=
_
x
1

_
x
3
; B=
_
x
2
_
x
3
; C=
_
x
1
_
x
4
; D=
_
x
2
_
x
4
, E=
_
x
1
x
2

, F=
_
x
3
x
4
, G= x
2
x
4
Từ các tích cực tiểu ta lập bảng sau để tìm tích quan trọng:
Bảng 3.9
2 4 5 7 8 13
A x x
B x
C x x
D x x
E x x x
F x x
G x x x

Từ bảng trên ta thấy rằng, hàm đã cho có thể thực hiện như sau:
Lấy: G và B và C, hoặc là lấy G và D và A, hoặc là lấy G và D và C hoặc là lấy
G và D và E, hoặc là lấy D và E và F. Tất cả khả năng này đều dùng 6 tín hiệu
vào, vì rằng mỗi thành phần đều có 2 tín hiệu ( lấy từ 4 đầu vào a, b, c, d).
Ta thử xét tập bù của tập hợp trên, nghĩa là xét:
);15,10,9,6,1,0()14,12,11,3(),,,( NLdcbaf +=
Cũng dùng phương pháp Quine Mc. Cluskey ta có bảng sau:
Bảng 3.10
0 0,1 A

1
1,3,9,11 D
1
1 1,3 10,11,14,15 E
1
3 1,9
6 3,11
9 6,14 B
1
10 9,11
12 10,11
11 10,14
14 12,14 C
1
15 11,15
14,15
-36-
Từ bảng trên ta viết được các tích cực tiểu:
acEdbDdabCdbcBcbaA =====
11111
;;;;

Từ các tích cực tiểu này ta lập được bảng sau:
Bảng 3.11
3 11 12 14
A
1
B
1
x

C
1
x x
D
1
x x
E
1
x x
Từ bảng trên ta thấy chỉ cần hai tổ hợp C
1
và D
1
là các phủ hết các đỉnh đã cho, do
vậy ta có:
dabdbf +=
Khi đã có
f
ta tìm được f:
))(( dbadbf +++=
Với hàm tối giản này mạch rơ le chỉ cần 5 tiếp điểm như hình vẽ 3.3 sau:

B/ TỔNG HỢP MẠCH SỐ.
Các bước tổng hợp mạch số về mặt thuật toán cũng tương tự như trên, chỉ có
nét đặc biệt ở đây là sử dụng các mạch: AND, OR, NAND, NOR đã chuẩn hoá số
đầu vào và đầu ra.
Ví dụ, yêu cầu thiết kế một mạch số 2 tầng có 3 đầu vào và 1 đầu ra với hàm logic
cho bằng bảng Các nô trên hình sau:
00 01 11 10
0 1 1 0 0

d
b
a
d
b
F
b,
d
b
a
d
d
b
F
a,
Hình 3.3
-37-
xy
z
1 0 1 1 1
Cách làm:
a. Tối thiểu hoá hàm:
Dùng bảng Karnaugh với 3 liên kết như hình trên, ta được:
Dạng tổng chuẩn:
xzyzzxf ++=
Dạng tích chuẩn:
))(( zyxzxf +++=
b. Thực hiện mạch:
Tầng 1 dùng mạch OR, tầng 2 dùng mạch AND. Sử dụng hàm f dạng tích chuẩn, ta
có mạch như hình 3-4a.

Tầng 1 dùng mạch AND, tầng 2 dùng mạch OR. Sử dụng hàm f ở dạng tổng chuẩn,
ta có mạch như hình 3-4b
Tầng 1 dùng mạch OR, tầng 2 dùng mạch NAND. Sử dụng hàm f dạng tổng chuẩn,
sau đó dùng định lý De Morgan
)())(( zxzyzxxzyzzxf +++=++=
ta được mạch như hình 3-4c
Tầng 1 dùng mạch AND, tầng 2 dùng mạch NOR. Sử dụng hàm tổng chuẩn, sau đó
dùng định lý De Morgan để tìm hàm đảo:
( )( )
cbacacbacaf +=+++=
Ta có mạch như ở hình 3-4d
-38-
F
b
c
a
c
a
Hình 3-4a
a
c
c
b
F
c
a
Hình 3-4b
a
c
c

b
F
c
a
Hình 3-4c
F
b
c
a
c
a
Hình 3-4d
C/ MỘT SỐ MẠCH TỔ HỢP THƯỜNG GẶP.
Xét mạch điều khiển đóng mở và đổi chiều quay động cơ điện.
1. Mạch liên động khởi động.
Những mạch tổ hợp điển hình trong truyền động điện thường là các mạch
liên động, mạch bảo vệ. Các mạch này thường là một phần của các mạch khác.
Giả thiết có 4 động cơ điện M
A
, M
B
, M
C
, M
D
được đóng vào lưới điện nhờ 4
khởi động từ A, B, C, D và được điều khiển bằng 4 tổ hợp đóng cắt X
A
, X
B

, X
C
, X
D
.
Điều kiện liên động là : Các động cơ được khởi động và hoạt động bình thường theo
trình tự A, B, C, D. Điều kiện này có thể thực hiện bằng nhiều phương án.
Ví dụ phương án 1 : Các động cơ được khởi động theo trình tự từ cái thứ nhất đến
cái thứ 4, nghĩa là :
D= X
D
; C= X
C
.d ; B= X
B
.c ; A= X
A
.b
Với phương án này, ta có mạch nguyên lý như hình 3-5
Ví dụ phương án 2 : Động cơ được khởi động khi nối nối tiếp tất cả các thiết bị
đóng mở.
D= X
D
; C= X
C
.X
D
; B= X
B
.X

C
.X
D
; A= X
A
.X
B
.X
C
.X
D
Mạch nguyên lý như ở hình 3-6
-39-
d
c
b
X
A
A
X
B
B
X
C
C
X
D
D
Hình 3-5
X

D
D
C
B
A
X
C
X
B
X
A
Hình 3-6
2. Mạch liên động lúc đảo chiều.
Giả thiết cần điều khiển động cơ xoay chiều quay theo 2 hướng : Hướng
thuận (T) và hướng ngược (N), ta có thể dùng sơ đồ liên động như hình 3-7 sau :
Ở đây để đóng động cơ quay theo chiều thuận ta dùng công tắc tơ T và để
đóng động cơ quay theo chiều ngược ta dùng công tắc tơ N. Không bao giờ cho
phép cả công tắc tơ T và N đồng thời có điện (vì như vậy làm ngắn mạch hệ thống).
Để đảm bảo liên động hoạt động an toàn, ta dùng 2 tiếp điểm thường đóng N
1
và T
1
mắc nối tiếp vào mạch cuộn dây T và N. Với cách nối này, khi một trong hai công
tắc tơ có điện sẽ phủ định sự có điện của công tắc tơ kia. Các khối A
1
và A
2
là các
khối tín hiệu đóng mở, có thể chỉ là các nút ấn đóng mở đơn giản, nhưng cũng có
thể là một tổ hợp các điều kiện của mạch trung gian rất phức tạp.

Phương trình đóng mở của các công tắc tơ như sau ;
11
NAT =
;
12
TAN =
* Tổng hợp mạch kép dùng bảng hoặc hàm tác động các biến cố:
-40-
T
N
~
Đ/C
Hình 3-7
T
1
N
1
A
1
T
A
2
N
Việc mô tả băng lời các yêu cầu thiết kế có thể thống kê bằng dãy các sự
kiện hoạt động kế tiếp nhau dưới 2 hình thức:
- Bảng tác động các phần tử:
Trong bảng thể hiện sự hoạt động của các tín hiệu điều khiển và các đối
tượng điều khiển theo thời gian.
Thời gian ở đây được thể hiện dưới các khoảng thời gian ( thường có giá trị
và độ dài thời gian không đều nhau). Giới hạn giữa các khoảng thời gian là nơi có

thể gây ra sự thay đổi trạng thái của các phần tử điều khiển. Bảng 3.2 là một ví dụ
về cách biểu diễn mối quan hệ đã nêu. Trong đó thời gian t được tính bằng các
khoảng, các con số 0, 1, 2,…ghi biên giới chuyển đổi của khoảng. Các chữ đứng
đầu bảng chữ cái là A, B, C, …được dùng để biểu thị tín hiệu vào, các chữ ở cuối
bảng chữ cai X, Y, Z được dùng để ký hiệu tín hiệu ra. Trong trường hợp cần các
biến trung gian, người ta dùng các chữ K, L,…P, Q để mô tả. Các mũi tên trong
bảng 3.12 được dùng để chỉ hướng hành vi của biến cố. Ví dụ: Việc tín hiệu A
không tồn tại sẽ làm xuất hiện tín hiệu ra X
Bảng 3.12
A
B
C
X
Y
Z
Tín hiệu Z xuất hiện kéo theo sự chấm dứt hoạt động của X. Những chậm trễ khi
tiếp nhận tín hiệu đóng và cắt đều được thể hiện trong một khoảng thời gian nhất
định. Độ dài của mỗi khoảng này (đối với tín hiệu X khoảng đóng 2 và khoảng cắt
5) phụ thuộc vào hằng số thời gian điện cơ của phần tử. Những khoảng đó gọi là
khoảng quá độ của phần tử. Nừu các phần tử không có thời gian trễ thì những
khoảng quá độ sẽ không tồn tại. Khi đó việc xác định mối quan hệ giữ các phần tử
là trực tiếp. Trong thực tế hàm logic thể hiện mối quan hệ giữa các phần tử và
khoảng quá độ đã được bỏ qua.
Hàm logic nêu mối quan hệ các biến với đối tượng điều khiển được xác định
như sau:
Đối với mỗi phần tử là đối tượng điều khiển hàm logic của nó thể hiện giữa
mối quan hệ đóng f
đ
để đưa phần tử đó vào hoạt động và mối quan hệ cắt f
c

để buộc
phần tử đó ngừng làm việc.
-41-
0
1
2
3
4
5
6
t
Vậy để hàm có thể chấp nhận giá trị logic 1 nó cần phải thoả mãn hai điều
kiện: hàm đóng f
đ
tồn tại (f
đ
= 1) và hàm cắt không tồn tại để (
1=
c
f
nghĩa là f
c
= 0)
cd
fff .=
Nếu phần tử có nhiều chu kỳ đóng cắt, mỗi chu kỳ tương ứng với một hàm logic f
1
,
f
2

, f
3
…f
n
thì hàm điều khiển chung của phần tử đó sẽ là:
f= f
1
+ f
2
+f
3
+…f
n
Khi các chu kỳ có hàm logic giống nhau tương ứng với công nghệ giống nhau thì
f
1
= f
2
= …=f
n
Sau khi đã thành lập các hàm logic cho từng đối tượng cần tiến hành kiểm tra
để khi cần phải bổ sung thêm biến trung gian. Sự thiết lập hàm logic cho biến trung
gian cũng tiến hành như đối với biến ra.
Ví dụ: Tìm hàm logic cho các phần tử X, Y, Z cho trong bảng 3.12 .
Phần tử X
( )
( )
( )
XffXf
cXd

.=
Trong đó: f
đ
(X)= a
f
c
(X)= z
Vậy
( )
zaXf .=

Kiểm tra biểu thức trên xem có phù hợp với điều kiện cho trong bảng 3.12 hay
không. Chúng ta thấy f
đ
(X) thay đổi giá trị trong giai đoạn X làm việc (a= 1 trong
khoảng 4,5). Để duy trì được X không bị cắt do nhiễu gây ra cần thêm tín hiệu tự
duy trì của X.
Vậy
( ) ( )
zxaXf +=
Phần tử Y
f
đ
(Y)= 1
( )
bYf
c
=

( )

bbYf ==
Biểu thức
( )
bbYf ==
thoả mãn điều kiện công nghệ cho trong bảng 3.12.
Phần tử Z
( )
yZf
d
=
F
c
(Z)= c
( )
cyZf =
Biểu thức
( )
cyZf =
cũng thoả mãn điều kiện của bảng 3.12.
Phương pháp dùng bảng thuận lợi cho những trường hợp số biến ít, số
khoảng thời gian làm việc ít. Khi số khoảng thời gian tăng thì việc mô tả bảng trở
nên cồng kềnh, tăng độ phức tạp cho bẳng và tính trực quan mất tác dụng tích cực
trong việc tổng hợp hệ sơ đồ kép.
* Tổng hợp mạch kép dùng phương pháp mô tả hàm tác động:
-42-
Thông thường các biến cố trong hệ sơ đồ kép xẩy ra theo dòng thời gian (Các
khoảng thời gian nối tiếp nhâu). Do đó dãy các sự kiện có thể được mô tả dưới dạng
một ký hiệu hàm dưới đây:
F= A+ X- Y+B-X+Z-B+Y+C-Z+A+X-Y+…
Chúng ta ký hiệu hiệu của hàm trên như sau:

Sự xuất hiện của tín hiệu A làm cho X hoạt động. X hoạt động dẫn đến
ngừng làm việc của Y. B xuất hiện làm ngừng hoạt động phần tử X…
Đối với các biến vào các dấu (+) hoặc (-) đứng trước các ký hiệu của tín hiệu
(A, B, C…) chỉ rõ tín hiệu đó xuất hiện hoặc bị mất do các yếu tố điề khiển từ ngoài
(có thể do công nghệ). Những tín hiệu vào chỉ xuất hiện dấu + (như A và C trong
biểu thức F) thì được hiểu rằng các tín hiệu đó là những tín hiệu xung chỉ xuất hiện
một giai đoạn ngắn trong quá trình làm việc của hệ (như việc ấn tay vào nút ấn rồi
lại thả tay ra). Những tín hiệu như vậy được ký hiệu A
1-0
, C
1-0
. Còn các tín hiệu có
dấu + và dấu – đứng trước là những tín hiệu thế chỉ rõ sự xuất hiện của nó phụ
thuộc chặt chẽ vào yếu tố điều khiển bên ngoài (như tín hiệu B ở biểu thức F.
Đối với các biến ra của đối tượng điều khiển (X, Y, Z), dấu (+) đứng trước
phần tử chỉ rõ phần tử đó được đưa vào hoạt động nhờ sự hoạt động hoặc ngừng
hoạt động của tín hiệu đứng sát trước nó, dâu (-) đứng trước phần tử nào thì phần tử
đó bị ngừng hoạt động gây nên do phần tử đừng sát trước nó. Ví dụ +X có nghĩa là
phần tử X được đưa vào hoạt động nhờ sự xuất hiện của biến điều khiển A. Ký hiệu
–Y chỉ rõ Y ngừng hoạt động là do X hoạt động…Có trường hợp một biễn cố có thể
gây nên việc chuyển đồng thời các trạng thái của một số phần tử.
Ví dụ:
A(+Y,-Z)-X
Chúng ta hiểu như sau. Biến vào A xuất hiện làm cho Y và Z cùng chuyển trạng
thái (Y hoạt động, Z ngừng hoạt động). Việc chuyển trạng thái của Y và Z dẫn đến
ngừng hoạt động của biến X.
Với cách mô tả hàm tác động, chúng ta cũng thấy được sự tương tự của hàm
F với bảng 3.12. Vì vậy quá trình tổng hợp hàm tác động cũng tiến hành giống như
đối với bảng tác động.
Dưới đây nêu một số hướng dẫn cần tiến hành tổng hợp hệ sơ đồ kép loại

này:
a) Tìm chu kỳ hoạt động các phần tử của đối tượng điều khiển. Mỗi chu kỳ hoạt
động gồm giai đoạn đóng và giai đoạn cắt.
Ví dụ: Chu kỳ hoạt động của phần tử X ở biểu thức F là:
A+X-Y+B-X+Z-B+Y+C-Z+A+X-Y
-43-
Giai đoạn
đóng X
Giai đoạn cắt X
b) Xác định dạng tín hiệu vào: Tín hiệu xung hay tín hiệu thế. Trong biểu thức
tính F chúng ta có tín hiệu A
1-0
, C
1-0
là tín hiệu xung, còn tín hiệu B là tín
hiệu thế.
c) Xác định hàm logic điều khiển các phần tử đầu ra theo
cd
fff .=
;
f= f
1
+ f
2
+f
3
+…f
n
d) Kiểm tra biểu thức thu được cũng tiến hành như đối với phương pháp dùng
bảng tác động để khi cần phải bổ sung biến trung gian (biến phụ)

e) Xác định hàm điều khiển biến phụ
Vì phương pháp mô tả công nghệ thiết kế dưới dạng hàm tác động F thuận
tiện cho người thiết kế nên cần nhấn mạnh một số điểm về công việc kiểm
tra.
Kiểm tra hàm đóng f
đ
của phần tử thường xảy ra 2 trường hợp.
i, Nếu f
c
không thay đổi giá trị trong giai đoạn đóng của phần tử thì biểu thức f
đ
lập được đã thoả mãn yêu cầu của hàm.
ii, Nếu f
đ
thay đổi giá trị trong giai đoạn đóng của phần tử thì cần phải thêm một
biến phụ p
1
. Khi đó hàm đóng mới có tác dụng:
f
,
đ
=f
đ
+p
1
Trong trường hợp xét thấy hành vi điều khiển và trạng thái của hệ thống như hành
vi của toán tử xảy ra thì có thể dùng biến ra làm biến phụ. Khi đó hàm
cd
fff .=
sẽ

có dạng:
( )
cd
fpff
1
'
+=
- Đối với hàm cắt, khi kiểm tra cũng xảy ra hai trường hợp:
i) Nếu f
c
không thay đổi giá trị trong giai đoạn đóng của phần tử thì f
c
thu
đươc đã thoả mãn
ii) Nếu f
c
thay đổi giá trị trong giai đoạn đóng của phần tử thì f
c
hàm cắt mới
'
c
f
phải cần tới một biến phụ p
2
.
'
c
f
= f
c

.p
2
Khi đó hàm
cd
fff .=
hoặc
( )
cd
fpff
1
'
+=
có dạng:
f
’
= f
c
.f
c
2
p
f
’
= (f
đ
+p
1
)

c

f
2
p
- Kiểm tra tính đúng đắn của hàm thu được trong mỗi chu kỳ hoạt động của
phần tử bằng cách khai triển các biểu thức logic của biến thu được thành các
dạng biểu diễn tuyển chuẩn. Nếu trong trường hợp thấy số hạng nào (hội cơ
bản) có giá trị 1 khi chưa đưa tín hiệu vào và trái với công nghệ thì khi đó
phải đưa thêm biến phụ p
3
vào số hạng đó.
Tính đúng đắn của hàm phải thoả mãn đối với mọi chu kỳ phần tử.
-44-
Việc kiểm tra cần phải được tiến hành cho mọi hàm logic của các phần tử
đầu ra cũng như của biến trung gian.
Ví dụ: Xác định hàm điều khiển của hệ mạch kép cho dưới dạng:
F= A(+X+Y)-B-Y+C+Z-C-Z-X+Y+D-Y (1)
- Xác định chu kỳ hoạt động của X, Y, Z.
X và Z có một chu kỳ
Y có hai chu kỳ không giống nhau
Z có một chu kỳ
Hàm điều khiển của phần tử X
Hàm đóng f
đ
(X)= a ; Hàm cắt f
c
(X)=
z
(2)
Hàm tác động của X sẽ là : X= f
đ

.
c
f
= a.z (3)
Kiểm tra giai đoạn đóng : Theo điều kiện đóng (2) tín hiệu A có dạng xung (1-0)
nên nó không duy trì được tín hiệu trong giai đoạn đóng. Mổt khác trong giai đoạn
làm việc của X (theo 1) B và C đã xuất hiện. Điều đó càng chứng tỏ rằng chắc chắn
A đã chuyển từ 1 xuống 0. Do đó phải thêm biến phụ x để duy trì f
đ
(X) trong giai
đoạn làm việc. Khi đó hàm đóng của X sẽ là:
f
đ
’
(X)= f
đ
(X) +x= a+x
Kiểm tra giai đoạn cắt: Hàm cắt thu được thay đổi giá trị trong giai đoạn làm việc
của X, do đó phải bổ sung thêm biến trung gian p
1
, vậy:
( ) ( )
( )
11
pZxapZxaX ++=+=
(4)
Hàm điều khiển phần tử Y:
Trong chu kỳ làm việc đầu tiên của Y chúng ta có:
( ) ( )
bYfaYf

cd
==
11
;
Hàm điều khiển trong chu kỳ đầu của Y là:
( ) ( )
baYfYfY
cd

111
==
(5)
Kiểm tra giai đoạn đóng: Vì tín hiệu A có dạng xung nên để duy trì sự hoạt động
của Y phải thêm biến phụ y. Khi đó hàm đóng của y là:
( )
byaY +=
'
1
(6)
Kiểm tra giai đoạn cắt: Chúng ta thấy f
c
không thay đổi, do đó phương trình (6) đã
thoả mãn điều kiện cắt.
Vậy hàm logic điều khiển phần tử Y ở chu kỳ đầu có dạng:
( )
byaY +=
'
1
(7)
Trong chu kỳ làm việc thứ hai của Y chúng ta có:

( )
dYfxYf
cd
==
22
;)(
Vậy:
( ) ( )
dxYfYfY
cd
==
222
.
(8)
-45-
Kiểm tra giai đoạn đóng: f
d
(Y
2
)=
x
không thay đổi giá trị trong giai đoạn đóng của
Y
2
. Vậy biểu thức (8) đã thoả mãn điều kiện đã cho.
Kiểm tra tính đúng đắn của (8),
dxY =
2
có thể có giá trị bằng 1 khi cả hai
biến không chịu sự điều khiển từ ngoài. Theo (1), hàm tác động không thể có giá trị

bằng 1 ngay từ đầu khi chưa có tín hiệu điều khiển A. Do đó cần bổ sung thêm biến
trung gian p
2
.
2
'
2
pdxY =
(9)
Kết hợp (7) và (9) chúng ta được hàm điều khiển của Y:
( )
2
'
2
'
1
pdxbyaYYY ++=+=
(10)
Hàm điều khiển phần tử Z:
f
đ
(Z)= C; f
c
(Z)=
c
Z= f
đ
(Z).f
c
(Z)= c.

c
= c (11)
Biểu thức (11) hoàn toàn thoả mãn quy luật hoạt động của Z thể hiện trong (1).
Hàm điều khiển biến trung gian P.
Các biến trung gian cần bổ sung vào hệ là p
1
, p
2
, p
3
để hệ có đầy đủ khả năng đáp
ứng yêu cầu điều khiển theo nhiệm vụ đã cho (1). Chúng ta cần xét mối quan hệ
giữa chúng trước hết dựa vào miền thời gian mà chúng hoạt động.
- Biến p
1
, phải xuất hiện khi xuất hiện Z và kết thúc không sớm hơn sự kết
thúc của Z
- Biến p
2
phải xuất hiện trước sự xuất hiện của D. Chúng ta thấy các biến p
1
và
p
2
đều có thể bắt đầu xuất hiện không muộn hơn sự bắt đầu sự hoạt động của
B và kết thúc không sớm hơn sự xuất hiện của D. Do đó chúng ta có thể kết
hợp với nhau lập thành một biến trung gian p có chu kỳ hoạt động sau:
-B+P+D-P
Hoặc trong chu kỳ công nghệ P tham gia ở giai đoạn:
F=A(+X+Y)-B+(P-Y)+C+Z-C-Z-X+Y+D(-P-Y)

(12)
Hàm điều khiển giai đoạn làm việc:
f
đ
= b; f
c
=d
p= f
đ
.
dbf
c
.=
(13)
Kiểm tra giai đoạn đóng của P:
f
đ
= b thay đổi giá trị trong giai đoạn đóng của p vì B thay đổi giá trị vậy phải bổ
sung thêm điều kiện duy trì cho phần tử
f
đ
= b+p
Kiểm tra điều kiện cắt của p:
F
c
= d không xuất hiện trong giai đoạn đóng của p
Vậy p= (b+q)
d
=
dpdb +.

(14)
-46-
Biu thc (14) khụng cú s hng cú giỏ tr bng 1 giai on ct vỡ B v D hot
ng theo iu kin (2). Vy hm v iu kin bin trung gian tho món theo biu
thc (14).
H iu khin thu c:
i vi bin u ra:
( )
( )
pZxaX ++=
( )
pdxbyaY ++=
Z=c
i vi bin trung gian:
P= (b+p)
d
Ngoi ra cũn cú phng phỏp tng hp h s kộp dựng bng chuyn trng thỏi,
phng phỏp grapcet.
Chơng 3
tổng hợp mạch tổ hợp
3.1. Khái niệm chung về mạch tổ hợp.
Mạch tổ hợp là mạch mà trạng thái đầu ra của mạch chỉ phụ thuộc vào tổ hợp
các trạng thái đầu vào mà không phụ thuộc vào trình tự tác động của các đầu vào.
Theo quan điểm điều khiển thì mạch tổ hợp là mạch hở, hệ không có phản hồi,
nghĩa là trạng thái đóng mở của các phần tử trong mạch hoàn toàn không bị ảnh h-
ởng của trạng thái tín hiệu đầu ra.
Về mặt toán học, giả thiết một mạch tổ hợp có n đầu vào với các X
i
(i=1-n) và
m đầu ra với các Y

i
(j= 1-m), ta ký hiệu:
X= { x
1
, x
2
, , x
n
} là tập các tín hiệu vào.
Y= { y
1
, y
2
, , y
n
} là tập các tín hiệu ra.
thì mạch tổ hợp đợc biểu diễn bởi m phơng trình đại số Boole nh sau:
Y
j
= f
j
{ X
1
, X
2
, , X
n
} với j= 1-m.
có thể biểu diễn mô hình toán của mạch tổ hợp theo sơ đồ khối nh hình 3.1.
-47-

y
m
y
2
y
1
x
n
x
2
x
1
Mạch
tổ hợp
Hình 3.1
3.2. Các phơng pháp biểu diễn mạch tổ hợp.
3.2.1. Phơng pháp bảng chân lý.
ở đây các giá trị của hàm phụ thuộc vào các biến đợc trình bày trong một
bảng. Nếu hàm n biến thì bảng có n+1 cột (n cột cho biến và một cột cho hàm) và 2
n
hàng tơng ứng với 2
n
tổ hợp của biến. Bảng này thờng gọi là bảng chân lý.
Ví dụ: Một hàm 3 biến với giá trị hàm đã cho đợc biểu diễn thành bảng nh
bảng 3.1.
Bảng 3.1.
Giá trị thập
phân của tổ
hợp biến
x

3
x
2
x
1
y
0 0 0 0 1
1 0 0 1 0
2 0 1 0 x
3 0 1 1 x
4 1 0 0 0
5 1 0 1 1
6 1 1 0 x
7 1 1 1 1
Ghi chú: Những chỗ đánh dấu x là giá trị hàm không xác đinh (có thể là 0 hoặc
1).
Biểu diễn hàm logic bằng bảng trạng thái trong đó liệt kê toàn bộ số tổ hợp biến có
thể có đợc và giá trị hàm tơng ứng với mỗi tổ hợp đã kể.
Ví dụ: Với F (X, Y, Z)=
_
x
_
y
z+xy
_
z
+ xyz= M
1
+M
6

+M
7
Có bảng trạng thái sau:
Bảng 3.2.
Số tổ hợp x y z F
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
-48-