Ngân hàng câu hỏi trắc nghiệm kiến trúc máy tính×

Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Câu 5
A)
B)
C)
D)
Câu 6
A)
B)
C)
D)
Câu 7

A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9

Bộ đồng xử lý toán học có chức năng trợ giúp CPU xử lý
các phép toán số học và logic với tốc độ nhanh và độ chính xác cao
các phép toán số học với số dấu chấm động với tốc độ nhanh
các phép toán lượng giác với độ chính xác cao
các phép toán số học với số dấu chấm động, các phép tinh logarit và lượng giác
Trong chế độ thực địa chỉ vật lý của ô nhớ trong bộ nhớ vật lý được xác định từ địa
chỉ logic như sau
Địa chỉ vật lý = địa chỉ nền đoạn+Địa chỉ offset
Địa chỉ vật lý = địa chỉ đoạn*10002+Địa chỉ offset
Địa chỉ vật lý = địa chỉ đoạn*16h+Địa chỉ offset
Địa chỉ vật lý = địa chỉ đoạn*10+Địa chỉ offset
Địa chỉ nền đoạn nhớ
là địa chỉ vật lý của ô nhớ có địa chỉ vật lý cao nhất trong đoạn nhớ đó
là địa chỉ vật lý của ô nhớ có địa chỉ vật lý thấp nhất trong đoạn nhớ đó
được xác định bằng Địa chỉ đoạn*10
được xác định bằng Địa chỉ đoạn *10002
Chọn ý đúng nhất: Trong máy vi tính, RAM
là bộ nhớ chính trong máy tính
có chức năng chứa các phần mềm hệ thống (hệ điều hành)

có chức năng chứa dữ liệu của Chuong trình ứng dụng
là viết tắt của cụm từ Random Access Memory
Lệnh chuyển dữ liệu MOV [2345h], AX thực hiện công việc
chuyển giá trị 2345 vào thanh ghi AX
chuyển giá trị trong ô nhớ DS:[2345h] vào AX
chuyển giá trị trong AX vào ô nhớ DS:[2345h]
chuyển giá trị trong ô nhớ SS:[2345h] vào AX
Kết quả của lệnh chuyển dữ liệu MOV [2345h],[72h] là:
Lỗi vì không chuyển trực tiếp giá trị từ ô nhớ sang ô nhớ
Chuyển giá trị ô nhớ [72 h] vào ô nhớ [2345h].
Chuyển giá trị ô nhớ [72 h] vào ô nhớ DS:[2345h].
Hoán đổi giá trị của 2 ô nhớ : 2345h và 72h
Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI
trỏ đến ô nhớ trong đoạn dữ liệu
trỏ đến ô nhớ trong đoạn dữ liệu đích
trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu
trỏ đến ô nhớ chứa xâu ký tự
Trong kiến trúc CPU 16bits cặp thanh ghi nào quản lý sự hoạt động của đoạn ngăn
xếp
SS:SP
CS:IP
BP:SP
DS:SI
Thanh ghi IP


A)
B)
C)
D)

Câu 10
A)
B)
C)
D)
Câu 11
A)
B)
C)
D)
Câu 12
A)
B)
C)
D)
Câu 13
A)
B)
C)
D)
Câu 14
A)
B)
C)
D)
Câu 15
A)
B)
C)
D)

Câu 16
A)
B)
C)
D)

dùng để xác định địa chỉ toán hạng
chứa địa chỉ offset của toán hạng
kết hợp với thanh ghi đoạn để xác định địa chỉ ô nhớ
kết hợp với CS để xác định địa chỉ ô nhớ
Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật
đường ống
tốc độ xử lý lệnh của CPU tăng lên 5 lần
tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng
tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế đơn nhiệm
tốc độ xử lý lệnh của CPUchỉ tăng lên thực sự khi thực hiện ở cơ chế đa nhiệm
Với lệnh được thực hiện theo 5 giai đoạn thì theo kỹ thuật đường ống
tốc độ xử lý lệnh sẽ tăng lên 5 lần
trong một chu kỳ máy CPU thực hiện được 5 giai đoạn lệnh khác nhau của 5 lệnh
trong một chu kỳ máy CPU thực hiện được 5 giai đoạn của 5 lệnh khác nhau
trong một chu kỳ máy CPU có thể thực hiện được tối đa 5 giai đoạn lệnh khác nhau
của 5 lệnh
Với lệnh được thực hiện theo 5 giai đoạn và CPU có 2 đường ống thì theo kỹ thuật xử
lý song song mức lệnh
tốc độ xử lý lệnh sẽ tăng lên 10 lần
trong một chu kỳ máy CPU thực hiện được 5 giai đoạn của 2 lệnh khác nhau
trong một chu kỳ máy CPU có thể thực hiện được 2 giai đoạn lệnh giống nhau của
nhau của 2 lệnh
Câu trả lời khác
Để thực hiện chương trình đã có trong bộ nhớ thì

CPU nạp toàn bộ các lệnh từ bộ nhớ rồi giải mã ,thực hiện
CPU nhập tuần tự các lệnh từ bộ nhớ, giải mã và thực hiện
Bộ nhớ chủ động gửi lệnh và dữ liệu liên quan cho CPU thực hiện
Các lệnh của chương trình đã được giải mã sẵn ở bộ nhớ, CPU chỉ việc nhập và thực
hiện
Thành phần quan trọng nhất của máy tính số là:
Bộ nhớ trong
CPU
Bộ nhớ ngoài
Các thiết bị vào/ra dữ liệu
Bus nào dùng trong việc điều khiển đọc/ghi dữ liệu giữa CPU và bộ nhớ
Bus dữ liệu và bus điều khiển
Bus điều khiển
Bus điều khiển và bus địa chỉ
Bus dữ liệu
Để thực hiện việc đọc/ghi dữ liệu giữa CPU và bộ nhớ cần sử dụng đến
chỉ Bus dữ liệu là đủ
Bus dữ liệu để truyền dữ liệu và bus điều khiển để điều khiển việc truyền dữ liệu
Bus dữ liệu và bus địa chỉ
Cả bus dữ liệu bus điều khiển và bus địa chỉ


Câu 17
A)
B)
C)
D)
Câu 18
A)
B)

C)
D)
Câu 19
A)
B)
C)
D)
Câu 20
A)
B)
C)
D)
Câu 21
A)
B)
C)
D)
Câu 22
A)
B)
C)
D)
Câu 23
A)
B)
C)
D)
Câu 24
A)
B)

C)
D)

Trong máy vi tính PC địa chỉ vật lý của các thiết bị vào/ra do:
Hệ điều hành gán cho thiết bị
Người sử dụng gán cho thiết bị
Nhà sản xuất gán cho thiết bị
Trình điều khiển gán cho thiết bị
Chương trình đầu tiên máy tính PC thực hiện khi khởi động là:
Chương trình kiểm tra hệ thống POST
Chương trình điều khiển các thiết bị chuẩn
Chương trình đọc cung khởi động
Chương trình quét ROM mở rộng
Trong PC bộ phận phần cứng nào sau đây đóng vai trò điều khiển hầu hết các thiết bị
khác:
Bộ nhớ
Ổ đĩa cứng
Bản mạch chính
Vi xử lý trung tâm
Với 24 đường địa chỉ vi xử lý trung tâm có thể quản lý được bộ nhớ vật lý với dung
lượng tối đa là:
24MB
24KB
242Bytes
224 Bytes
Những chương trình đầu tiên được thực hiện khi khởi động máy vi tính PC nằm ở:
Bộ nhớ RAM
ổ đĩa khởi động
Bộ nhớ ROM
Thiết bị CMOS

Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa
chỉ đoạn được hiểu là:
Địa chỉ của đoạn nhớ
Địa chỉ vật lý của ô nhớ nền đoạn
16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn
Địa chỉ logic của ô nhớ nền đoạn
Máy tính không thể chạy được các chương trình được khi không có:
Bộ nhớ
Bàn phím
Màn hình
Chuột
Khẳng định nào là SAI trong các khẳng định sau:
Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện
Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều khiển, trạng thái
Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó
Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ làm việc của thiết bị
ngoại vi ngang bằng với tốc độ làm việc của CPU


Câu 25
A)
B)
C)
D)
Câu 26
A)
B)
C)
D)
Câu 27

A)
B)
C)
D)
Câu 28
A)
B)
C)
D)
Câu 29
A)
B)
C)
D)
Câu 30
A)
B)
C)
D)
Câu 31
A)
B)
C)
D)
Câu 32
A)
B)
C)

Bus địa chỉ trong máy tính

Truyền các tín hiệu địa chỉ từ bộ nhớ tới CPU
Truyền các tín hiệu địa chỉ từ CPU tới bộ nhớ và tới các thiết bị vào ra(1)
Dùng đề truyền các tín hiệu địa chỉ từ DMAC tới bộ nhớ, từ DMAC tới các thiết bị
vào/ra(2)
Kết hợp (1) và (2)
Bus điều khiển
Điều khiển hoạt động của máy tính
Truyền các tín hiệu điều khiển phục vụ hoạt động của máy tính
Truyền các tín hiệu điều khiển từ CPU tới bộ nhớ
Truyền các tín hiệu điều khiển từ CPU tới các thiết bị vào/ra
Mã lệnh là:
Mật mã cho biết lệnh cần thực hiện nằm ở đâu trong bộ nhớ
Chuỗi số nhị phân chứa thông tin về các thao tác cần thiết để thực hiện lệnh
Chuỗi số nhị phân chỉ ra lệnh nằm ở đâu trong bộ nhớ
Là chuỗi số nhị phân do người lập trình gán cho câu lệnh
Khả năng quản lý bộ nhớ vật lý của CPU phụ thuộc vào
Số đường bus địa chỉ
Số đường bus dữ liệu
Các đường địa chỉ và đường dữ liệu
Số lượng đường địa chỉ và đường dữ liệu
Trong một đoạn chương trình viết bằng ASM có đoạn mã sau:
MOV Ax,[Bx] ;Ý nghĩa của lệnh trên là
Đưa nội dung của BX vào Ax
Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax
Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax
Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ offset nằm trong Bx vào
Ax
Trong cơ chế quản lý phân đoạn chế độ bảo vệ, bộ mô tả đoạn nằm trong
Bảng LDT, GDT hoặc IDT
Chỉ nằm trong LDT

Chỉ nằm trong GDT
Nằm ở GDT và LDT
Hoạt động đa nhiệm trong PC được hiểu là
các nhiệm vụ được thực hiện song song tại cùng một thời điểm
các nhiệm vụ được thực hiện xen kẽ nhau
các nhiệm vụ được thực hiện tuần tự, thực hiện xong nhiệm vụ này rồi chuyển sang
thực hiện nhiệm vụ khác
CPU có thể thực hiện được nhiều nhiệm vụ
Thực hiện lệnh theo cơ chế đường ống
Làm tăng tốc độ thực hiện lệnh lên nhiều lần so với cách thực hiện tuần tự hết các
giai đoạn của lệnh rồi mới chuyển sang lệnh khác (1)
Chỉ thực hiện được với vi xử lý intel pentium trở đi (2)
Cũng có trường hợp làm giảm tốc độ thực hiện lệnh (3)


D)
Câu 33
A)
B)
C)
D)
Câu 34
A)
B)
C)
D)
Câu 35
A)
B)
C)

D)

Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Câu 5

Kết hợp (1) và (3)
Trong kỹ thuật song song mức lệnh ILP
các lệnh được thực hiện song song bởi 2 CPU
Các lệnh được thực hiện đồng thời trên nhiều đường ống khác nhau
trong bất kì trường hợp nào cũng thực hiện được song song các lệnh trên các đường
ống

chỉ có các lệnh có liên quan đến nhau mới có thể được thực hiện song song trên các
đường ống
Trong cơ chế quản lý bộ nhớ trong chế độ thực ES : OFFSET trỏ tới
ô nhớ trong đoạn mã lệnh
ô nhớ trong đoạn dữ liệu
ô nhớ trong đoạn mở rộng
ô nhớ trong đoạn ngăn xếp
Khẳng định nào là đúng
Thời gian để truy xuất dữ liệu từ bộ nhớ ROM ngắn hơn so với thời gian để truy xuất
dữ liệu từ bộ nhớ RAM
Người lập trình có thể thay đổi nội dung bộ nhớ ROM qua chương trình
Không nhất thiết phải cần đến nguồn nuôi khi muốn đọc dữ liệu từ ROM
Tốc độ đọc dữ liệu từ bộ nhớ ROM chậm hơn so với tốc độ đọc dữ liệu từ bộ nhớ
RAM
Trong chế độ thực ô nhớ có địa chỉ logic 3ACFh:1000h có địa chỉ vật lý là
4BCF0h
3BCE0h
3BCF0h
3BDF0h
Trong chế độ thực ô nhớ có địa chỉ logic 3001h:A599h có địa chỉ vật lý là
3A5A9h
3A609h
D59Ah
3A59Ah
Trong chế độ thực ô nhớ có địa chỉ vật lý là 4BCE0h có thể tương ứng với địa chỉ
logic:
4ACEh:1010h
4ACEh:1100h
4BCEh:0010h
4 BCDh:0010h

Trong chế độ thực 2 ô nhớ có địa chỉ logic 3000h:A599h và 3001h:A589h là 2 ô nhớ
có địa chỉ vật lý liền kề
có cùng địa chỉ vật lý
thuộc 2 đoạn nhớ và có địa chỉ vật lý khác nhau
có địa chỉ vật lý sai khác nhau 10h
Khi chạy đoạn chương trình
for i:= 1 to length(st) do writeln(st[i])


A)
B)
C)
D)
Câu 6
A)
B)
C)
D)
Câu 7
A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9
A)

B)
C)
D)
Câu 10
A)
B)
C)
D)
Câu 11
A)
B)
C)
D)
Câu 12
A)

với st là xâu ký tự thì nội dung thanh ghi
DI và SI tăng lên 1sau mỗi lần lặp
DI và SI giảm đi 1 sau mỗi lần lặp
SI tăng lên 1 sau mỗi lần lặp
DI tăng lên 1 sau mỗi lần lặp
Khi chạy đoạn chương trình
for i:=length(st) down to 1 do writeln(st[i])
với st là xâu ký tự thì nội dung thanh ghi
DI và SI tăng lên 1sau mỗi lần lặp
DI và SI giảm đi 1 sau mỗi lần lặp
SI giảm đi 1 sau mỗi lần lặp
DI giảm đi 1 sau mỗi lần lặp
Khi CPU thực hiện phép tính 10012 – 10112 thì kết quả thực hiện phép tính sẽ tác động
lên bit cờ

CF
AF
SF
ZF
Khi CPU thực hiện lệnh với số lần lặp là 10 thì giá trị bắt đầu của
thanh ghi CX=000Ah
thanh ghi CX=10h
byte cao của thanh ghi CX bằng 0000 1010b
byte thấp của thanh ghi CX bằng 00001010b
Khi CPU thực hiện lệnh vào ra dữ liệu với thiết bị có địa chỉ là 301h thì giá trị các bit
trong thanh ghi DX là
00000011000000012
0011000000012
11000000012
giá trị khác với các giá trị đã nêu trên
Giả sử CPU có 24 bits địa chỉ và bộ mô tả đoạn nhớ trong chế độ bảo vệ có giá trị
XXXX789100006000h thì địa chỉ nền của đoạn nhớ sẽ là
006000h
891000h
910000h
789100h
Khi CPU thực hiện lệnh theo kỹ thuật song song mức lệnh thì cách viết lệnh nào sau
đây là hợp lý hơn
a:= x + 10; b:=a + 10; (1)
a:= x + 10; b:=x + 20; (2)
b:= x + 20; a:=b -10; (3)
Cả (1) (2) (3) đều không thể thực hiện được theo kỹ thuật song song mức lệnh
Khi thiết kế một máy tính trong một số trường hợp đặc biệt có thể bỏ qua (các)
thành phần sau:
Bộ nhớ(ROM,RAM)

B)
C)
D)
Câu 13
A)
B)
C)
D)
Câu 14
A)
B)
C)
D)
Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)

Câu 4
A)
B)
C)
D)
Câu 5
A)
B)
C)
D)
Câu 6
A)

CPU
Thiết bị nhập dữ liệu
ROM
Khi AH có giá trị là 12, AL có giá trị là 13 thì Ax có giá trị là
1234
1234h
0C0Dh
0D0Ch
Phép cộng nào sau đây không thực hiện được
Phép cộng AH và AL
Phép cộng BH và DL
Phép cộng CX và AL
Phép cộng CX và AX
Trong máy tính số, bộ nhớ DRAM được coi là
bộ nhớ bán dẫn tĩnh
bộ nhớ bán dẫn động
bộ nhớ Cache

bộ nhớ bán dẫn
Trong máy tính số, bộ nhớ SRAM được coi là
bộ nhớ bán dẫn tĩnh
bộ nhớ bán dẫn động
bộ nhớ Cache
bộ nhớ bán dẫn
Trong tổ chức bộ nhớ phân cấp thì tốc độ truy xuất hệ thống bộ nhớ tăng theo trình
tự
thanh ghi – cache – bộ nhớ chính – bộ nhớ phụ
bộ nhớ ngoài – bộ nhớ trong – thanh ghi
bộ nhớ chính – cache – thanh ghi
DRAM – SRAM – Thanh ghi Registers
Cấu trúc một khối Cache gồm các phần
Số hiệu thẻ - bit cờ F – khối dữ liệu
Số thứ tự khối cache – bit cờ F – khối dữ liệu
Vị trí khối trong Cache – bit cờ F – khối dữ liệu
Khối dữ liệu – số thứ tự khối cache - Vị trí khối trong Cache
Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang
gồm các phần:
Thư mục trang, bảng trang và trang
Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang và trang
Lối vào thư mục trang PDE, lối vào bảng trang PTE và trang
Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang
Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với
CPU 32 bit được xác định
từ địa chỉ nền của trang và địa chỉ offset


B) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và 12 bit thấp là địa chỉ offset
C) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A 11-A0 của địa chỉ tuyến

tính
D) từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính
Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ
Câu 7
nhớ sẽ tách
A) 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache
B) 2 bit địa chỉ đưa vào thanh ghi địa chỉ bộ nhớ MAR
C) các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR
D) 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập
Câu 8 Mục đích tổ chức bộ nhớ phân cấp là
A) phối hợp nhịp làm việc của CPU và bộ nhớ
B) tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ
C) phối hợp nhịp làm việc của CPU và bộ nhớ và tăng độ tin cậy của quá trình truy xuất
bộ nhớ
D) tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ và tăng dung lượng nhớ
Câu 9 Cơ sở để tổ chức bộ nhớ phân cấp là
A) tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước
nhỏ
B) trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có
kích thước nhỏ
C) CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện
lệnh trong chương trình
D) kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển
Câu 10 Khẳng định nào sau đây là đúng
A) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache
B) Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của
CPU
C) Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau
D) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp
Câu 11 Trong mô hình tổ chức bộ nhớ theo phân cấp thì

A) DRAM chiếm phần dung lượng lớn nhất
B) Cache chiếm dung lượng lớn hơn DRAM
C) Bộ nhớ thứ cấp chiếm dung lượng lớn nhất
D) DRAM và bộ nhớ thứ cấp chiếm dung lượng bằng nhau
Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục
Câu 12
đích chính là:
A) Giảm thời gian trung bình truy nhập bộ nhớ
B) Tăng khả năng lưu trữ của hệ thống nhớ
C) Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống
nhớ
D) Giảm tải cho bộ nhớ DRAM
Câu 13 Bộ nhớ cache được sử dụng để
A) Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong quá trình thực hiện


B)
C)
D)
Câu 15
A)
B)
C)
D)
Câu 16
A)
B)
C)
D)
Câu 1

A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Câu 5
A)
B)
C)

chương trình
Lưu trữ những chương trình có tần suất sử dụng cao
Lưu trữ những chương trình quan trọng của hệ điều hành
Bổ sung dung lượng nhớ cho DRAM khi cần thiết
Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:
100%

Nhỏ hơn 50%
Rất cao
Rất thấp
Về mặt logic một khối trong bộ nhớ cache
Chỉ chứa dữ liệu
Chứa số hiệu thẻ, bit cờ và khối dữ liệu
Chứa khối dữ liệu và bit cờ
Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng
Trong máy tính PC bộ nhớ cache
được cấu tạo từ bán dẫn
có dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính
có vị trí trung gian giữa CPU và bộ nhớ chính
có tốc độ truy xuất nhanh hơn
Bit cờ F trong khối Cache
dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ
thuật ghi xuyên
dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ
thuật sao lưu
dùng để xác định sự thay đổi nội dung của dữ liệu trong Cache
có giá trị bằng 1 khi có sự thay đổi dữ liệu trong Cache
Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính
32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật
lý của ô nhớ cần truy nhập là
567A8123h
56788541h
95415678h
56789541h
Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển
bộ nhớ sẽ dùng
4 bit để xác đinh vị trí khối cache

8 bit thấp để xác định vị trí khối cache
3 bit để xác định vị trí khối cache
3 bit A23A22A21 để xác định vị trí khối cache
Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì
thời gian ghi bộ nhớ giảm
thời gian ghi bộ nhớ tăng
cần phải sử dụng bit cờ trong khối cache


D)
Câu 6
A)
B)
C)
D)
Câu 7
A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9
A)
B)
C)
D)

Câu 10
A)
B)
C)
D)
Câu 11
A)
B)
C)
D)

nội dung bộ nhớ chính có thể thay đổi
Bộ nhớ thứ cấp chiếm
Toàn bộ dung lượng ổ đĩa cứng vật lý
Toàn bộ dung lượng phân vùng có cài đặt hệ điều hành
Một phần (nhỏ) dung lượng của phân vùng cài đặt hệ điều hành
Một phần (nhỏ) dung lượng ổ đĩa cứng vật lý
Trong mô hình tổ chức bộ nhớ theo phân cấp thì
Dung lượng của bộ nhớ cache lớn hơn bộ nhớ DRAM thì càng tốt
Dung lượng của bộ nhớ cache càng nhỏ càng tốt
Dung lượng của bộ nhớ cache nên chiếm 50% dung lượng bộ nhớ DRAM
Dung lượng của bộ nhớ cache đảm bảo theo một tỷ lệ thích hợp với các thành phần
nhớ khác theo mô hình phân cấp mà người thiết kế đưa ra
Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào
Dung lượng của cache
Tỷ lệ dung lượng của cache so với dung lượng của DRAM
Thuật toán nạp dữ liệu vào cache của hệ điều hành
Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi
Khẳng định nào sau đây là đúng
Khi số lượng các thanh ghi của CPU tăng lên thì sự có mặt của cache trong mô hình

phân cấp là không cần thiết
Khi dung lượng của DRAM tăng lên đến mức đủ lớn thì không cần đến bộ nhớ thứ
cấp trong mô hình phân cấp
Mô hình tổ chức bộ nhớ theo phân cấp chỉ thực sự cần thiết khi dung lượng của
DRAM nhỏ
Việc tổ chức bộ nhớ theo phân cấp hiện đang được sử dụng phổ biến
Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô
nhớ cần dựa vào
Địa chỉ tuyến tính của ô nhớ
Địa chỉ logic của ô nhớ
Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí
trang
Địa chỉ tuyến tính, nội dung của CR3
Số lượng thẻ trong cache là bao nhiêu khi bộ nhớ có 2 24 ô nhớ, cache có 22 vị trí chứa
khối cache:
222 thẻ
224 thẻ
24 thẻ
22 thẻ

Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính
32 bit có giá trị 567A9541h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là
A) 010101100111101000111001010101010001 2
B) 010101100111101000111001010101100001 2
C) 0111110000111100001110010101010000012

Câu 1


D) 010101100111101000111001010111000001 2

Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang
Câu 2 PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của
ô nhớ cần truy nhập có thể là
A) 100011100000000100100011010001002
B) 100011110000000100100011010001012
C) 100011100000000110100011010001012
D) 100011100000000100110011010001012
Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển
Câu 3
bộ nhớ sẽ dùng
A) 24 bit để xác đinh số hiệu thẻ của khối cache cần truy nhập
B) 40 bit để xác định khối cache cần truy nhập
C) 29 bit để xác định số hiệu thẻ của khối cache cần truy nhập
D) 8 bit để xác định vị trí khối cache cần truy nhập
Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu
Câu 4
thẻ trong 1 khối cache là:
A) 24 bits
B) 27 bits
C) 3 bits
D) 21 bits
Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)

D)
Câu 3
A)
B)
C)
D)
Đáp

Trong máy vi tính PIC 8259 có chức năng
gửi tín hiệu yêu cầu ngắt INT tới CPU và nhận tín hiệu trả lời INTA
nhận tối đa 8 yêu cầu ngắt từ các thiết bị
thực hiện chương trình con phục vụ ngắt tương ứng với số hiệu ngắt nhận được
nhận các yêu cầu ngắt từ các thiết bị, xác định ngắt ưu tiên, cung cấp số hiệu ngắt
cho CPU và cho phép/cấm các yêu cầu ngắt kích hoạt hệ thống ngắt cứng
Hệ thống ngắt cứng trong máy vi tính
sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC thợ được nối với
chân IRQi của PIC chủ
sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC chủ được nối với
chân IRQi của PIC thợ
có thể nhận được tối đa 16 yêu cầu ngắt IRQi
gửi các tín hiệu yêu cầu ngắt tới CPU
Hệ thống DMA trong máy vi tính
sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của
DMACsố 2
sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của
DMACsố 2
sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của
DMACsố 2
sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của
DMACsố 2

C


án
Câu 4
A)
B)
C)
D)
Câu 5
A)
B)
C)
D)
Câu 6
A)
B)
C)
D)
Câu 7
A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9

A)
B)
C)
D)
Câu 10
A)
B)
C)
D)
Câu 11

Trong máy vi tính DMAC8237
nhận các yêu cầu DRQi từ thiết bị và gửi tín hiệu DACK tới thiết bị
gửi tín hiệu HOLD tới CPU và nhận tín hiệu trả lời HLDA
nhận tín hiệu yêu cầu DRQi và điều khiển quá trình vào ra trực tiếp giữa bộ nhớ và
thiết bị ngoại vi sau khi nhận được tín hiệu HLDA
hỗ trợ CPU thực hiện quá trình vào ra dữ liệu trực tiếp giữa bộ nhớ và CPU khi có tín
hiệu DRQi
DMAC8237 có thể hoạt động theo 1 trong
2 kiểu truyền dữ liệu
3 kiểu truyền dữ liệu
4 kiểu truyền dữ liệu
5 kiểu truyền dữ liệu
Phương pháp vào/ra dữ liệu có thăm dò
có độ tin cậy cao hơn phương pháp vào ra theo định trình và phương pháp vào/ ra
theo ngắt cứng do CPU có thăm dò trạng thái sẵn sàng của thiết bị
là phương pháp vào ra dữ liệu do thiết bị vào ra chủ động khởi động quá trình vào ra
là phương pháp có tốc độ vào/ra dữ liệu chậm do phải kiểm soát trạng thái làm việc
của CPU
phương pháp vào ra mà quá trình vào ra dữ liệu chỉ thực sự được thực hiện sau khi

CPU đã thăm dò trạng thái sẵn sàng của thiết bị
Phương vào ra dữ liệu theo ngắt cứng
làm tăng hiệu quả làm việc của CPU
có độ tin cậy cao hơn các phương pháp vào ra dữ liệu khác
do CPU chủ động và điều khiển việc thực hiện quá trình vào ra dữ liệu
được kích hoạt do thiết bị ngoại vi gửi yêu cầu IRQ tới CPU
Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ
là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ
do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình
vào ra
là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển
có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có
thăm dò và theo ngắt cứng
Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin qua
thiết bị giao diện vào ra nối tiếp
thiết bị giao diện vào ra song song
thiết bị giao diện vào ra nối tiếp-song song
thiết bị giao diện vào ra song song- nối tiếp
Chuẩn RS-232 quy định
kích thước cáp nối giữa DTE và DCE là 20 mét
mức tín hiệu là 25V
sử dụng loại đầu nối 9 chân DB9
phương pháp truyền dữ liệu là không đồng bộ về pha
Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu


A)
B)
C)
D)

Câu 12
A)
B)
C)
D)
Câu 13
A)
B)
C)
D)
Câu 14
A)
B)
C)
D)
Câu 15
A)
B)
C)
D)
Câu 16
A)
B)
C)
D)
Câu 17
A)
B)
C)
D)

Câu 18
A)
B)
C)

Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus
Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện
trong một số trường hợp thiết bị giao diện là không cần thiết
thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống
bus để tiện trao đổi dữ liệu
Thanh ghi trạng thái của thiết bị giao diện:
Chứa các bit thông tin phản ánh trạng thái kết quả thực hiện các lệnh vào/ra dữ liệu
Chứa các bit thông tin phản ánh trạng thái có hỏng hóc hay không của thiết bị vào/ra
Chứa các bit thông tin phản ánh trạng thái làm việc của thiết bị giao diện và thiết bị
ngoại vi
chứa các bit thông tin phản ánh trạng thái làm việc của CPU
Trong việc vào/ra dữ liệu khi CPU muốn đưa dữ liệu ra thiết bị vào/ra thực chất là:
CPU đưa dữ liệu ra thanh ghi dữ liệu
CPU đưa dữ liệu ra thanh ghi dữ liệu và thanh ghi điều khiển
CPU đưa dữ liệu ra thanh ghi dữ liệu, thanh ghi trạng thái
CPU đưa dữ liệu ra thanh ghi dữ liệu, trạng thái, điều khiển
Trong việc vào/ra dữ liệu khi thiết bị ngoại vi gửi một dữ liệu cho máy tính dữ liệu này
được đưa vào:
Thanh ghi trạng thái(1)
Thanh ghi dữ liệu(2)
Thanh ghi điều khiển(3)
Cả (1),(2),(3) đều đúng
Để CPU có thể thực hiện trao đổi thông tin với các thiết bị vào\ra với độ tin cậy cao
thì
Chỉ cần kết nối tốt về mặt vật lý giữa thiết bị vào/ra và CPU

Kết nối về mặt vật lý không quan trọng mà quan trọng ở phương pháp vào/ra dữ liệu
cần kết nối vật lý một cách thích hợp giữa CPU và thiết bị vào/ra
ngoài kết nối vật lý thích hợp cần pahỉ áp dụng các phương pháp vào/ra dữ liệu
thích hợp
phương pháp vào/ra dữ liệu theo định trình
thuộc nhóm phương pháp vào/ra do CPU chủ động
thuộc nhóm phương pháp vào/ra do các thiết bị vào/ra chủ động
không thuộc nhóm nào trong 2 nhóm trên
có thể xếp vào một trong các nhóm trên
Hai phương pháp nào sau đây thuộc cùng một nhóm các phương pháp vào/ra dữ
liệu:
Vào/ra theo định trình và vào/ra theo ngắt cứng
Vào/ra có thăm dò và vào/ra theo kiểu DMA
Vào/ra theo ngắt cứng và vào/ra theo kiểu DMA
Vào/ra theo kiểu DMA và vào/ra theo định trình
Phương pháp vào ra theo thăm dò có ưu điểm là
Tốc độ vào/ra dữ liệu cao
Tăng hiệu quả làm việc của CPU
có độ tin cậy cao


D) chi phí thấp
Câu 19 Phương pháp vào/ra theo ngắt cứng có ưu điểm là
A) độ tin cậy rất cao và việc sử dụng phương pháp này làm tăng hiệu quả làm việc của
CPU(1)
B) độ tin cậy rất cao, nhanh chóng, kịp thời(2)
C) tốc độ vào/ra dữ liệu cao, an toàn, chính xác(3)
D) Kết hợp (1),(2),(3)
khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có
Câu 20

nhược điểm là:
A) tốc độ vào/ra dữ liệu chậm(1)
B) độ tin cậy của phương pháp giảm đi rất nhiều(2)
C) độ tin cậy cao nhưng tốc độ vào/ra dữ liệu chậm
D) Kết hợp (1) và (2)
Câu 21 Ngắt cứng là
A) sự ngắt quãng làm việc đột ngột của CPU do trục trặc về phần cứng
B) sự kiện CPU tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình
phục vụ ngắt
C) sự ngắt quãng làm việc luân phiên của các thiết bị để tránh tình trạng phải làm việc
trong khoảng thời gian dài liên tục
D) sự kiện CPU bị tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá
trình phục vụ ngắt
Câu 22 Trong cấu trúc của hệ thống ngắt cứng PIC báo ngắt cho CPU thông qua:
A) Tín hiệu INT
B) Tín hiệu INTA
C) Tín hiệu IRQ
D) Tín hiệu INT và INTA
Câu 23 Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:
A) INT
B) INTA
C) IRQ
D) INT và IRQ
Câu 24 ưu điểm nổi trội của phương pháp vào/ra dữ liệu theo kiểu DMA là
A) độ tin cậy cao
B) tốc độ trao đổi dữ liệu cao(1)
C) lượng dữ liệu trao đổi mỗi lần lớn(2)
D) Kết hợp cả hai phương án (1) và (2)
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín
Câu 25

hiệu:
A) DRQ
B) DRQ và HOLD
C) DACK và HOLD
D) DRQ và DACK
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị DMAC bắt tay với CPU thông qua
Câu 26
tín hiệu:


A)
B)
C)
D)
Câu 27
A)
B)
C)
D)
Câu 28
A)
B)
C)
D)
Câu 29
A)
B)
C)
D)
Câu 30

A)
B)
C)
D)
Câu 31
A)
B)
C)
D)
Câu 32
A)
B)
C)
D)
Câu 1
A)
B)
C)

HOLD
DACK và HOLD
DRQ và HOLD
HOLD và HLDA
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì
dữ liệu được chuyển trực tiếp từ thiết bị vào/ra vào bộ nhớ dưới sự điều khiển của
CPU
dữ liệu được chuyển trực tiếp giữa thiết bị vào/ra và bộ nhớ dưới sự điều khiển của
DMAC
dữ liệu được CPU đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại
dữ liệu được DMAC đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại

Chương trình con phục vụ ngắt có đặc điểm
Hầu hết đã được viết sẵn và được phép sử dụng(1)
Địa chỉ của các chương trình này phải được đặt ở một vùng xác định là bảng vector
ngắt nằm trong bộ nhớ chính(2)
Là những chương trình ngắn gọn đơn giản
Kết hợp cả 2 phương án (1) và (2)
Trong chế độ thực mỗi vector ngắt trong bảng vector ngắt chứa
Địa chỉ đoạn của đoạn nhớ chứa chương trình con phục vụ ngắt
Địa chỉ vật lý của 1 chương trình con phục vụ ngắt
địa chỉ logic của 1 chương trình con phục vụ ngắt
Địa chỉ offset của ô nhớ đầu tiên trong chương trình con phục vụ ngắt
Hệ thống ngắt cứng trong PC/AT được xây dựng trên
2 PIC 8259 mắc song song
1 PIC 8259
2 PIC 8259 mắc nối tầng với nhau theo kiểu chủ-thợ
2 PIC 8259 mắc nối tiếp với nhau
Trong hệ thống ngắt cứng ở chế độ ưu tiên cố định thì:
IRQ0 có mức ưu tiên cao nhất
IRQ7 có mức ưu tiên cao nhất
các IRQ có mức ưu tiên ngang nhau
Phương án trả lời khác
Chức năng nào sau đây không thuộc về PIC 8259 trong hệ thống ngắt cứng của PC/AT
Ghi nhận được 8 yêu cầu ngắt
Cho phép chọn và phục vụ các yêu cầu ngắt theo mức ưu tiên
Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQ i
Cho phép hoặc không cho phép các yêu cầu ngắt IRQ i kích hoạt hệ thống ngắt

Thiết bị giao diện trong hệ thống máy tính
có 3 thanh ghi: điều khiển, dữ liệu và trạng thái
có nhiều hơn 3 thanh ghi

bao gồm thiết bị giao diện màn hình, thiết bị giao diện bàn phím, thiết bị giao diện
đĩa cứng, đĩa mềm
D) có các thanh ghi đều được gán địa chỉ xác định


Câu 2 Để hệ thống máy tính không thực hiện yêu cầu ngắt IRQ i từ thiết bị vào/ra thì
A) đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 và xóa bit cờ ngắt IF của thanh ghi cờ
trong CPU=0
B) đặt bít thứ i của thanh ghi mặt nạ ngắt IMR i=1 hoặc xóa bit cờ ngắt IF của thanh ghi
cờ trong CPU=0
C) đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 và thiết lập bit cờ ngắt của thanh ghi
cờ trong CPU=1
D) đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 hoặc thiết lập bit cờ ngắt của thanh
ghi cờ trong CPU=1
Trong hệ thống ngắt cứng biết yêu cầu ngắt của thiết bị UART 8250/16450 tương
Câu 3 ứng với tín hiệu IRQ4 của PIC 8259 “chủ”, để cấm IRQ4 kích hoạt hệ thống ngắt
cứng thì
A) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0
B) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1
C) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1 và các bit còn lại được đặt bằng 0
D) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0 và các bit còn lại được đặt bằng 1
Câu 4 Thiết bị giao diện nối tiếp UART8250/16450 có chức năng
A) chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp…
B) nhận 1 byte dữ liệu nối tiếp và chuyển thành dạng song song …
C) nhận 1 byte dữ liệu dạng nối tiếp chuyển thành dạng song song và ngược lại chuyển
1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp
D) nhận 1 byte dữ liệu nối tiếp chuyển thành dạng song song và ngược lại chuyển 1
byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp và tạo, nhận các tín
hiệu bắt tay theo chuẩn RS-232
Trên sơ đồ ghép tầng 2 PIC 8259 để nhận biết PIC chủ có thể căn cứ vào các chân tín

Câu 5
hiệu:
A) INTA của PIC(1)
B) INT của PIC (2)
C) -SP/-EN(3)
D) Kết hợp (2) và (3)
Câu 6 Tổng số chân tín hiệu địa chỉ và dữ liệu của DMAC8237 là
A) 24 chân tín hiệu
B) 24 chân tín hiệu với 8 chân tín hiệu dữ liệu, 16 chân tín hiệu địa chỉ
C) 16 chân tín hiệu
D) 16chân tín hiệu với 8 chân tín hiệu dữ liệu
Biết DLAB là bit D7 của thanh ghi LCR vậy để thiết lập tốc độ truyền cho thiết bị
Câu 7
UART8250/16450 thì nội dung của thanh ghi LCR có thể là
A) 69h
B) 70h
C) 79h
D) 80h
Biết kích thước dữ liệu truyền trong khuôn dạng dữ liệu truyền theo chuẩn RS-232
Câu 8 có thể là 5 bit, 6 bit, 7 bit, 8 bit vậy trong thanh ghi điều khiển đường truyền của
thiết bị UART8250/16450 cần


A)
B)
C)
D)
Câu 9
A)
B)

C)
D)
Câu 10
A)
B)
C)
D)
Câu 11
A)
B)
C)
D)

A)
B)
C)
D)

A)
B)
C)
D)

8 bit để xác định kích thước dữ liệu truyền
4 bit để xác định kích thước dữ liệu truyền
3 bit để xác định kích thước dữ liệu truyền
2 bit để xác định kích thước dữ liệu truyền
Trong quá trình vào/ra dữ liệu theo ngắt cứng
CPU chủ động khởi động quá trình vào/ra
Thiết bị ngoại vi chủ động khởi động quá trình vào/ra

Thiết bị vào/ra chủ động khởi động quá trình vào/ra
CPU hoặc thiết bị vào/ra chủ động khởi động quá trình vào/ra
PIC truyền số ngắt(con số đại diện cho địa chỉ chương trình con phục vụ ngắt) cho
CPU bằng:
Bus dữ liệu
Bus địa chỉ
Bus điều khiển
Bus dữ liệu và bus địa chỉ
Trên sơ đồ ghép tầng 2 PIC 8259 để nhận biết PIC thợ có thể căn cứ vào các chân tín
hiệu:
INT của PIC(1)
IRQ của PIC (2)
-SP/-EN(3)
Kết hợp (1),(2),(3)
Giả sử nội dung của thanh ghi LCR(line
control register) trong UART là :
D6
D5
D4
D3
D2
D1
Câu 12 D7
x
x
x
x
x
x
1

thì trong khung dữ liệu truyền có
5 bits dữ liệu
6 bits dữ liệu
7 bits dữ liệu
8 bits dữ liệu
Giả sử nội dung của thanh ghi LCR(line
control register) trong UART là :
D6
D5
D4
D3
D2
D1
Câu 13 D7
x
x
x
x
x
x
0
thì trong khung dữ liệu truyền có
4 bits dữ liệu
5 bits dữ liệu
6 bits dữ liệu
7 bits dữ liệu
Câu 14 Giả sử trong UART #1(có địa chỉ 3F8h), nội
dung của thanh ghi LCR(line control register)
là :
D7

D6
D5
D4
D3
D2
D1
1
x
x
x
x
x
0


thì thanh ghi có địa chỉ 3f8h chứa
A)
B)
C)
D)

dữ liệu truyền
dữ liệu nhận
byte cao hệ số chia tốc độ truyền
byte thấp hệ số chia tốc độ truyền
Giả sử trong UART #1(có địa chỉ 3F8h), nội
dung của thanh ghi LCR(line control register)
là :
Câu 15
D7

D6
D5
D4
D3
D2
D1
0
x
x
x
x
x
0
thì thanh ghi có địa chỉ 3F8h chứa

A)
B)
C)
D)
Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3

A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Đáp án
Câu 5
A)

dữ liệu
byte cao của hệ số chia tốc độ truyền
byte thấp của hệ số chia tốc độ truyền
hệ số chia tốc độ truyền
Cho nội dung thanh ghi mặt nạ ngắt của PIC 8259 là 80h nghĩa là
cấm yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng
cho phép yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng
cấm yêu cầu ngắt IRQ7 và cho 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng
cho phép yêu cầu ngắt IRQ7 và cấm 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt
cứng
Trong hệ thống ngắt cứng biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu
IRQ4 vậy để cho phép hệ thống bàn phím và cấm các yêu cầu ngắt còn lại kích
hoạt hệ thống ngắt cứng thì giá trị trong thanh ghi mặt nạ ngắt IMR của PIC số 1 là
EFh
F7h
10h
08h

Trong hệ thống máy tính để vào ra dữ liệu với bàn phím thường sử dụng
phương pháp vào ra do CPU chủ động
phương pháp vào ra do thiết bị ngoại vi chủ động
phương pháp vào ra có độ tin cậy cao
phương pháp vào ra có thăm dò (kiểm tra trạng thái phím nhấn)
Trong hệ thống ngắt cứng biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu
IRQ1 và giả sử bàn phím có tín hiệu yêu cầu vào ra theo ngắt cứng thì giá trị trong
thanh ghi nhận yêu cầu ngắt IRR của PIC số 1 có thể là
E0h
1Fh
11h hoặc E0h
11h hoặc F1h
B
Thanh ghi phục vụ ngắt ISR trong thiết bị PIC8259 có thể có các giá trị
01h,04h,08h


B)
C)
D)
Câu 6
A)
B)
C)

01h,02h,03h,04h
02h,04h,06h,08h
01h
Thiết bị giao diện nối tiếp UART8250/16450 có chức năng
chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp...

nhận 1 byte dữ liệu dạng nối tiếp và chuyển thành dạng song song ..
nhận 1 byte dữ liệu dạng nối tiếp chuyển thành dạng song song và ngược lại
chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp..

D)
Câu 7
A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9
A)
B)
C)
D)
Câu 10
A)
B)
C)
D)
Câu 11
A)
B)
C)
D)

Câu 12
A)
B)
C)

Khi sử dụng máy tính để ghép nối với hệ đo nhiệt độ môi trường ta sử dụng
phương pháp vào/ra sau là hợp lý:
Phương pháp vào/ra theo định trình
Phương pháp vào/ra có thăm dò
Phương pháp vào/ra theo kiểu DMA
Phương pháp vào/ra theo ngắt cứng
Khi sử dụng máy tính để ghép nối điều khiển mô hình đèn giao thông ta sử dụng
phương pháp vào/ra sau là hợp lý:
Phương pháp vào/ra theo kiểu DMA
Phương pháp vào/ra theo ngắt cứng
Phương pháp vào/ra theo định trình
Phương pháp vào/ra có thăm dò
Khi sử dụng máy tính để ghép nối với hệ thống đếm số người qua lại ta sử dụng
phương pháp vào/ra dữ liệu sau là hợp lý:
Phương pháp vào/ra theo kiểu DMA
Phương pháp vào/ra theo ngắt cứng
Phương pháp vào/ra theo định trình
Phương pháp vào/ra có thăm dò
Khi ghép nối để truyền dữ liệu giữa hai máy tính qua cổng COM, phương pháp
vào/ra hợp lý là :
Phương pháp vào/ra theo định trình(1)
Phương pháp vào/ra theo kiểu DMA(2)
Phương pháp vào/ra có thăm dò(3)
Kết hợp cả (1),(2),(3)
Khi trong hệ thống ngắt cứng có các PIC 8259 nối tầng với nhau thì từ điều khiển

khởi động nào sau đây liên quan trực tiếp
ICW1
ICW2
ICW3
ICW4
Giả sử 5 bits cao của ICW2 là :00001 hãy cho biết số ngắt tương ứng với IRQ 5 là
bao nhiêu trong các phương án dưới đây
09h
0Ah
0Bh


D)
Câu 13
A)
B)
C)
D)
Câu 14
A)
B)
C)
D)
Câu 15
A)
B)
C)
D)
Câu 1
A)

B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Câu 5
A)
B)
C)
D)

0Dh
Giả sử nội dung của OCW1 là AA(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC
IRQ7, IRQ5, IRQ3, IRQ1
IRQ6, IRQ4, IRQ2, IRQ0
Tất cả các IRQ
IRQ1, IRQ2, IRQ3

Giả sử nội dung của OCW1 là 55(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC
IRQ7, IRQ5, IRQ3, IRQ1
IRQ6, IRQ4, IRQ2, IRQ0
Tất cả các IRQ
IRQ1, IRQ2, IRQ3
Giả sử nội dung của OCW1 là FF(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC
IRQ7, IRQ5, IRQ3, IRQ1
IRQ6, IRQ4, IRQ2, IRQ0
Tất cả các IRQi
Không IRQi nào bị cấm
Mạch điện tử quét phím trong kiến trúc bàn phím theo phương pháp tạo mã quét
có
bộ đếm nhị phân và mạch mã hóa
bộ đếm nhị phân và mạch giải mã 2-4
mạch giải mã
mạch mã hóa và giải mã
Mã quét bàn phím máy tính (có ma trận phím là 8x13) là
8 bit
13 bit
16 bit
21 bit
Hệ thống bàn phím máy tính gồm
bàn phím và thiết bị giao diện bàn phím
ma trận phím và mạch điện tử quét phím
ma trận phím và thiết bị giao diện bàn phím
ma trận phím, mạch giải mã và bộ đếm nhị phân
Phương pháp truyền dữ liệu giữa bàn phím và máy tính là
đồng bộ
nối tiếp không đồng bộ
song song đồng bộ

nối tiếp đồng bộ
Ổ đĩa cứng và ổ đĩa mềm thực hiện việc ghi đọc thông tin dựa trên cơ sở của hiện
tượng vật lý
Cảm ứng điện
Cảm ứng từ
Quang điện
Cảm ứng điện từ


Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)
B)
C)
D)
Câu 5

Mã quét của 4 phím ở 4 góc của bàn phím 16 phím là
1111102,1111012,1110112,1101112
0001112,1110002,1111002,0000112
0001112,0011102,1101112,1111102
0011112,0011102,1111002, 1110112
Mã quét của 4 phím trên cùng 1 cột của bàn phím 16 phím có thể là
1111102,1011102,0111102,0011102
0001112,1110002,1111002,0000112
1011102,1011012,1010112,1011102
0101112,0100112,0111112,0101102
Mã quét của 4 phím trên cùng 1 hàng của bàn phím 16 phím là
0010112,1010112,1110112,0010112
0101112,0100112,0111112,0110112
0010112,1010112,1110112,0110112
1011102,1011012,1010112,1011102
Các dây cột của ma trận phím 16 phím lần lượt có giá trị
00012,00102,01002,10002
11112,11102,11002,10002
01112,11102,11102,01112
11102,11012,10112, 01112
Truyền tin giữa bàn phím và thiết bị giao diện bàn phím là kiểu truyền

A)
B)
C)
D)

Nối tiếp không đồng bộ
Nối tiếp đồng bộ

Song song
Nối tiếp không đồng bộ theo chuẩn RS-232
Khi thực hiện việc đọc thông tin từ đĩa từ vào máy tính thì xảy ra hiện tượng vật lý
Câu 6
sau:
A) biến đổi từ thành điện(1)
B) biến đổi điện thành từ(2)
C) cả hai hiện tượng trên
D) không hiện tượng nào trong (1) và (2)
Kiến trúc bàn phím 24 phím theo phương pháp tạo mã quét tạo ra mã quét của
phím được nhấn có kích thước mã quét là
A) 7 bits
B) 8 bits
C) 9 bits
D) 12 bits
Biết lệnh gọi ngắt là INT và số hiệu ngắt cứng của bàn phím là 09h và ngắt mềm là
Câu 2
16h vậy có thể gọi ngắt bàn phím bằng các lệnh
A) mov AH, 09
Int 09h
Câu 1


B) mov AL, 16
Int 16h
C) mov AH, 16
Int 09h
D) mov AH, 01
Int 16h
Khi thiết kế bàn phím đơn giản với ma trận phím 16 hàng x 8 cột bộ đếm được sử

Câu 3
dụng là:
A) Bộ đếm nhị phân 8 bits
B) Bộ đếm nhị phân 4 bits
C) Bộ đếm nhị phân 3 bits
D) Bộ đếm nhị phân 24 bits
Khi thiết kế bàn phím đơn giản với ma trận phím 8 cột x 16 hàng bộ giải mã được
Câu 4
sử dụng là loại có:
A) 3 đầu vào
B) 4 đầu vào
C) 8 đầu ra
D) 3 đầu vào, 8 đầu ra
Câu 1
A)
B)
C)
D)
Câu 2
A)
B)
C)
D)
Câu 3
A)
B)
C)
D)
Câu 4
A)

B)
C)
D)
Câu 5
A)
B)
C)
D)

Trong máy tính CPU là viết tắt của cụm từ nào sau đây
Central Proccesing Unit
Computer Processor Unit
Central Processing Unit
Center Processing Unit
Các thành phần chức năng cơ bản của máy tính số là
CPU, Mainboard, RAM và ROM, Màn hình, Bàn phím, Chuột
CPU, Mainboard, RAM và ROM, Màn hình, Bàn phím
CPU,thiết bị giao diện, thiết bị nhập/xuất, bộ nhớ
CPU,thiết bị nhập, thiết bị xuất, bộ nhớ
Các thông tin về cấu hình hệ thống máy tính chứa trong
ROM
RAM
Đĩa từ
RAM-CMOS
Chương trình xác lập cấu hình hệ thống máy tính chứa trong
ROM
RAM
Đĩa từ
RAM-CMOS
Trong hệ thống máy tính, KC8042 (keyboard controller) là

thiết bị giao diện
thiết bị điều khiển
thiết bị vào/ra
thiết bị ngoại vi


Câu 6
A)
B)
C)
D)
Câu 7
A)
B)
C)
D)
Câu 8
A)
B)
C)
D)
Câu 9
A)
B)
C)
D)
Câu 10
A)
B)
C)

D)
Câu 11
A)
B)
C)
D)
Câu 12
A)
B)
C)
D)
Câu 13
A)
B)
C)
D)
Câu 14
A)

CPU 80286 được cấu thành từ
đơn vị thực hiện, đơn vị lệnh và đơn vị địa chỉ
ALU, CU và các thanh ghi
3 đơn vị chính là IU, EU và AU
4 đơn vị chính EU, IU, AU,BU
Chức năng của khối EU trong kiến trúc CPU Intel 80286 là
thực hiện các phép tính
giải mã các lệnh đã đọc vào từ bộ nhớ
thực hiện các phép tính số học và logic
thực hiện các lệnh đã được giải mã
Chức năng của khối IU trong kiến trúc CPU intel 80286 là

thực hiện các phép tính
giải mã các lệnh đã đọc vào từ bộ nhớ
thực hiện các phép tính số học và logic
thực hiện các lệnh đã được giải mã
Trong kiến trúc CPU intel 80286 chức năng tạo địa chỉ vật lý từ địa chỉ logic được
thực hiện tại
đơn vị AU
đơn vị ALU
đơn vị IU
đơn vị BU
Trong chế độ thực cặp địa chỉ segment :offset của một ô nhớ được quan niệm là
địa chỉ lệch của ô nhớ trong đoạn
địa chỉ logic của ô nhớ
địa chỉ vật lý của ô nhớ
địa chỉ của một đoạn nhớ chứa ô nhớ
Địa chỉ segment của một ô nhớ được quan niệm là
địa chỉ lệch của ô nhớ trong đoạn
địa chỉ logic của ô nhớ
địa chỉ vật lý của ô nhớ
địa chỉ đoạn của đoạn nhớ chứa ô nhớ
Địa chỉ offset của một ô nhớ được quan niệm là
địa chỉ logic của ô nhớ
địa chỉ vật lý của ô nhớ
địa chỉ của một đoạn chứa ô nhớ
mang thông tin về độ lệch của địa chỉ ô nhớ so với địa chỉ nền đoạn nhớ
Địa chỉ offset nền của ô nhớ trong đoạn nhớ dữ liệu thường được xác định trong
thanh ghi
SI
DI
BX

AX
Các thanh ghi SS,CS,DS,ES
chứa địa chỉ đoạn của các đoạn ngăn xếp, mã lệnh, dữ liệu, mở rộng của Chương


B)
C)
D)
Câu 15
A)
B)
C)
D)
Câu 16
A)
B)
C)
D)
Câu 17
A)
B)
C)
D)
Câu 18
A)
B)
C)
D)
Câu 19
A)

B)
C)
D)
Câu 20
A)
B)
C)
D)
Câu 21
A)
B)
C)
D)
Câu 22

trình đang thực hiện
chứa địa chỉ đoạn của các đoạn mã lệnh, dữ liệu, mở rộng và ngăn xếp của Chương
trình đang thực hiện
thuộc nhóm các thanh ghi đoạn vì có chức năng chứa địa chỉ đoạn của các đoạn
nhớ
chứa địa chỉ đoạn của các đoạn nhớ tương ứng của Chương trình đang thực hiện
trong chế độ thực
Các thanh ghi trong CPU16 bit có thể truy nhập như là các thanh ghi 16 bit hoặc 8
bit là
các thanh ghi đa năng
các thanh ghi đoạn
các thanh ghi địa chỉ
các thanh ghi điều khiển
Trong thanh ghi cờ của CPU, khi bit cờ DF=1 thì
DI giảm khi thực hiện các lệnh thao tác xâu ký tự

SI tăng khi thực hiện các lệnh thao tác xâu ký tự
SI, DI tăng khi thực hiện các lệnh thao tác xâu ký tự
SI tăng, DI giảm khi thực hiện các lệnh thao tác xâu ký tự
Trong thanh ghi cờ của CPU, khi bit cờ hướng DF=0 thì
SI giảm khi thực hiện các lệnh thao tác xâu ký tự
DI tăng khi thực hiện các lệnh thao tác xâu ký tự
SI, DI giảm khi thực hiện các lệnh thao tác xâu ký tự
SI giảm, DI tăng khi thực hiện các lệnh thao tác xâu ký tự
Trong chế độ bảo vệ với cơ chế quản lý bộ nhớ theo phân đoạn thì thanh ghi đoạn
chứa địa chỉ đoạn của đoạn nhớ
dùng để xác định địa chỉ tuyến tính của ô nhớ trong đoạn
là bộ mô tả đoạn nhớ cần truy nhập
dùng để xác định thông tin về bộ mô tả đoạn nhớ trong bảng bộ mô tả
Bảng bộ mô tả GDT bao gồm
các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục
các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục, bộ mô tả LDT
các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục, bộ mô tả GDT
câu trả lời khác
Trong chế độ bảo vệ theo cơ chế phân đoạn, bộ chọn đoạn
dùng để xác định vị trí bộ mô tả đoạn trong bảng bộ mô tả
chứa 3 thông tin về bộ mô tả đoạn
chứa thông tin xác định vị trí bộ mô tả đoạn trong bảng bộ mô tả
chứa thông tin về loại bảng bộ mô tả cần truy nhập
Trong chế độ bảo vệ theo cơ chế phân đoạn, một bộ mô tả đoạn nhớ
chứa các thông tin về các đoạn nhớ
dùng để xác định vị trí của ô nhớ cần truy nhập trong đoạn nhớ
chứa thông tin xác định vị trí đoạn nhớ trong bảng bộ mô tả
có chứa thông tin về quyền truy nhập đoạn nhớ
Đối với người sử dụng, chức năng cơ bản của máy tính số là:

A)
B)
C)
D)
Câu 23
A)
B)
C)
D)
Câu 35
A)
B)
C)
D)
Câu 36
A)
B)
C)
D)
Câu 37
A)
B)
C)
D)
Câu 38
A)
B)
C)
D)

Câu 39
A)
B)
C)
D)
Câu 40
A)
B)
C)
D)
Câu 41

Thực hiện chương trình
Xử lý các phép tính số học
Xử lý các phép tính số học và logic
Xử lý tín hiệu số
Trong chế độ thực các thanh ghi đoạn dùng để:
Chứa các đoạn nhớ
Chứa địa chỉ vật lý đoạn nhớ
Chứa địa chỉ đoạn
Chứa một đoạn thuộc chương trình
Trong cơ chế quản lý bộ nhớ trong chế độ thực DS:OFFSET trỏ tới
ô nhớ trong đoạn dữ liệu
ô nhớ trong đoạn mở rộng
ô nhớ trong đoạn ngăn xếp
ô nhớ trong đoạn mã lệnh
Khẳng định nào sau đây là KHÔNG đúng
Có thể sử dụng từng nửa của CX như một thanh ghi. 8 bits cao là thanh ghi CH, 8
bits thấp là thanh ghi CL
Có thể sử dụng từng nửa của AX như một thanh ghi. 8 bits cao là thanh ghi AH, 8

bits thấp là thanh ghi AL
Có thể sử dụng từng nửa của DX như một thanh ghi. 8 bits cao là thanh ghi DH, 8
bits thấp là thanh ghi DL
Có thể sử dụng từng nửa của các thanh ghi đoạn như một thanh ghi
Khẳng định nào sau đây là SAI
Toán hạng của lệnh có thể nằm ở bộ nhớ ngoài
Toán hạng của lệnh có thể nằm ở trong thanh ghi
Toán hạng của lệnh có thể nằm ở bộ nhớ trong
Toán hạng của lệnh có thể nằm ngay trong câu lệnh
80286 là
Vi xử lý trung tâm 8 bits
Vi xử lý trung tâm 16 bits
Vi xử lý trung tâm 24bits
Vi xử lý trung tâm 32 bits
Trong chế độ bảo vệ
Bộ nhớ được bảo vệ chặt chẽ nhờ phần cứng
Các đoạn nhớ được bảo vệ dựa trên mức đặc quyền và luật về quyền truy nhập
Mức đặc quyền được gán cho cả chương trình
Mức đặc quyền được gán cho từng ô nhớ
Trong chế độ bảo vệ bộ mô tả đoạn
Chứa các thông tin về chương trình
Chứa các thông tin mô tả về mức đặc quyền của đoạn nhớ
Chứa các thông tin về vị trí đoạn nhớ, quyền truy nhập và giới hạn đoạn
Mô tả sơ lược về đoạn nhớ
Bảng các bộ mô tả