Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC

đề tài: công nghệ SDH và họ thiết bị flx
-Mụclục-
Lời nói đầu .................................................................................................... iv
Ch ơng 1 ............................................................................................................. v
Tổng quan về SDH ....................................................................................... v
1.1. Đánh giá hệ thống thông tin quang PDH ..................................................... v
1.2. Khái niệm chung về SDH ............................................................................. vi
1.3. Các phần tử mạng SDH .............................................................................. vii
1.4. Bộ ghép SDH ............................................................................................... viii
1.4.1. Sơ đồ khối bộ ghép SDH ......................................................................... viii
1.4.2. Chức năng các khối trong bộ ghép ............................................................ ix
1.5. Cấu trúc khung SDH ..................................................................................... x
1.5.1. Khung VC-3 và VC-4 ................................................................................ x
1.5.2. Cấu trúc khung và đa khung VC-n, TU-n mức thấp ................................... x
1.5.3. Cấu trúc khung STM-1 ............................................................................. xi
1.5.4. Cấu trúc khung STM-N ............................................................................. xi
1.6. Quá trình ghép các luồng nhánh PDH thành khung STM-1 .................. xii
1.6.1. Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 ...................................... xii
1.6.2. Sắp xếp luồng 34368 kbit/s vào VC-3 ..................................................... xiv
1.6.3. Sắp xếp luồng 139264 kbit/s vào VC-4 .................................................... 17
1.6.4. Sắp xếp VC-4 vào STM-1 ........................................................................ 18
1.6.5. Ghép 3 VC-3 vào STM-1 ......................................................................... 18
1.6.6. Ghép 63VC-12 vào STM-1 ...................................................................... 20
1.7. Hoạt động của các loại con trỏ .................................................................... 23
1.7.1. Cấu tạo của các loại con trỏ ..................................................................... 23
1.7.2. Hoạt động của các loại con trỏ ................................................................. 25
1.7.3. Xử lý con trỏ tại phía thu ......................................................................... 30
Ch ơng 2 ............................................................................................................ 31
Hệ Thống Truyền Dẫn SDH ..................................................................... 31
2.1. Các cấu hình mạng SDH ............................................................................. 31
2.1.1. Cấu hình hở .............................................................................................. 31

2.1.2. Cấu hình kín ............................................................................................. 32
2.2. Tín hiệu quản lý và bảo d ỡng ...................................................................... 33
2.2.1. Cấu trúc SOH trong khung STM-N .......................................................... 33
2.2.2. Tín hiệu quản lý và bảo d ỡng đoạn lặp RSOH ......................................... 35
2.2.3. Tín hiệu quản lý và bảo d ỡng đoạn ghép MSOH ..................................... 38
2.2.4. Tín hiệu quản lý và bảo d ỡng tuyến VC-2/ VC-1 .................................... 41
2.2.5. Tín hiệu quản lý và bảo d ỡng tuyến VC-3 và VC-4 ................................. 44
Nguyễn Viết Tam Lớp d97-VT
i
Đề tài: công nghệ SDH và họ thiết bị FLX
2.2.6. Sơ đồ truyền tín hiệu bảo d ỡng ............................................................... 47
2.3. Chuyển mạch bảo vệ trong mạng SDH ...................................................... 48
2.3.1. Chuyển mạch bảo vệ tuyến ...................................................................... 48
Chuyển mạch bảo vệ đ ờng: ............................................................................... 49
2.4. Đồng bộ các nút mạng SDH ........................................................................ 51
2.4.1. Các ph ơng thức đồng bộ phần tử mạng SDH .......................................... 51
2.4.2. Một số l u ý khi truyền tín hiệu đồng bộ trên các tuyến truyền dấn SDH . 52
2.5. Quản lý mạng SDH ...................................................................................... 53
2.5.1. Mô hình hệ thống quản lý mạng SDH ..................................................... 53
Ch ơng 3 ............................................................................................................ 56
Họ thiết bị FLX của Fujitsu ................................................................... 56
Các thiết bị của họ FLX ..................................................................................... 56
Giới thiệu chung về họ thiết bị FLX .................................................................. 56
Chế độ hoạt động ............................................................................................... 57
M 57
M 57
FLX150T ........................................................................................................... 57
3.1.1.FLX 150T ................................................................................................. 59
FLX150/600 ..................................................................................................... 60
FLX600A ........................................................................................................... 61

FLX 2500A ........................................................................................................ 63
3.1.6. FLX-GS ................................................................................................... 65
FLX-4/1, 4/4 ...................................................................................................... 67
Thiết bị FLX150/600 ........................................................................................... 69
Các chỉ tiêu kỹ thuật .......................................................................................... 69
Giá trị 70
Mbit/s 70
Các đặc tính phổ ..................................................................................................................................... 70
Các đặc tính phổ ..................................................................................................................................... 71
Công suất phát trung bình ................................................................................. 71
Sơ đồ khối tổng quát của hệ thống FLX150/600 ............................................... 74
Giá thiết bị FLX-LS (SFL-1) .............................................................................. 75
Các card trong thiết bị FLX 150/600 ................................................................. 77
Card nguồn PWRL-1 ................................................................................................................................... 78
Bảng 3.4. Các chỉ tiêu kỹ thuật của card PWRL-1 ............................................. 79
500 Vdc trong vòng 1 phút ......................................................................................................................... 79
T ơng thích với ETS300-132 ....................................................................................................................... 80
Card cảnh báo, nghiệp vụ SACL-1 ............................................................................................................. 80
Chỉ thị 82
Có lỗi xảy ra trong card ..................................................................................... 82
Có chỉ thị thay card từ trung tâm ....................................................................... 82
đồ án tốt nghiệp
ii
đề tài: công nghệ SDH và họ thiết bị flx
Thử đèn 82
Thử đèn 82
Thử đèn ....................................................................................................................................................... 82
Bảng 3.6. Các chỉ tiêu kỹ thuật của card SACL-1 .............................................. 82
Các điều kiện chung ................................................................................................................................. 82
A. Trở kháng ......................................................................................................................................... 82

A. Trở kháng ......................................................................................................................................... 82
Card quản lý mạng NML-1 .......................................................................................................................... 83
Số chân 84
Mô tả 84
Chân số 1 .................................................................................................................................................... 84
BB 84
OSS 84
Card vi xử lý MPL-1 ................................................................................................................................... 85
Tên LED ............................................................................................................ 86
UNIT/RCI .................................................................................................................................................... 86
Sáng đỏ 86
Có chỉ thị thay card đang thực hiện từ trung tâm .................................................................................. 86
Card điều khiển xen rẽ đồng bộ TSCL-1 ................................................................................................. 87
Nhấp nháy đỏ ..................................................................................................... 88
Nhấp nháy xanh ................................................................................................. 88
Sáng xanh ........................................................................................................... 88
Sáng vàng ........................................................................................................... 88
Thử đèn ....................................................................................................................................................... 88
LINE 88
Sáng đỏ 88
Card giao diện 2Mbps CHPD-D12C .......................................................................................................... 89
Card CHPD-D12C chuyển đổi 21 kênh tín hiệu 2,048 Mbit/s đến từ các thiết bị ghép kênh ngoài
thành một tín hiệu AU-4 (25,92 Mbit/s x 6) bằng cách ghép chúng lại với nhau và chèn thêm POH. Ng ợc
lại, card CHPD-D12C làm nhiệm vụ chuyển đổi luồng tín hiệu AU-4 đến từ card TSCL thành 21
luồng tín hiệu 2,048 Mbit/s. ..................................................................................................................... 90
Chỉ thị ....................................................................................................................................................... 90
Mất đầu vào VC-12 .................................................................................................................................. 90
Card giao diện quang CHSD-1L1C ........................................................................................................... 91
UNIT/RCI .................................................................................................................................................... 92
Phần mềm quản lý cục bộ hệ thống FLX150/600 (FLEXR) ............................. 93

Giới thiệu chung về hệ thống quản lý mạng SDH của Fujitsu. ................................................................. 93
Tổ chức hệ thống phần mềm FLEXR ...................................................................................................... 97
File Logliles PC ......................................................................................................................................... 97
Preference ............................................................................................................................................... 97
Exit .......................................................................................................................................................... 97
Session Logon ........................................................................................................................................... 97
Logoff ...................................................................................................................................................... 97
Re-configure Screen ................................................................................................................................ 97
TL1 .............................................................................................................................................................. 97
Provisioning Cross-connect ......................................................................................................................... 97
Service State Change Equipment State ................................................................................................... 97
Yêu cầu phần cứng và phần mềm máy tính để cài đặt FLEXR ........................................................ 99
Các thiết lập ban đầu ................................................................................................................................ 99
Các thủ tục khai báo ................................................................................................................................... 100
Thực hiện các chức năng bảo d ỡng ............................................................................................................ 102
Kết luận ........................................................................................................ 105
Nguyễn Viết Tam Lớp d97-VT
iii
Đề tài: công nghệ SDH và họ thiết bị FLX
Thuật ngữ viết tắt .................................................................................. 105
Tài liệu tham khảo ................................................................................. 107
Lời nói đầu
Sự ra đời của công nghệ SDH đánh dấu một bớc phát triển vợt bậc trong lĩnh vực truyền
dẫn. Với những u thế trong việc ghép kênh đơn giản, linh hoạt, giảm thiết bị trên mạng,
băng tần truyền dẫn rộng, tơng thích với các giao diện PDH hiện có, tạo ra khả năng quản lý
tập trung. Công nghệ SDH đáp ứng sự tăng trởng nhanh của mạng viễn thông và các yêu cầu
của mạng số hoá đa dịch vụ trong tơng lai. Đặc biệt công nghệ SDH cho phép tạo nên cấu
trúc mạch vòng, đảm bảo độ tin cậy, an toàn mạng lới mà công nghệ PDH trớc đây không
thể thực hiện đợc.
Trong những năm gần đây SDH đã đợc ứng dụng rộng rãi trong mạng viễn thông Việt

Nam: mạng đờng trục Bắc Nam 2,5 Gbit/s đã hoạt động ổn định trong nhiều năm qua. Đến
nay phần lớn các mạng nội tỉnh và thành phố đã ứng dụng công nghệ SDH có tốc độ 155,52
Mbit/s đến 2,5 Gbit/s. Đặc biệt hiện nay ở nớc ta đã có nhà máy lắp đặt thiết bị truyền dẫn
quang FLX150/600 của Fujitsu nên giá thành thiết bị đợc giảm đáng kể so với trớc đây, và
đây sẽ là một trong những nhân tố thúc đẩy mạnh mẽ quá trình ứng dụng công nghệ SDH
vào mạng viễn thông nớc ta. Để từng bớc áp dụng các kiến thức đã đợc học trong nhà trờng
với các hoạt động của một hệ thống thực tế trên mạng lới em đã chọn đề tài cho đồ án tốt
nghiệp: Công nghệ SDH và họ thiết bị FLX của Fujitsu. Nội dung đề tài gồm 3 chơng:
Chơng 1: Tổng quan về SDH
Chơng 2: Hệ thống truyền dẫn SDH
Chơng 3: Họ thiết bị FLX
Đợc sự hớng dẫn tận tình của Thầy giáo TS. Cao Phán, sự quan tâm giúp đỡ của tất cả
các Thầy Cô giáo trong Học Viện, của công ty CT-IN và sự cố gắng của bản thân, em đã
từng bớc nắm bắt đợc những vấn đề cơ bản trong công nghệ SDH và họ thiết bị SDH FLX.
Tuy nhiên do khả năng còn hạn chế và kiến thức thực tế cha nhiều nên trong bản đồ án này
chắc chắn không tránh khỏi những thiếu sót, em rất mong nhận đợc sự góp ý, giúp đỡ của
các Thầy Cô giáo cùng toàn thể các bạn sinh viên để các nghiên cứu sau đạt kết quả cao
hơn.
Hà Nội 4/2002.
Sinh Viên: Nguyễn Viết Tam
Chơng 1
Tổng quan về SDH
đồ án tốt nghiệp
iv
đề tài: công nghệ SDH và họ thiết bị flx
Công nghệ SDH ra đời với những u điểm nh: quá trình ghép/tách kênh đơn giản,
linh hoạt, băng tần truyền dẫn rộng, số lợng các byte quản lý, bảo dỡng lớn... vì vậy
đã nhanh chóng đợc áp dụng vào thực tế. Để tìm hiểu đợc bản chất của những u
điểm này và đi vào phân tích hoạt động của hệ thống truyền dẫn SDH, trong chơng
đầu tiên này sẽ đề cập đến những vấn đề tổng quan nhất về công nghệ SDH:

- Đánh giá về hệ thống thông tin quang PDH và sự ra đời của công nghệ SDH
- Các phần tử mạng SDH
- Bộ ghép SDH
- Cấu trúc khung SDH và quá trình hoạt động của các loại con trỏ.
1.1. Đánh giá hệ thống thông tin quang PDH
Trong hệ thống thông tin quang PDH trớc khi ghép các luồng số tốc độ thấp
thành một luồng ra có tốc độ cao hơn thì phải tiến hành hiệu chỉnh cho tốc độ bit
của các luồng vào hoàn toàn bằng nhau bằng cách chèn thêm các bit không mang
tin. Nh vậy các luồng vào đã đồng bộ về tốc độ bit nhng không đồng bộ về pha nên
đợc gọi là kỹ thuật ghép kênh cận đồng bộ (PDH). PDH tồn tại những nhợc điểm
sau:
Quá trình ghép/ tách các luồng số phức tạp.
Tốc độ bit thấp (max = 140 Mbit/s) nên không đáp ứng đợc nhu cầu phát
triển ngày càng cao về các dịch vụ viễn thông.
Số lợng kênh nghiệp vụ ít nên việc quản lý mạng không đảm bảo, độ tin
cậy thấp.
Mã đờng điện và mã đờng quang khác nhau nên thiết bị ghép kênh và thiết
bị truyền dấn quang là khác nhau dẫn đến việc quản lý kồng kềnh, chiếm
diện tích lớn.
Hiện nay tồn tại ba phân cấp số cận đồng bộ (Châu Âu, Bắc Mỹ và Nhật
Bản), các giao diện cha đợc tiêu chuẩn hoá quốc tế nên không đáp ứng đợc
nhu cầu giao tiếp ngày càng cao giữa các mạng với nhau.
Vì những nhợc điểm trên mà hiện nay trên các tuyến truyền dẫn liên tỉnh, quốc
tế và mạng nội hạt của một số thành phố lớn đã thay thế truyền dẫn PDH bằng
truyền dấn quang SDH.
1.2. Khái niệm chung về SDH
SDH đợc hình thành và phát triển trên cơ sở các tiêu chuẩn của mạng thông tin
quang đồng bộ SONET, năm 1986 ITU-T bắt đầu nghiên cứu các tiêu chuẩn của
SONET và đến năm 1988 thì các tiêu chuẩn của SDH nh tốc độ bit, kích cỡ khung
tín hiệu, cấu trúc bộ ghép, trình tự sắp xếp các luồng nhánh đã đ ợc ITU-T ban

hành.
Nguyễn Viết Tam Lớp d97-VT
v
Đề tài: công nghệ SDH và họ thiết bị FLX
Tốc độ bit của SDH gồm có:
STM-1 = 155,52 Mbit/s
STM-4 = 4 x STM-1 = 622,08 Mbit/s
STM-8 = 8 x STM-1 = 1244,16 Mbit/s
STM-12 = 12 x STM-1 = 1866,24 Mbit/s
STM-16 = 16 x STM-1 = 2488,32 Mbit/s
STM-64 = 64 x STM-1 = 9953,28 Mbit/s
Các tốc độ bit STM-1, STM-4, STM-16 trùng với các tốc độ bit STS-3, STS-12 và
STS-48 của SONET. Cấu trúc bộ ghép đầu tiên theo khuyến nghị G.709 của ITU-T
nh hình 1.1. Theo sơ đồ này thì các luồng nhánh PDH từ mức 1 đến mức 4 của Châu
Âu và từ mức 1 đến mức 3 của Bắc Mỹ đều đợc sử dụng để ghép thành luồng số
STM-N.

STM-N
STM-1 AU-4 VC-4
TU-32
VC-32
TU-21 VC-21
VC-11
44736
kbit/s
C-32
6312
kbit/s
1544
kbit/s

139264
kbit/s
VC-31
34368
kbit/s
TU-31
TUG-22
VC-12
VC-22
2048
kbit/s
8448
kbit/s
TUG-21
C-21
C-11
C-4
C-12
C-22
C-31
xN
x3
x3
x3
x7
x21
x16
x5
x4
x4

x4
x5
x4
x4
TU-11
TU-22
AU-31
AU-32
Hình 1.1. Sơ đồ bộ ghép SDH đầu tiên theo khuyến nghị 709 của ITU -T

TU-12
Tuy nhiên do sơ đồ trong hình 1.1 quá phức tạp nên ITU-T đã tiếp tục nghiên
cứu để đa ra một sơ đồ đơn giản hơn bằng cách giảm bớt một số giao diện luồng
nhánh PDH ít đợc sử dụng trong thực tế. Đến năm 1990 ITU-T đã chính thức ban
hành các tiêu chuẩn của SDH. So với PDH thì SDH có các u điểm cơ bản sau đây:
Giao diện đồng bộ thống nhất, nhờ vậy mà trên mạng SDH có thể sử dụng
các chủng loại thiết bị của nhiều nhà cung cấp khác nhau.
Nhờ việc sử dụng các con trỏ mà việc tách/ ghép các luồng nhánh từ/ thành
tín hiệu STM-N đơn giản và dễ dàng.
Có thể ghép đợc các loại tín hiệu khác nhau một cách linh hoạt, không chỉ
tín hiệu thoại mà cả các tín hiệu khác nh tế bào ATM, Data đều có thể ghép vào
khung SDH.
Dung lợng các byte dành cho quản lý và bảo dỡng lớn.
đồ án tốt nghiệp
vi
đề tài: công nghệ SDH và họ thiết bị flx
1.3. Các phần tử mạng SDH
Mạng truyền dẫn SDH đợc cấu thành từ các phần tử mạng gọi là NE nh sau:
Bộ ghép kênh đồng bộ MUX: thực hiện hai chức năng sau:
- Ghép các tín hiệu luồng nhánh thành tín hiệu STM-N (N=1, 4, 16, 64)

- Tách tín hiệu STM-N thành các luồng nhánh. Có thể chỉ dùng một loại
luồng nhánh hoặc dùng kết hợp nhiều loại luồng nhánh.
Sơ đồ khối tổng quát của bộ ghép MUX nh hình vẽ 1.2 sau đây.




MUX

Luồng nhánh PDH,
STM-m (m<N)
Hình 1.2. Cấu hình bộ ghép MUX
Bộ xen rẽ kênh ADM: Sơ đồ khối tổng quát bộ ADM nh hình 1.3.
Tại hớng rẽ: Tín hiệu STM-N của giao diện tổng hớng A hoặc hớng B đợc
chuyển thành các tín hiệu VC-n. Tín hiệu VC-n nào có yêu cầu rẽ thì tiếp tục
chuyển xuống C-n và qua giao diện luồng nhánh để đa tín hiệu luồng nhánh PDH
tới tổng đài tại chỗ hoặc đa vào thiết bị ghép kênh PDH. Tín hiệu VC-n nào không
có nhu cầu rẽ thì nối chuyển tiếp hoặc nối chéo số sang giao diện tổng hợp của h-
ớng kia.
Tại hớng xen: Tín hiệu các luồng nhánh qua các giao diện luồng nhánh để
chuyển thành các tín hiệu VC-n và xen vào tín hiệu STM-N. Mỗi hớng, rẽ bao nhiêu
luồng nhánh có tốc độ bit nào thì phải xen vào bấy nhiêu luồng nhánh ở tốc độ bit
ấy. Vì thông tin thoại là song hớng




ADM
Hình 1.3. Cấu hình bộ xen rẽ ADM
STM-N

STM-N
Bộ lặp REG: Sơ đồ khối bộ lặp REG nh hình 1.4.
Có hai loại thiết bị lặp là: thiết bị lặp điện và thiết bị lặp quang.
Thiết bị lặp điện: có 3 chức năng, chức năng thứ nhất là chuyển đổi quang- điện
và điện quang, chức năng thứ hai là tách đồng hồ từ luồng tín hiệu thu để phục vụ
cho chức năng thứ 3 là tái tạo lại xung tín hiệu điện. Vì trong bộ lặp điện chứa các
mạch điện chức năng trên nên tốc độ bit truyền qua hệ thống có bộ lặp điện bị hạn
chế.
Nguyễn Viết Tam Lớp d97-VT
vii
Đề tài: công nghệ SDH và họ thiết bị FLX
Thiết bị lặp quang: có một chức năng duy nhất là khuyếch đại tín hiệu quang để
bù lại phần tín hiệu đã bị suy hao trên sợi quang liền trớc trạm lặp đó.




REG
Hình 1.4. Cấu hình bộ lặp REG
STM-N STM-N

Bộ kết nối chéo số đồng bộ SDXC: Sơ đồ khối tổng quát của bộ đấu nối
chéo nh hình 1.5.
SDXC là thiết bị nối bán cố định các luồng số với nhau. Nối chéo số khác với
chuyển mạch ở chỗ chuyển mạch là nối tạm thời dới sự điều khiển của ngời sử dụng
(thuê bao), trong khi đó nối chéo số là nối bán cố định dới sự điều khiển của nhà
khai thác mạng. Tuy nhiên khi các dịch vụ băng rộng phát triển thì hai chức năng
này có thể đợc hợp nhất.

SDXC
STM-N STM-N
STM-m
STM-m/PDH
(m<N)
Hình 1.5. Cấu hình bộ kết nối chéo số SDXC
1.4. Bộ ghép SDH
1.4.1. Sơ đồ khối bộ ghép SDH
Bộ ghép SDH đợc ITU-T lựa chọn và dùng để chế tạo thành thiết bị nh hình vẽ
1.6. Quá trình ghép các luồng nhánh thành luồng tổng STM-N giữa Châu Âu và Bắc
Mỹ khác nhau ở chổ: Châu Âu sử dụng khối AU-4, còn Bắc Mỹ sử dụng khối AU-
3.
đồ án tốt nghiệp
viii
đề tài: công nghệ SDH và họ thiết bị flx

STM-N
AUG
AU-4
VC-4
VC-3
AU-3
VC-3
C-4
TUG-2 C-2
C-12
C-11
C-3
TU-12

TU-11
TUG-3
TU-2
TU-3
VC-2
VC-12
139264
kbit/s
44736 kbit/s
34368 kbit/s
6312
kbit/s
2048
kbit/s
1544
kbit/s
xN x1
x3
x3
x3
x7
x4
x7
Hình 1.6. Sơ đồ bộ ghép SDH tiêu chuẩn
VC-11

Xử lý con trỏ
Sắp xếp
Đồng chỉnh
Ghép kênh

x1
x1
Có hai phơng pháp hình thành tín hiệu STM-N. Phơng pháp thứ nhất qua AU-4
và phơng pháp thứ hai qua AU-3, phơng pháp thứ nhất đợc sử dụng ở Châu Âu và
một số nớc khác trong đó có Việt Nam, phơng pháp thứ hai đợc sử dụng tại Bắc
Mỹ, Nhật và các nớc khác. Tín hiệu AU-4 đợc hình thành từ một luồng nhánh
139264 kbit/s, hoặc 3 luồng nhánh 34368 kbit/s, hoặc 63 luồng nhánh 2048 kbit/s
thuộc phân cấp số PDH của Châu Âu. AU-3 đợc tạo thành từ một luồng nhánh
44736 kbit/s, hoặc từ 7 luồng nhánh 6312 kbit/s hoặc từ 84 luồng nhánh 1544
kbit/s. Cũng có thể sử dụng 63 luồng 1544 kbit/s để thay thế cho 63 luồng 2048
kbit/s ghép thành tín hiệu STM-1 qua TU-12, ,AU-4.
1.4.2. Chức năng các khối trong bộ ghép
C-n (n=1,..,4): Con-te-nơ mức n
Con-te-nơ là một khối thông tin chứa các byte tải trọng do luồng nhánh PDH
cung cấp trong thời gian 125às cộng với các byte độn không mang thông tin.
VC-n: Con-te-nơ ảo mức n
VC-n là một khối thông tin gồm phần tải trọng do các TUG hoặc C-n tơng ứng
cung cấp và phần mào đầu tuyến POH. POH đợc sử dụng để xác định vị trí bắt đầu
của VC-n, định tuyến, quản lý và giám sát luồng nhánh. Trong trờng hợp sắp xếp
không đồng bộ các luồng nhánh vào VC-n thì phải tiến hành chèn bit. Có hai loại
VC-n là VC-n mức thấp (n=1, 2) và VC-n mức cao (n=3, 4).
TU-n: Khối nhánh mức n
TU là một khối thông tin bao gồm một con-te-nơ ảo cùng mức và một con trỏ
khối nhánh để chỉ thị khoảng cách từ con trỏ khối nhánh đến vị trí bắt đầu của con-
te-nơ ảo VC-3 hoặc VC-n mức thấp.
TUG-n (n=2,3): Nhóm các khối nhánh
Nguyễn Viết Tam Lớp d97-VT
ix
Đề tài: công nghệ SDH và họ thiết bị FLX
TUG-n đợc hình thành từ các khối nhánh TU-n hoặc từ TUG mức thấp hơn.

TUG-n tạo ra sự tơng hợp giữa các con-te-nơ ảo mức thấp và con-te-nơ ảo mức cao
hơn.
AU-n: Khối quản lý mức n
AU-n là một khối thông tin bao gồm một VC-n cùng mức và một con trỏ khối
quản lý để chỉ thị khoảng cách từ con trỏ khối quản lý đến vị trí bắt đầu của con-te-
nơ ảo cùng mức.
AUG: Nhóm các khối quản lý
AUG gồm một AU-4 hoặc AU-3.
STM-N (N=1, 4, 16, 64): Module truyền tải đồng bộ mức N
STM-N cung cấp các kết nối lớp đoạn trong SDH, bao gồm phần tải trọng là N
x AUG và phần đầu đoạn SOH để đồng bộ khung, quản lý và giám sát các trạm lặp
và các trạm ghép kênh.
1.5. Cấu trúc khung SDH
Theo khuyến nghị G709 các khung tín hiệu trong SDH đợc tổ chức thành khối
thông tin có 9 dòng x n cột và có chu kỳ là 125às.
1.5.1. Khung VC-3 và VC-4
Cấu tạo khung VC-3 và VC-4 nh hình 1.7 sau đây.



Vùng tải trọng
P
O
H
VC-3 POH
9 dòng
85 cột
( a)

Vùng tải trọng

P
O
H
VC-4 POH
9 dòng
261 cột
( b)
125às 125às
Hình 1.7. Cấu trúc khung VC-3 (a) và VC-4 (b)

Trình tự truyền các byte trong khung là từ trái qua phải và từ trên xuống dới.
Trình tự truyền các bit trong một byte là bit có trọng số lớn nhất truyền đầu tiên và
bit có trọng số bé nhất truyền cuối cùng. Nguyên tắc này áp dụng cho mọi loại
khung tín hiệu trong SDH.
1.5.2. Cấu trúc khung và đa khung VC-n, TU-n mức thấp
Đặc điểm của các khung VC-n và TU-n mức thấp là số byte rất ít so với VC-n
và TU-n mức cao. Vì vậy phải sắp xếp thành đa khung có 4 khung để sử dụng một
số byte mào đầu tuyến và một con trỏ nh hình 1.8.
Trong mỗi đa khung VC-n mức thấp có 4 byte VC-n POH, đợc ký hiệu là V5,
J2, N2, và K4. Chức năng các byte này sẽ đợc trình bày trong chơng tới.
đồ án tốt nghiệp
x
đề tài: công nghệ SDH và họ thiết bị flx


Trạng thái
Byte H4

V1
V2

V3
V4
XXXXXX00
XXXXXX01
XXXXXX10
XXXXXX11
125
à
s
250
à
s
375
à
s
500
à
s
TU-n

V5
J2
N2
K4
VC-n
VC-11 VC-12 VC-2


26 35 107

26 35 107


26 35 107


26 35 107


104 140 428


Hình 1.8. Cấu trúc khung và đa khung VC-n và TU-n mức thấp

1.5.3. Cấu trúc khung STM-1
Cấu trúc khung STM-1 nh hình 1.9.




Vùng tải
trọng
RSOH
AU-nPTR

MSOH
270 cột
9 dòng
125

à
s
Hình 1.9. Cấu trúc khung STM -1
Khung STM-1 có 9 dòng, mỗi dòng ghép 270 cột. Các byte RSOH ghép từ cột
một đến cột 9 thuộc dòng 1 đến dòng 3 dùng cho quản lý, giám sát các trạm lặp.
Các byte MSOH ghép từ cột 1 đếm cột 9 thuộc dòng 5 đến dòng 9 dùng để quản lý,
giám sát các trạm ghép kênh. Phần tải trọng có 9 dòng x 261 cột đợc sử dụng để
ghép 1 VC-4 hoặc 3 VC-3 hoặc 63 VC-12 Con trỏ khối nhánh AU-3 hoặc AU-4
đặt tại dòng 4 và có 9 byte.
1.5.4. Cấu trúc khung STM-N
Muốn có đợc tín hiệu STM-4 cần phải sử dụng 4 tín hiệu STM-1 và ghép xen
byte các tín hiệu đó nh hình 1.10a. Tín hiệu STM-16 đợc hình thành bằng cách ghép
xen byte 16 tín hiệu STM-1 hoặc ghép xen nhóm 4 byte tín hiệu STM-4 (hình
1.10b). Tín hiệu STM-64 thờng hình thành từ 4 tín hiệu STM-16, tuy nhiên củng có
thể sử dụng hỗn hợp nhiều loại tín hiệu đồng bộ mức thấp để tạo thành tín hiệu
đồng bộ mức cao hơn.
Nguyễn Viết Tam Lớp d97-VT
xi
Đề tài: công nghệ SDH và họ thiết bị FLX



MUX
1/4
a a a a
b b b b
c c c c
d d d d
STM-1 #1
STM-1 #2

STM-1 #3
STM-1 #4
dcbadcba
STM-4
a)

MUX
4/16
a a a a
b b b b
c c c c
d d d d
STM-4 #1
STM-4 #2
STM-4 #3
STM-4 #4
ddddccccbbbbaaaa
STM-16
b)
Hình 1.10. Bộ ghép các luồng số STM-N
Trong trờng hợp ghép N tín hiệu STM-1 để tạo ra tín hiệu STM-N thì cấu trúc
khung STM-N nh hình vẽ 1.11.




Vùng tải trọng
RSOH
NxAU-nPTR

MSOH
270 cột x N
9 dòng
125às
Hình 1.11. Cấu trúc khung STM-N
9 cột x N 261 cột x N
1.6. Quá trình ghép các luồng nhánh PDH thành khung STM-1
1.6.1. Sắp xếp luồng 2048 kbit/s vào đa khung VC-12
Mỗi đa khung VC-12 có thời hạn là 500às và chứa 140 byte, trong đó mào dầu
tuyến VC-12 POH gồm 4 byte (V5, J2, Z6, K4), còn lại 136 byte dữ liệu.
Có 3 phơng pháp sắp xếp luồng 2048 kbit/s vào đa khung VC-12 là: Sắp xếp
không đồng bộ, sắp xếp đồng bộ bit và sắp xếp đồng bộ byte.
Sắp xếp không đồng bộ
Sắp xếp không đồng bộ tín hiệu 2048 kbit/s vào đa khung VC-12 nh hình 1.12.
Mục đích của việc sắp xếp là chuyển đổi tín hiệu 2048 kbit/s cận dồng bộ tại đầu
vào C-12 thành tín hiệu VC-12 đồng bộ, tức là đồng bộ hoá tín hiệu PDH theo tần
số đồng hồ SDH. Đa khung VC-12 bao gồm 1023 bit thông tin (127 byte + 7bit), 2
bit chèn (S1 cho chèn âm và S2 cho chèn dơng), 6 bit điều khiển chèn C1 và C2, 8
bit mào đầu O, 73 bit độn cố định R dành cho phát triển dịch vụ trong tơng lai và
đồ án tốt nghiệp
xii
đề tài: công nghệ SDH và họ thiết bị flx
các byte POH. C1C1C1=111 chỉ thị S1 là bit chèn không mang thông tin.
C1C1C1=000 chỉ thị S1 là bit thông tin. C2C2C2=111 chỉ thị S2 là bit chèn không
mang thông tin. C2C2C2=000 chỉ thị S2 là bit thông tin. Đầu thu căn cứ luật số
đông của 3 bit C để giải đồng bộ trong trờng hợp có một bit trong nhóm C1 hoặc C2
bị lỗi. Giá trị các bit S1 S2 khi chèn không quy định, vì vậy máy thu không đếm các
bit chèn khi kiểm tra chẵn.
Sắp xếp đồng bộ theo bit
Trong kiểu sắp xếp này không yêu cầu chèn vì tín hiệu 2048 kbit/s đã đồng bộ

với SDH. Vì vậy bit S1 và S2 trong trờng hợp sắp xếp không đồng bộ tơng ứng sẽ là
bit độn và bit thông tin khi sắp xếp đồng bộ theo bit. Các bit điều khiển chèn C1 và
C2 trở thành các bit độn cố định 1 và 0. ITU-T khuyến nghị loại bỏ phơng pháp này
vì đây là trờng hợp đặc biệt của trờng hợp sắp xếp không đồng bộ và sử dụng cùng
một bộ ghép để tiến hành sắp xếp không đồng bộ và đồng bộ theo bit mà không cần
bổ sung bất kỳ động tác xử lý nào khác.


V5
R R R R R R R R
32 BYTE
R R R R R R R R
J2
C1 C2 O O O O R R
32 BYTE
R R R R R R R R
N2
C1 C2 O O O O R R
32 BYTE
R R R R R R R R
K4
C1 C2 R R R R R S1
31 BYTE
R R R R R R R R
S2 I I I I I I I
140
Byte
500
à
s

I = Bit dữ liệu
O = Bit nghiệp vụ
C = Bit điều khiển chèn
S = Bit chèn
R = Bit độn cố định

Hình 1.12. Sắp xếp không đồng bộ luồng 2048 kbit/s vào đa khung VC-12


Sắp xếp đồng bộ theo byte
Sắp xếp đồng bộ theo byte tín hiệu 2048 kbit/s vào đa khung VC-12 nh hình 1.13.
Khi có sự phân biệt rõ ràng các kênh 64 kbit/s của tín hiệu 2048 kbit/s trong
SDH thì sử dụng phơng pháp sắp xếp này. Byte TS0 ghép 8 bit khe thời gian 0 trong
khung tín hiệu PCM 30. Byte TS16 có thể là byte đồng bộ đa khung hoặc byte báo
hiệu kênh kết hợp (CAS) của khung PCM-30. Trờng hợp yêu cầu sắp xếp đồng bộ
theo byte của 64 kbit/s x 31 kênh thì các byte TS16 dùng để truyền dữ liệu kênh thứ
16. P0 P1 chỉ thị pha của các bit báo hiệu và có cấu trúc tuỳ chọn.
Nguyễn Viết Tam Lớp d97-VT
xiii
Đề tài: công nghệ SDH và họ thiết bị FLX


V5
R R R R R R R R
140
Byte
500
à
s

R = Bit độn
TS = Khe thời gian


Hình 1.13. Sắp xếp đồng bộ theo byte luồng 2048 kbit/s vào đa khung VC-12

TS0
TS1
ữ
TS15
TS16
TS17
ữ
TS31
R R R R R R R R
J2
R R R R R R R R
TS0
TS1
ữ
TS15
TS16
R R R R R R R R
TS17
ữ
TS31
N2
R R R R R R R R
TS0

TS1
ữ
TS15
TS16
TS17
ữ
TS31
R R R R R R R R
R R R R R R R R
K4
R R R R R R R R
TS0
TS1
ữ
TS15
TS16
TS17
ữ
TS31
R R R R R R R R
1.6.2. Sắp xếp luồng 34368 kbit/s vào VC-3
Quá trình sắp xếp luồng 34368 kbit/s vào VC-3 nh hình 1.14. Khi sắp xếp tín
hiệu cận đồng bộ 34368 kbit/s vào VC-3 phải sử dụng phơng pháp sắp xếp không
đồng bộ, nghĩa là sử dụng chèn dơng và chèn âm nh khi sắp xếp tín hiệu cận đồng
bộ 2048 kbit/s. Mỗi khung VC-3 đợc chia làm 3 phân khung có cấu tạo nh nhau,
mỗi phân khung có 3 dòng. Dòng 1-3 là phân khung T1, dòng 4-6 là phân khung T2
và dòng 7-9 là phân khung T3 (hình 1.15a). Cấu tạo của mỗi phân khung nh hình
1.15b.
Dòng thứ nhất và dòng thứ hai trong mỗi phân khung cấu tạo giống nhau và
trong mỗi dòng này có (22 byte + 12 bit) độn cố định R, 4 bit điều khiển chèn C1

C2 và 60 byte thông tin I. Dòng thứ ba có (23 byte + 13 bit) độn cố định R, 2 bit
điều khiển chèn C1C2, 2 bit chèn S1S2 và (57 byte +7 bit) thông tin I. Mỗi phân
khung có 3 bit C1 dùng để điều khiển bit S1 và 3 bit C2 điều khiển bit S2.
đồ án tốt nghiệp
xiv
8I
®Ò tµi: c«ng nghÖ SDH vµ hä thiÕt bÞ flx
C1C1C1=111 chØ thÞ S1 lµ bit chÌn kh«ng mang th«ng tin, C1C1C1=000 chØ thÞ S1
lµ bit mang th«ng tin. C2C2C2=111 chØ thÞ S2 lµ bit chÌn, C2C2C2=000 chØ thÞ S2
lµ bit th«ng tin.
NguyÔn ViÕt Tam Líp d97-VT
xv
8I
Ch¬ng 1 : tæng quan vÒ SDH
nguyÔn viÕt tam líp d97-vt
3x8I
3x8I 3x8I 3x8I 3x8I
3x8I 3x8I 3x8I
3x8I
C
3x8I
3x8I 3x8I 3x8I
3x8I
3x8I 3x8I 3x8I
3x8I3x8I
C
3x8I
3x8I
3x8I 3x8I 3x8I 3x8I
3x8I 3x8I 3x8I

3x8I
C
3x8I
3x8I 3x8I 3x8I
3x8I
3x8I 3x8I 3x8I
3x8I3x8I
C
3x8I
3x8I
3x8I 3x8I 3x8I 3x8I
3x8I 3x8I 3x8I
3x8I
C
3x8I
3x8I 3x8I 3x8I
3x8I
3x8I 3x8I 3x8I
3x8I3x8I 8I
RRRRRRC1C2
RRRRRRRS1S2 I I I I I I I
b)
= RRRRRRRR
I = Bit d÷ liÖu
R = Bit ®én cè ®Þnh
O = Bit nghiÖp vô
S = Bit chÌn
C = Bit ®iÒu khiÓn chÌn
H×nh 1.14. S¾p xÕp luång 34,368 Mbit/s vµo VC-3
T1

T3
T2
3 dßng
3 dßng
3 dßng
125 µs
J1
C
F3
N1
G1
H4
84 cét
VC-3 POH
a)
B3
F2
K3
16
Chơng 1: Tổng quan về SDH
1.6.3. Sắp xếp luồng 139264 kbit/s vào VC-4
Sắp xếp luồng cận đồng bộ 139264 kbit/s vào VC-4 sử dụng phơng pháp sắp
xếp không đồng bộ và chỉ có chèn âm. Cấu trúc của VC-4 nh hình 1.15.






J1

B3

C2

G1

F2

H4

F3

K3

N1


20 khối x 13 byte
VC-4 POH
RSOH




MSOH
AU-4 PTR
9 dòng
261 byte
270 byte

13 byte
Hình 1.15. Cấu trúc của VC-4 khi sắp xếp luồng 139264 kbit/s vào VC-4

Mỗi dòng chia thành 20 khối, mỗi khối có 13 byte. Cấu tạo các dòng đều giống
nhau và sắp xếp các byte trong mỗi dòng nh hình 1.16 sau đây:

W X
POH
961 961 Y Y 961 961 Y 961
X Y 961 961 Y Y 961 961 X 961
Y Y 961 961 Y X 961 961 Y 961
Y Y 961 961 X Y 961 961 Z 961
12 byte
W I I I I I I I I Y RRRRRRRR X CRRRRROO Z I I I I I I S R
Hình 1.16. Cấu tạo mỗi dòng của VC-4

Mỗi dòng có một bit chèn S, 5 bit điều khiển chèn C. Byte đứng đầu mỗi khối
có thể là 8 bit thông tin I (byte W) hoặc 8 bit độn cố định (byte Y) hoặc một bit
điều khiển chèn C cộng với 5 bit độn cố định R, 2 bit mào đầu O (byteX), hoặc 6
bit thông tin I cộng với bit chèn S và cộng với 1 bit độn cố định R (byte Z). 12 byte
cuối cùng trong mỗi khối đều là những byte thông tin I. Các bit mào đầu O dự trữ
Nguyễn Viết Tam Lớp d97-VT
17
Chơng 1 : tổng quan về SDH
cho phát triển nghiệp vụ trong tơng lai. 5 bit điều khiển chèn trong mỗi dòng có
chức năng điều khiển bit chèn S trong dòng ấy. Khi CCCCC=00000 thì bit S là
thông tin, còn nếu CCCCC=11111 thì S là bit chèn. Phía thu căn cứ vào luật số đông
của các bit C để nhận biết chèn hay không chèn và ra quyết định xoá hay không xoá
bit S. Trị số bit chèn S không đợc quy định, vì vậy máy thu không đếm bit này khi
kiểm tra chẵn byte B3.

1.6.4. Sắp xếp VC-4 vào STM-1
Trình tự sắp xếp VC-4 vào STM-1 nh hình 1.16. Khung VC-4 gồm 261 cột x 9
dòng. Khối AU-4 ghép 9 byte con trỏ AU-4 vào cột 1 đến cột 9 thuộc dòng thứ 4
của khung STM-1. Pha của VC-4 không cố định trong AU-4, vị trí byte đầu tiên của
VC-4 đợc chỉ thị trong 10 bit giá trị con trỏ AU-4. Tín hiệu AU-4 đợc đặt trực tiếp
vào AUG. Khối STM-1 ghép các byte SOH vào cột 1 đến cột 9 thuộc các dòng 1, 2,
3, 5, 6, 7, 8, 9 của khung STM-1.
1.6.5. Ghép 3 VC-3 vào STM-1
Quá trình ghép 3VC-3 vào STM-1 qua TUG-3 nh hình 1.17. VC-3 gồm 85 cột x
9 dòng, khối TU-3 ghép 3 byte con trỏ TU-3 là H1, H2 và H3 vào đầu các dòng
1,2,3.
Khối TUG-3 độn 6 byte không mang thông tin vào đầu các dòng 4, 5, 6, 7, 8, 9
của khung TU-3 để đợc khung TUG-3 có 86 cột x 9 dòng. Tiếp theo ghép 3 TUG-3
thành VC-4. Vì 3 TUG-3 chỉ có 258 cột nên khối VC-4 ngoài việc ghép thêm một
cột VC-4 POH còn phải độn thêm 18 byte không mang thông tin vào cột thứ 2 và
thứ 3 của khung VC-4. Ba con trỏ TU-3 ghép cố định vào cột 4, 5, 6 thuộc các dòng
1, 2, 3 của khung VC-4. Pha của các tín hiệu VC-3 không cố định trong VC-4. Vị
trí của byte J1 của tín hiệu VC-3 trong VC-4 đợc chỉ thị trong 10 bit giá trị con trỏ
TU-3. Các con trỏ TU-3 hoạt động độc lập với nhau.
3TUG-3 đợc ghép vào VC-4 nh hình 1.18. Cột đầu tiên là 9 byte VC-4 POH.
Tiếp theo là 2 cột độn cố định. Từ cột 4 đến cột 261 là ghép xen byte 3 TUG-3.
Trong đó các cột mang số thứ tự A là các byte tải trọng của TUG-3 thứ nhất, các cột
mang số thứ tự B là các byte tải trọng của TUG-3 thứ 2 và các cột mang số thứ tự C
là các byte tải trọng của TUG-3 thứ 3.

nguyễn viết tam lớp d97-vt
18
Ch¬ng 1: Tæng quan vÒ SDH

VC-4
SOH

SOH
AU4-PTR
270 cét
125
µ
s


VC-4
261 cét
AU4-PTR
9 cét
125
µ
s
4


S
H3
86 cét
125
µ
s
9 dßng

H1
H2
H3
86 cét
125
µ
s
TU3-PTR

C-3
85 cét
125
µ
s
P
O
H
9 dßng

C-3
125
µ
s
H×nh 1.17. GhÐp 3 VC-3 vµo STM-1

VC-3
TU-3
TUG-3
VC-4
AU-4

STM-1
x3



S

S

S
P
O
H



S



S
9 dßng
86 cét x 3+3=261 cét
125
µ
s
H3
H2
H1
H3

H2
H1
H3
H2
H1
H1
H2
NguyÔn ViÕt Tam Líp d97-VT
19
Chơng 1 : tổng quan về SDH




A

B

C

A

B

C

B

C

A

B

C

A



S

S

A
1 2 3 4 5 6 7 8 9 10
261
TUG-3
(A)

TUG-3
(B)

TUG-3
(C)


Hình 1.18. Ghép 3 TUG-3 vào VC-4

86 86

86
VC-4 POH
1.6.6. Ghép 63VC-12 vào STM-1
Mỗi khung C-12 có 34 byte. Khối VC-12 ghép thêm một byte VC-12 POH để
tạo thành khung VC-12 có 35 byte. Cứ 4 khung VC-12 tạo một đa khung VC-12.
Khối TU-12 ghép vào đầu khung VC-12 thứ nhất, thứ 2, thứ 3 một byte con trỏ TU-
12 và byte dự trữ vào đầu khung thứ t để tạo thành đa khung TU-12. Nh vậy mỗi
khung TU-12 có 4 cột x 9 dòng. Trình tự ghép 63 tín hiệu TU-12 vào khung STM-1
nh hình 1.19.
Khung TUG-2 có 12 cột x 9 dòng, vì vậy ghép 3 TU-12 sẽ đợc một tín hiệu
TUG-2. Trong khung TUG-2 có 3 byte con trỏ TU-12 đợc ký hiệu là Vn, tiếp theo
ghép 7 TUG-2 đợc một TUG-3. Vì 7 TUG-2 chỉ có 84 cột nên khối TUG-3 phải
độn thêm 3 byte con trỏ không có hiệu lực NPI và 15 byte không mang thông tin
vào cột thứ nhất và cột thứ hai. Từ cột thứ 3 đến cột 86 dành để ghép 7 TUG-2.
Khung TUG-3 chứa 21 byte con trỏ TU-12 (ký hiệu Vn), các cột đợc đánh số thứ tự
1, 2, 3, 4, 5, 6, 7 chỉ rõ các byte trong cột này thuộc TUG-2 tơng ứng. Tiếp theo
ghép 3TUG-3 vào khung VC-4, ba khung TUG-3 có 258 cột nên khối VC-4 phải
ghép thêm VC-4 POH vào cột đầu tiên, độn 18 byte không mang thông tin vào cột
thứ hai và cột thứ ba, từ cột thứ t đến cột 261 là các byte của 3 TUG-3. Trong khung
VC-4 có 9 byte NPI và 63 byte con trỏ TU-12 (ký hiệu là Vn). Khối AU-4 ghép 9
byte con trỏ AU-4 vào dòng 4 thuộc cột 1 đến cột 9 của khung STM-1. Khung
AUG hoàn toàn giống khung AU-4. Cuối cùng, khối STM-1 ghép các byte SOH để
hình thành khung STM-1. Quy định 3 byte NPI là 1001SS1111100000, trong đó 2
bit SS=11 để chỉ thị trong khung TUG-3 chứa các con trỏ TU-12.
Trình tự ghép 3 TU-12 vào TUG-2 và ghép 7 TUG-2 vào TUG-3 nh hình 1.20.
Trong mỗi khung TUG-2 có 3 con trỏ TU-12 (ký hiệu là Vn). Bảy khung TUG-2 đ-
ợc đánh số thứ tự từ (1) đến (7).

nguyễn viết tam lớp d97-vt
20

Ch¬ng 1: Tæng quan vÒ SDH


V1
VC-12
V2
VC-12
V3
VC-12
V4
VC-12
36 byte
500
µ
s
§a khung TU-12


VC-4
SOH

SOH
AU4-PTR
270 cét
125
µ
s


VC-4

261 cét
AU4-PTR
9 cét
125
µ
s
4
H×nh 1.19. GhÐp 63 VC-12 vµo khung STM-1

TU-12
TUG-2
TUG-3
VC-4
AU-3
STM-1


S

P
O
H


S
I
I
I
N
N

N


S



9 dßng
261 cét
125
µ
s


S


S


S
63xVn
x3


S
N
P
I
12 cétx7+2cét=86 cét

cét
125
µ
s
9 dßng


S
21xVn
x7
125
µ
s
4 c«tx3=12cét
Vn Vn Vn
9 dßng


4 cét
9 dßng
Vn
x3
125
µ
s
P
P
P
NguyÔn ViÕt Tam Líp d97-VT
21

Ch¬ng 1 : tæng quan vÒ SDH

V1
VC-12
V2
VC-12
V3
VC-12
V4
VC-12
36 byte
500
µ
s
§a khung TU-12


VC-4
SOH

SOH
AU4-PTR
270 cét
125
µ
s


VC-4
261 cét

AU4-PTR
9 cét
125
µ
s
4
H×nh 1.19. GhÐp 63 VC-12 vµo khung STM-1

TU-12
TUG-2
TUG-3
VC-4
AU-3
STM-1


S

P
O
H


S
I
I
I
N
N
N

S



9 dßng
261 cét
125
µ
s


S


S


S
63xVn
x3


S
N
P
I
12 cétx7+2cét=86 cét
cét

125
µ
s
9 dßng


S
21xVn
x7
125
µ
s
4 c«tx3=12cét
Vn Vn Vn
9 dßng


4 cét
9 dßng
Vn
x3
125
µ
s
P
P
P
nguyÔn viÕt tam líp d97-vt
22
Chơng 1: Tổng quan về SDH

1

2


3
1

2


3
1

2


3
1

2


3
1

2

3
1

2


3
1

2


3
1

2


3
1

2


3
1

2

3
1

2


3
1

2


3
1

2


3
1

2


3
1

2

3
1

2


3

S

S
1
2

3

4


5


6



7
1
2

3

4


5


6



7
1
2

3

4


5


6



7

1
2

3

4


5


6



7
1
2

3

4


5


6

7
1
2

3

4


5


6



7
1
2

3

4


5


6

7
1
2

3

4


5


6



7
1
2

3

4


5

6



7
1
2

3

4


5


6



7
1
2

3

4

5


6



7
1
2

3

4


5


6



7
TU-12
TUG-2
(1)
(2) (3)
(1) (2) (3) (7)
Hình 1.20. Trình tự ghép 21 tín hiệu TU-12 vào TUG-3

1.7. Hoạt động của các loại con trỏ
1.7.1. Cấu tạo của các loại con trỏ
1.7.1.1. Cấu tạo của AU-4 PTR, AU-3 PTR và TU-3 PTR
Cấu tạo của con trỏ AU-4: con trỏ AU-4 có 9 byte nh sau
H1 Y Y H2 1* 1* H3 H3 H3
Trong đó: Y = 1001SS11, 1* = 11111111 và SS = 10 là hai bit chỉ thị con trỏ AU-4.
Cấu tạo của con trỏ AU-3: mỗi con trỏ AU-3 có 3 byte là H1H2H3.
Cấu tạo của con trỏ TU-3 : mỗi con trỏ TU-3 có 3 byte là H1H2H3
Các byte H1H2H3 tham gia vào hoạt động của các con trỏ và có cấu tạo nh
hình 1.21.


N N N N S S I D

I D I D I D I D

1 2 3 4 5 6 7 8
9 10 11 12 13 14 15
16
H1
H2 H3
10 bit giá trị con trỏ
Byte chèn âm Byte chèn dương
Hình 1.21. Cấu tạo các byte H1H2H3 của con trỏ
NNNN: cờ số liệu mới, cho phép giá trị con trỏ thay đổi khi có sự thay đổi của
tải trọng. Lúc bình thờng thì 4 bit N có giá trị 0110. Nếu giá trị con trỏ thay đổi
do thay đổi tải trọng thì NNNN = 1001, nói cách khác khi NNNN = 0110 sẽ đợc
diễn giải là không cho phép, tức là không cho phép con trỏ thay đổi giá trị. Ngợc
lại khi NNNN = 1001 thì diễn giải là cho phép có nghĩa là trong trờng hợp này
Nguyễn Viết Tam Lớp d97-VT

23
Chơng 1 : tổng quan về SDH
con trỏ đợc thay đổi giá trị. Các cấu trúc khác của NNNN nh 0000, 0011, 1100 và
1111 đều không có hiệu lực.
SS chỉ thị loại con trỏ. Đối với con trỏ AU-4 PTR, AU-3 PTR và TU-3 PTR thì
SS=10.
5 bit I đảo giá trị khi chèn dơng, 5 bit D đảo khi chèn âm.
10 bit giá trị con trỏ do đó có thể có 1024 giá trị. Tuy nhiên số giá trị thực tế của
các con trỏ thờng thấp hơn 1024. Phạm vi chỉ thị giá trị các con trỏ AU-4 PTR, AU-
3 PTR và TU-3 PTR nh sau:
AU-4 PTR: từ 0 đến 782
AU-3 PTR: từ 0 đến 782
TU-3 PTR: từ 0 đến 764
Giá trị con trỏ AU-4 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của
con trỏ này đến byte J1 của VC-4 trong khung AUG. Giá trị con trỏ AU-3 chỉ thị
khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-3
trong khung AUG. Giá trị con trỏ TU-3 chỉ thị khoảng cách tính theo nhóm byte từ
byte H3 của con trỏ này đến byte J1 cảu VC-3 trong khung VC-4.
1.7.1.2. Cấu tạo của các con trỏ TU-2, TU-12 và TU-11
Các con trỏ này có cấu tạo giống nhau và đều có các byte V1, V2 và V3 nh
hình 1.22.
Hai bit chỉ thị loại con trỏ đợc quy định nh sau:
Đối với TU-2 PTR thì SS = 00
Đối với TU-12 PTR thì SS = 10
Đối với TU-11 PTR thì SS = 11


N N N N S S I D

I D I D I D I D

1 2 3 4 5 6 7 8
9 10 11 12 13 14 15
16
V1
V2 V3
10 bit giá trị con trỏ
Byte chèn âm Byte chèn dương
Hình 1.22. Cấu tạo của con trỏ TU-2, TU-12, TU-11
Các bit cờ số liệu mới NNNN và các bit ID thay đổi theo các qui định nh đã
trình bày trong phần cấu tạo các con trỏ AU-4, AU-3 và TU-3.
Phạm vi chỉ thị giá trị cách con trỏ nh sau: TU-2 PTR từ 0 đến 782, TU-12 PTR
từ 0 đến 139, TU-11 PTR từ 0 đến 103. Các giá trị con trỏ TU-2, TU-12 và TU-11
chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-n
(n=11, 12, 2) trong đa khung TU-n (n=11, 12, 2). Khi tính khoảng cách này không
đếm các byte con trỏ V1, V2, V3 và byte dự trữ V4.
nguyễn viết tam lớp d97-vt
24
Chơng 1: Tổng quan về SDH
1.7.2. Hoạt động của các loại con trỏ
Khi sắp xếp các luồng số PDH vào các VC-n tơng ứng, do sự chênh lệch về tốc
độ giữa đồng hồ trong các hệ thống PDH và đồng hồ của thiết bị SDH nên khi sắp
xếp phải tiến hành chèn bit để hiệu chỉnh tốc độ bit các luồng nhánh PDH. Quá
trình này không liên quan đến hoạt động của các con trỏ.
Hoạt động chèn bit ở trên mới chỉ hiệu chỉnh đợc sự sai khác giữa đồng hồ PDH
và đồng hồ SDH. Tuy nhiên đồng hồ giữa các hệ thống SDH vẫn cha hoàn toàn
khớp nhau nên gây ra lệch tốc độ khung giữa VC-4 và AUG hoặc giữa VC-3 và
AUG, hoặc giữa VC-3 và TU-3 Để đồng chỉnh độ lệch pha giữa tín hiệu ghép và
khung ghép phải sử dụng chèn byte. Hoạt động chèn byte diễn ra dới sự giám sát
của con trỏ. Pha của khung tín hiệu VC-n trong khung ghép (khung AUG hoặc

khung TU-n) đợc chỉ thị trong 10 bit giá trị con trỏ. Theo qui định thì tối thiểu trong
3 khung ghép liên tiếp giá trị con trỏ không đợc thay đổi. Nếu tốc độ khung tín hiệu
VC-n chậm hơn tốc độ khung ghép AUG hoặc TU-n thì sự đồng chỉnh đợc tiến
hành bằng cách chèn thêm các byte không mang tin vào vị trí byte mang địa chỉ 0
trong khung ghép AUG hoặc TU-n, hoặc chèn thêm byte không mang tin vào địa
chỉ 26 trong đa khung ghép TU-11, địa chỉ 35 trong khung ghép TU-12, địa chỉ 107
trong khung ghép TU-2. Trờng hợp này gọi là chèn dơng, thông tin về chèn dơng đ-
ợc thể hiện đảo 5 bit I của con trỏ. Máy thu nhận đợc thông tin chèn dơng này sẽ
tiến hành xoá các byte đã chèn ở phía phát. Giá trị con trỏ liền sau khung chèn dơng
bằng giá trị con trỏ trớc khi chèn dơng cộng thêm 1.
Nếu tốc độ khung tín hiệu VC-n nhanh hơn khung ghép AUG hoặc TU-n thì sự
đồng chỉnh đợc tiến hành bằng cách xoá các byte H3 hoặc V3 của con trỏ và ghép
vào đó các byte thông tin của tín hiệu ghép. Trờng hợp này gọi là chèn âm, thông
tin về chèn âm đợc thể hiện đảo 5 bit D của con trỏ. Máy thu nhận đợc thông tin
chèn âm này sẽ tách các byte đã ghép vào vị trí H3 hoăch V3 của con trỏ để xử lý
nh những byte mang thông tin khác. Giá trị con trỏ liền sau khung chèn âm bằng
giá trị con trỏ trớc khi chèn dơng trừ đi 1.
Hoạt động của AU-4 PTR khi chèn dơng
Hoạt động của AU-4 PTR khi chèn dơng đợc thể hiện trong hình 1.23. Trong
hình này là một đa khung AUG. Bây giờ ta sẽ xét lần lợt từng khung của đa khung.
Khung thứ nhất: Giả thiết trong khung này cha có yêu cầu chèn dơng và
byte đầu tiên của VC-4 (byte J1) ghép vào nhóm byte mang địa chỉ n của
khung AUG. Giá trị con trỏ trong khung này bằng n (n=0 ữ 782).
Khung thứ hai: Giả thiết trong khung này cũng cha có yêu cầu chèn dơng.
Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung AUG. Giá trị con trỏ
trong khung này bằng n.
Khung thứ ba: Giả thiết tốc độ khung tín hiệu VC-4 chậm hơn tốc độ
khung ghép AUG. Trong trờng hợp này khung VC-4 phải trợt theo chu kỳ ng-
Nguyễn Viết Tam Lớp d97-VT
25