Transistor Trường

Cơ cấu
Cơ cấu
Điện tử
Điện tử


Transistor trường( FET
Transistor trường( FET
)
)




Bài thuyết trình
Bài thuyết trình
Nhóm 5
Nhóm 5

Bao gồm các thành viên sau:
Bao gồm các thành viên sau:
Trần Quang Phước
Trần Quang Phước
Phạm Duy Vàng
Phạm Duy Vàng
Huỳnh Công Thành
Huỳnh Công Thành

Trần Tuấn Hùng
Trần Tuấn Hùng
Nguyễn Xuân Hoài
Nguyễn Xuân Hoài
Nguyễn Công Thạch
Nguyễn Công Thạch


I. Đại cương và phân loại
I. Đại cương và phân loại
•
FET ( Field Effect Transistor)-Transistor
hiệu ứng trường – Transistor trường.
•
Có 2 loại:
- Transistor trường nối (JFET-Junction
FET.
- Transistor có cổng cách điện ( IGFET-
Insulated Gate FET hay MOSFET – Metal
Oxide Semiconductor : Kim loại- oxid-bán
dẫn)


I. JFET
I. JFET


1.Cấu tạo
D D
D D

G G G G
p p n n
n p
S S
S S
kênh n kênh p



•
JFET






•
JFET kênh n


2 Cách hoạt động(xem hình ).
2 Cách hoạt động(xem hình ).
•
V
GS
>0 nối pn phân cực thuận và do đó sẽ có
dòng điện từ cực nguồn S đến cực thoát D lớn
nhưng không điều khiển được
a.V

GS
= 0 V và V
DS
>0 :
Nối pn phân cực nghịch tạo thành vùng hiếm 2
bên mối nối , khi V
DS
càng lớn vùng hiếm càng
rộng làm thắt chặt đường đi của điện tử tự do
bị hút về cực thoát.
Kết quả : khi V
DS
nhỏ dòng thoát I
D
tăng nhanh,
khi V
DS
càng lớn dòng thoát tăng chậm, khi V
DS

đủ lớn vùng hiếm làm nghẽn kênh ,dòng
thoát bão hòa I
DSS
( do dòng I
D
có trị lớn nhất và
không thay đổi),và điện thế nghẽn V
po
( do
V

GS
=0V)


Phân cực




•
Khi V
DS
lớn




Figure 9.40(a) When the gate-
Figure 9.40(a) When the gate-
source voltage is lower than -
source voltage is lower than -
Vp
Vp
,
,
no current flows. This is the
no current flows. This is the
cutoff region
cutoff region
Source Drain

Gate
nChannel
p
p


Figure 9.40(b) For small values of drain-source voltage,
Figure 9.40(b) For small values of drain-source voltage,
depletion regions form around the gate sections. As the
depletion regions form around the gate sections. As the
gate voltage is increased, the depletion regions widen,
gate voltage is increased, the depletion regions widen,
and the channel width (i.e., the resistance) is controlled
and the channel width (i.e., the resistance) is controlled
by the gate-source voltage. This is the
by the gate-source voltage. This is the
ohmic region
ohmic region
of
of
the JFET
the JFET
Source Drain
depletion
regions
Gate
n Channel
p
p

Figure 9.40(c) As the drain-source voltage
Figure 9.40(c) As the drain-source voltage
is increased, the depletion regions further
is increased, the depletion regions further
widen near the drain end, eventually
widen near the drain end, eventually
pinching off the channel. This corresponds
pinching off the channel. This corresponds
to the
to the
saturation region
saturation region


Source Drain
Pinched-off
channel
Gate
n Channel
p
p


b.Khi cho V
b.Khi cho V
DS
DS
= h.s và V
= h.s và V

GS
GS
<0
<0
•
Khi V
GS
<0 ( V
GS1
= -1V): Nối pn phân cực
nghịch, vùng hiếm lớn hơn khi V
GS
= 0V
dòng thoát I
D
có trị nhõ hơn và trị số điện
thế nghẽn V
p1
cũng nhỏ hơn V
po
.
•
Khi cho V
GS
càng âm ( V
GS2
=-2V),vùng
hiếm càng tăng ,kênh càng hẹp hơn ,
dòng I
D

càng nhõ hơn nữa và V
p2
< V
p1
.
•
Khi V
GS
âm đủ lớn( thí dụ V
GS
= - 5V) , vùng
hiếm quá lớn làm kênh bị tắt, dòng I
D
=0,
và điện thế phân cực cổng - nguồn là
điện thế ngưng V
GSOFF
= - V
po .


G
D
S
V
D S
V
G S
= ­ 5 V
p

+
n
S C L
From Principles of Electronic Materials and Devices, Second Edition, S.O. Kasap (© McGraw-Hill, 2002)

Fig. 6.32: When V
GS
= ­5 V the depletion layers close the
whole channel from the start, at V
DS
= 0. As V
DS
is increased
there is a very small drain current which is the small reverse
leakage current due to thermal generation of carriers in the
depletion layers.


II. Đặc tuyến và công thức dòng thoát I
II. Đặc tuyến và công thức dòng thoát I
D
D
1.Đặc tuyến ngõ ra I
D
= f(V
DS
) tạiV
GS
=h,s.
Có 3 vùng:

Vùng điện trở Vùng bão hoà
Vùng ngưng


Hình JFET characteristic
Hình JFET characteristic
curves
curves
0 1.0 2.0 3.0 4.0 5.0
Drain-source voltage, V
6.0 7.0 8.0 9.0 10.0
0
800 u
2 m
2 m
3 m
4 m
0 V
– 0.5 V
– 1.0 V
– 1.5 V
– 2.0 V
– 2.5 V
V
GS
= – 3 V
D
r
a
i

n

C
u
r
r
e
n
t
,

A




•
Theo chùm( họ) đặc tuyến ra , quỉ tích các điện thế
nghẽn là đường cong thoả hàm số theo điện thế
phân cực và V
po
:
V
p
= V
DS
bh = V
GS
+ V
po

( Với Vpo >0) (1)

Thí dụ :Khi :
V
GS
= 0V V
DS0bh
= V
P0
=0+5V = 5V
V
GS
= -1V V
DS1bh
=V
P1
=-1+5V = 4V
V
GS
= -2V V
DSbh
= V
P2
=-2+5V = 3V
………………
V
GS
= -5V V
DSbh
=V

P5
=-5V+5V = 0 (V
p5
= V
GSOFF
)
•

Do tính chất đối xứng nên V
PO
và V
GSOFF
bằng nhau
nhưng khác dấu.

Mặt khác theo định luật kirchooff về
thế ta có:V
DS
= V
DG
+V
GS
và khi V
GS
= 0 V ta điện thế
nghẽn V
DS0
= V
DGo
= Vpo (để dễ liên tưởng đến

điện thế nghẽn ( pinch off), nên khi V
GS
<0 gọi
điện thế nghẽn là V
DSbh
= V
p
và thay vào trên ta
được: V
DSbh
= V
GS
+ V
po
như trên






2. Đặc tuyến truyền I
2. Đặc tuyến truyền I
D
D
=f(V
=f(V
GS
GS
)

)


•
Lưu ý rằng đặc tuyến truyền còn được
suy ra từ đặc tuyến ra cho sẳn như
sau:
I
D
( mA)
I
DSS

Q I
DQ

V
GSOFF

V
GSQ
V
GS(V) 6 4 2 0