Sử dụng phương pháp xấp xỉ liên tiếp để xây dựng khối ADC

MỤC LỤC
LỜI CẢM ƠN........................................................................................................... i
DANH MỤC TỪ VIẾT TẮT.................................................................................. ii
DANH MỤC BẢNG...............................................................................................iii
DANH MỤC HÌNH................................................................................................ iv
MỤC LỤC................................................................................................................ v
MỞ ĐẦU.................................................................................................................. 1
CHƯƠNG 1 - TỔNG QUAN.................................................................................. 3
1.1. Phép biến đổi tương tự - số.......................................................................... 3
1.2. Các đặc trưng và tính ưu việt của ADC...................................................... 4
1.3. Chức năng và phân loại ADC...................................................................... 5
1.3.1. Chức năng của ADC.............................................................................. 5
1.3.2. Các loại ADC.......................................................................................... 5
1.3.2.1. ADC WILKINSON......................................................................... 5
1.3.2.2. ADC rất nhanh (ADC flash)........................................................... 8
1.3.2.3. ADC xấp xỉ liên tiếp........................................................................ 9
1.3.2.4. Một số loại ADC khác................................................................... 10
1.3.3. Các yêu cầu kỹ thuật của ADC........................................................... 10
1.3.4. Sai số trong biến đổi tương tự - số...................................................... 11
1.3.4.1. Sai số tính toán.............................................................................. 11
1.3.4.2. Sai số động..................................................................................... 12
1.3.4.3. Sai số bù, sai số tăng ích và sai số tuyến tính.............................. 13
1.4. Vi mạch ADC xấp xỉ liên tiếp AD7899...................................................... 15
1.4.1. Mạch tuyến tính hóa bằng thang đối chứng......................................15
1.4.2. Sơ đồ khối chức năng.......................................................................... 16
1.4.3. Thông số kỹ thuật................................................................................ 16
1.4.4. Chức năng ngõ vào ra......................................................................... 17
1.4.5. Những điểm nổi bật của AD7899........................................................ 18
1.4.6. Mô tả mạch.......................................................................................... 19
1.4.6.1. Bộ phận giữ/lấy mẫu..................................................................... 19
1.4.6.2. Bộ phận tham chiếu...................................................................... 19

1.4.6.3. Bộ phận ngõ vào tương tự............................................................ 20
1.4.6.4. Loại AD7899-1.............................................................................. 20
1.4.7. Giản đồ thời gian và chu trình điều khiển......................................... 21
1.4.7.1. Khởi phát biến đổi........................................................................ 21
v


1.4.7.2. Chọn lựa xung nhịp cho chu trình biến đổi................................ 21
1.4.7.3. Chế độ EOC.................................................................................. 22
1.4.7.4. Chế độ BUSY................................................................................ 23
1.4.7.5. Đọc dữ liệu AD7899...................................................................... 23
CHƯƠNG 2 - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC XÂP XỈ
LIÊN TIẾP 8K....................................................................................................... 24
2.1. Thiết kế ADC xấp xỉ liên tiếp 8K............................................................... 24
2.1.1. Sơ đồ cấu trúc khối.............................................................................. 24
2.1.2. Nguyên tắc hoạt động và giản đồ thời gian........................................ 25
2.1.3. Lưu đồ thuật toán và giải thích lưu đồ............................................... 26
2.2. Bố trí thí nghiệm hiệu chỉnh thiết bị và quét phổ.................................... 29
2.2.1. Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân

(INL)............................................................................................................... 29
2.2.2. Thí nghiệm kiểm tra độ phi tuyến vi phân của khối ADC8K
(DNLADC8K)..................................................................................................... 32
2.2.3. Thí nghiệm kiểm tra Khi bình phương.............................................. 34
2.2.4. Kiểm tra độ chuẩn xác về số đếm và tần suất dữ liệu vào – ra của
ADC8K........................................................................................................... 36
CHƯƠNG 3 - KẾT QUẢ VÀ THẢO LUẬN....................................................... 37
KẾT LUẬN............................................................................................................ 39
TÀI LIỆU THAM KHẢO.................................................................................... 40
PHỤ LỤC............................................................................................................... 41

vi


MỞ ĐẦU
Ở nước ta hiện nay, ngành công nghiệp điện tử chế tạo các vi mạch đang có xu
hướng phát triển tích cực (dự án thiết kế vi mạch ADC (hợp tác với Telecom-Paristech,
Công ty NXP Pháp). Tuy nhiên do nguồn nhân lực chưa được phát triển mạnh mẽ, các
nhóm nghiên cứu mới khó tiếp cận được với kỹ thuật của thế giới, bên cạnh đó, các
chuyên gia cho lĩnh vực linh kiện vi mạch còn hạn chế. Trên thực tế chúng ta có thể
nhập khẩu các thiết bị từ nước ngồi để phục vụ cho cơng tác nghiên cứu và giảng dậy.
Tuy nhiên, việc nhập khẩu các thiết bị có rất nhiều hạn chế như: giá thành cao, việc tự
phát triển của sinh viên và cán bộ bị thụ đợng, đặc biệt là ngành kỹ thuật hạt nhân địi
hỏi sự vận dụng tích cực, linh hoạt kiến thức vào trong thực tế.

Trên thế giới ngành công nghiệp sản xuất vi mạch phát triển đa tạo tiền đề
cho việc nghiên cứu xây dựng thiết bị hạt nhân. Đặc biệt khối ADC là mạch hết sức
quan trọng trong việc phát triển nghiên cứu và đào tạo ngành hạt nhân. Chính vì vậy
nhiều cơng ty như Ortec, Canberra,.. đã thương mại hóa các sản phẩm.
Tại Việt Nam, các trường đại học luôn tập trung, quan tâm tới việc nghiên
cứu, thiết kế và xây dựng các thiết bị học tập trong đó có thiết bị của ngành kỹ thuật
hạt nhân. Bằng việc nghiên cứu đó giúp sinh viên và cán bợ nâng cao được kiến
thức chuyên môn kỹ năng áp dụng lý thuyết vào thực nghiệm. Đặc biệt, nganh kỹ
thuật hạt nhân là ngành đang được chú trọng phát triển, việc xây dưng hệ thiết bị kỹ
thuật hạt nhân trong đó có xây dựng khối ADC là mợt mục tiêu lớn. Ngồi mục đích
ứng dụng ADC cho hệ để ghi đo bức xạ ion hố mà ADC cịn được dùng để xây
dựng các hệ phổ kế triệt Compton theo phương pháp đối trùng, hoặc đo bức xạ ở
chế đợ trùng phùng. Vì vậy việc nghiên cứu chế tạo khối ADC là hướng nghiên cứu
phát triển lâu dài, góp phần phát triển nhân lực ngành kỹ thuật hạt nhân.
Mục tiêu của khóa luận là tham gia nghiên cứu, xây dựng một phần trong hệ

thiết bị tổng thể 8K. Thiết kế, chế tạo khối ADC8K dùng trong thực nghiệm ghi, đo
bức xạ, cung cấp khối ADC8K vừa nêu trên để hình thành hệ thiết bị hạt nhân ghi,
đo bức xạ dùng trong đào tạo chuyên ngành kỹ thuật hạt nhân.
Phạm vi của khóa luận là là xây dựng thiết bị dùng trong ghi, đo bức xạ. Sử
dụng các phương pháp nghiên cứu như: phương pháp xấp xỉ liên tiếp (SAR) để cải
thiện đợ tuyến tính giữa số đếm ghi được và biên đợ tín hiệu bức xạ ngõ vào, phương
pháp thu nhận và xử lý số liệu để tính tốn các đặc trưng kỹ thuật của thiết bị được chế
tạo, đồng thời tính tốn các đại lượng vật lý chính liên quan đến phổ bức xạ ion

1


hóa ghi đo được trong hệ thiết bị phân tích đa kênh và sử dụng chương trình mơ
phỏng thiết bị Proteus để hỗ trợ khả năng mô phỏng kết quả có thể đạt được bằng lý
thuyết đối với sơ đồ thiết kế chi tiết của khối ADC8K.
Nợi dung của khóa luận: Nêu lên tình hình nghiên cứu, thiết kế xây dựng
thiết bị hạt nhân nói chung và mạch ADC nói riêng ở trong và ngồi nước, đánh giá
tính cần thiết của việc thực hiện khóa luận. Khóa luận cịn nêu lên tổng quan về
phép biến đổi tương tự - số, các loại ADC, phân loại, đánh giá ưu điểm và nhược
điểm của chúng đồng thời tổng quan về cấu tạo, các nguyên tác hoạt động, các chế
độ, chức năng ngõ vào ra của vi mạch AD7899. Đưa ra phương pháp nghiên cứu,
thiết kế, xây dựng khối ADC xấp xỉ liên tiếp 8K, đồng thời bố trí thí nghiệm hiệu
chỉnh và đánh giá đợ chính xác của sản phẩm đạt được.
Khóa luận gồm 3 chương chính:
 Chương 1:Tổng quan về ADC như các đặc trưng ưu việt, chức năng và phân loại
cũng như nguyên tắc hoạt động của các loại ADC. Nêu lên thông số đăc trưng và
chức năng của vi mạch AD7899.
 Chương 2: Nghiên cứu, thiết kế, xây dựng khối ADC xấp xỉ liên tiếp. Thiết kế
ADC xấp xỉ liên tiếp 8K, giải thích ngun tắc hoạt đợng và lưu đồ thuật tốn,
bố trí thí nghiệm hiệu chỉnh và kiểm tra đợ chính xác.

 Chương 3: Kết quả và thảo luận. Đánh giá kết quả thu được của các thí nghiệm
hiệu chỉnh và kiểm tra đợ chính xác để từ đó rút ra kết luận cụ thể cho khóa luận.

2


CHƯƠNG 1 - TỔNG QUAN
1.1. Phép biến đổi tương tự - số
Biến đổi tương tự - số (ADC) là biến đổi điện áp vào ( giá trị tương tự) thành
các số (giá trị số) tỉ lệ với nó.
Nguyên tắc làm việc của bợ chủn đổi tương tự - số.

Hình 1 Sơ đồ khối bộ biến đổi tương tự - số
Nguyên tắc làm việc:
Tín hiệu tương tự được đưa đến mợt mạch lấy mẫu, tín hiệu ra mạch lấy mẫu được đưa đến mạch lượng tự hóa làm trịn với đợ chính xác

±.

Sau mạch lượng tử hóa là mạch mã hóa. Trong mạch mã hóa, kết quả lượng
tử hóa được sắp xếp lại theo một quy luật nhất định phụ thuộc vào loại mã yêu cầu.
Trong nhiều loại ADC, quá trình lượng tử hóa và mã hóa xảy ra đồng thời,
lúc đó khơng thể tách rời hai q trình đó.
Xem xét cụ thể nhiệm vụ cơ bản của các khối chức năng trong sơ đồ khối
trong hình 1.
Mạch lấy mẫu có nhiệm vụ lấy mẫu tín hiệu tương tự tại những thời điểm
khác nhau tức là rời rạc hóa tín hiệu về mặt thời gian. Giữ cho biên độ điện áp tại
các thời điểm lấy mẫu khơng đổi trong q trình chuyển đổi tiếp theo.

3

Hình 2 Đồ thị thời gian của điện áp vào và điện áp ra của mạch lấy mẫu
Mạch lượng tử hóa làm nhiệm vu rời rạc hóa tn hiệu tương tự về mặt biên đ ô. Nhờ quá trinh
lương tử hóa, tn hiệu tương tự bất kỳ được biêu diễn bởi m ơt số ngun lân mức lượng tử:
=

=

−

(1)

∆

Trong đó:
ZDi :tín hiệu số tại thời điểm i
XAi: tín hiệu tương tự ở thời điểm i
Q: mức lượng tử
∆XAi: số dư trong phép lượng tử hóa
Int: phần nguyên
1.2. Các đặc trưng và tính ưu việt của ADC
Bảng 1 Các đặc điểm của những loại ADC thường dùng
STT
1
2

Tốc độ biến đổi
Khả năng thu nhận
số đếm (cps)

ADC nhanh
(flash ADC)

ADC
Wilkinson

ADC xấp xỉ
liên tiếp

Nhanh nhất

Chậm nhất

Đủ nhanh

Cao nhất

Thấp nhất

Đủ cao

4


ADC nhanh
(flash ADC)

ADC
Wilkinson

ADC xấp xỉ
liên tiếp

Thời gian chết (%)

Lớn nhất

Lớn hơn

Nhỏ nhất

Độ phân giải năng
lượng,FWHM (keV)

Tồi nhất

Tốt nhất

STT
3
4

5

Kiểu biến đổi

Song song

Nối tiếp

Đủ tốt
Song song

1.3. Chức năng và phân loại ADC
1.3.1. Chức năng của ADC
ADC đo biên độ cực đại của xung dạng tương tự và chuyển đổi giá trị đó
thành chữ số nhị phân. Ngõ ra dạng số tỷ lệ với biên độ tương tự ngõ vào ADC. Đối
với các xung tới tuần tự, ngõ ra dạng số từ ADC được kết nối với một bộ nhớ
chuyên dụng, hoặc một máy tính và được sắp xếp thành mợt biểu đồ, biểu đồ này
thể hiện phổ của ngõ vào tương ứng với biên đợ xung [4]. Tín hiệu tương tự ngõ vào
bộ biến đổi ADC được cấp từ ngõ ra bộ khuếch đại phổ kế. Thông qua các chức
năng của bộ khuếch đại, chẳng hạn chọn lựa cực tính, hình thành xung, hồi phục
đường cơ bản hoặc chống hiệu ứng chồng chập, tín hiệu tương tự sẽ được ADC biến
đổi thành chữ số nhị phân; tức được lượng tử hoá. Chữ số BCD này được khối xử lý
đa kênh thu nhận và gửi dữ liệu đến máy tính nhằm hình thành phổ bức xạ.
1.3.2. Các loại ADC
ADC Wilkinson, ADC rất nhanh (ADC flash), và ADC xấp xỉ liên tiếp, ADC sigmadelta..v..v.
1.3.2.1. ADC WILKINSON
Hoạt động của ADC Wilkinson được minh họa trong hình 3 và 4. Các
ngưỡng phân biệt (hình 3a và 3b) được sử dụng để nhận biết sự xuất hiện của xung
đầu ra bộ khuếch đại. Thông thường, ngưỡng phân biệt thấp được thiết lập trên xung
nhiễu để ngăn chặn ADC khơng phân tích các xung nhiễu đó. Khi xung đầu vào
tăng trên mức ngưỡng, các cổng đầu vào tuyến tính được mở và tụ điện được nối tắt
với đầu vào (hình 4a). Như vậy, tụ điện ḅc phải nạp lên điện thế cao hơn để điện
áp của nó theo biên đợ xung ngõ vào tăng cao [10] (hình 3c).

5


Hình 3a: ngõ ra của khuếch đại phổ kế

Hình 3b: ngõ ra bợ phân biệt ngưỡng dưới

Hình 3c Tín hiệu tụ nhớ trong quá trình xả

Hình 3d: Xung nhịp điều khiển

Hình 3e: Xung nhịp điều khiển

Hình 3f: Chu trình bợ nhớ

Hình 3g: Mở cổng thời gian chết
Hình 3 Các tín hiệu của ADC Wilkinson trong quá trình đo đạc
6


Hình 4a Quá trình nạp của tụ điện

Hình 4b Quá trình xả của tụ điện

Hình 4c Quá trình nhớ của tụ điện
Hình 4 Quá trình hoạt động của tụ
Khi điện áp trên tụ đạt đến không, trạng thái đếm của đồng hồ xung chấm dứt.
Thời gian xả của tụ điện tỷ lệ với biên độ xung gốc, số Nc được ghi trong địa chỉ truy
cập và tỷ lệ thuận với biên đợ xung. Trong chu kỳ bợ nhớ (hình 3e và 4c), số xung Nc
nằm trong bợ nhớ chương trình và một số đếm được bổ sung vào nội dung của vị trí đó,
giá trị Nc thường được gọi là "số kênh". ADC thường có sẵn với ít nhất là 256 kênh cho
các ứng dụng yêu cầu độ phân giải thấp và 16.384 kênh đáp ứng yêu cầu độ phân giải
cao. Đối với các ADC Wilkinson, thời gian đo của ADC có sự hiện diện

7


của thời gian chết. Thời gian chết toàn phần của khối ADC bằng thời gian bận biến
đổi cộng với thời gian chết của linh kiện thiết kế theo công thức: TDT total = Tbusy
+ TDT of Ics.
1.3.2.2. ADC rất nhanh (ADC flash)
Hình 5 mơ tả các ngun tắc của ADC rất nhanh, ADC rất nhanh được xây
dựng bằng cách bố trí mợt ch̃i các bợ so sánh để mỡi ngưỡng so sánh là một thặng
dư không đổi trong điện áp ΔV trên ngưỡng về bản chất. ADC rất nhanh là ch̃i
phân tích xung chiều cao bằng nhau về đợ rợng cửa sổ và ngưỡng. Khi đầu vào tín
hiệu tương tự đạt biên độ tối đa [4], kết quả của bộ so sánh được đưa vào bợ mã hóa
đầu ra kỹ thuật số như minh họa trong hình 5 là mợt hai-bit (hoặc bốn kênh) ADC
rất nhanh. Nếu biên độ của xung tương tự nằm giữa các mức của bộ so sánh 2 và 3,
mã nhị phân ngõ ra là 0010b (tương đương với số thập phân 2).

Hình 5 Nguyên tắc hoạt động của ADC flash

8


1.3.2.3. ADC xấp xỉ liên tiếp
ADC xấp xỉ liên tiếp được minh họa trong hình 6. Suốt thời gian tăng của
xung ngõ vào tương tự, chuyển mạch S1 đóng và thế trên tụ C1 hình thành do sườn
tăng của tín hiệu ngõ vào. Khi tín hiệu vào đạt biên đợ cực đại, S1 mở, tụ C lưu thế
lớn nhất của tín hiệu ngõ vào. Sau khi phát hiện biên đợ đỉnh của tín hiệu vào, ADC
xấp xỉ liên tiếp bắt đầu chu trình đo. Trước hết, bit trọng số cao nhất của bộ biến đổi
số sang tương tự (DAC) được xác lập, khi bộ so sánh xác định rằng thế ngõ ra DAC
lớn hơn biên đợ tín hiệu V¬s thì bit trọng số cao nhất được xoá [3, 4]. Trái lại, khi
thế ngõ ra DAC nhỏ hơn Vs, bit trọng số cao nhất được giữ nguyên trong điều kiện

xác lập trức đó.
Giữ/lấy mẫu

Kích hoạt
ngõ ra
Logic
điều khiển

S1
Cổng
tuyến tính
Bợ chủn
đổi số tương tự

Giá trị
dịng của
Nc

Bợ đệm
ngõ ra
Hình 6 Mạch cơ bản của ADC xấp xỉ liên tiếp
Kết quả, phép kiểm tra tương tự như vậy được tiến hành bằng cách bổ sung
bit trọng số cao nhất tiếp theo. Chu trình này được lặp lại cho đến khi tất cả bit đều
được kiểm tra. Tập hợp các bit trong thanh ghi dịch, điều khiển DAC ở cuối thời
điểm kiểm tra là một chữ số biểu thị biên đợ tín hiệu tương tự ngõ vào. Chữ số nhị
phân Nc này là địa chỉ định vị bợ nhớ mà tại đó mợt số đếm được cộng thêm để tạo
thành biểu đồ đặc trưng cho phổ biên đợ xung. Nếu ADC có n bit (2n kênh ), n chu
trình kiểm tra được địi hỏi đề hồn tất tác vụ phân tích, và tác vụ này hồn tồn
tương tự đối với tất cả biên đợ xung.
9

Các chu trình kiểm tra có thể được rút gọn bằng cách thay thế bộ so sánh đơn
bởi ADC rất nhanh. Chẳng hạn, trong một ADC xấp xỉ liên tiếp 16 bit thì mợt ADC
rất nhanh thì 6 bit được sử dụng để xác định 5 bit trong chu trình đầu tiên, 5 bit kế
tiếp trong chu trình thứ hai và 6 bit cịn lại trong chu trình thứ 3.
1.3.2.4. Một số loại ADC khác
ADC sigma-delta: Dạng ADC này đã trở thanh cơng cụ số hóa âm thanh cho
máy tính, thiết bị số hóa phân giải cao giá thành thấp, và cho máy xử lí tín hiệu số
khơng cần tốc đợ số hóa cao (hoặc nếu font biểu diễn cho phép, sẽ đóng cả vai trị
chủn đổi sigma-delta). Bởi đặc tính của tần số đáp ứng và trung bình tín hiệu
cũng tốt như ADC đường dốc kép và Voltage to Frequency Conversion ADC, phân
giải tốt hơn nhiều chuyển đổi xấp xỉ liên tiếp và tốt ngang hệ Voltage to Frequency
Conversion ADC, nhưng phần cứng thì đơn giản và ít lệch, trong những năm gần
đây, chuyển đổi sigma-delta đã trở nên rất thông dụng. ADC duy nhất không bị mất
đi sự phổ biến là chuyển đổii flash.
ADC mã hóa delta, ADC tích phân sườn đơi hoặc đa sườn, ADC mã hố
delta, ADC Pipelined, ADC Integrating.
1.3.3. Các yêu cầu kỹ thuật của ADC
 Độ phân giải :Độ phân giải của một ADC biểu thị bằng số bit của tín hiệu
số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, đợ chính xác càng cao.
 Dải đợng, điện trở đầu vào: Mức logic của tín hiệu số đầu ra và khả năng
chịu tải (nối vào đầu vào).
 Đợ chính xác tương đối: Nếu lý tưởng hóa thì tất cả các điểm chủn
đổiphải nằm trên mợt đường thẳng. Đợ chính xác tương đối là sai số của các điểm
chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra cịn u cầu ADC
khơng bị mất bit trong tồn bộ phạm vi hoạt động.
 Tốc độ chuyển đổi: Tốc độ chuyển đổi được xác định thời gian bởi thời
gian cần thiết hồn thành mợt lần chủn đổi A/D. Thời gian này tính từ khi xuất
hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.

 Hệ số nhiệt độ: Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi
0

nhiệt độ biến đổi 10 C trong phạm vi nhiệt độ hoạt động cho phép với điều kiện
mức tương tự đầu vào không đổi.
 Tỉ số phụ thuộc công suất: Giả sử điện áp tương tự đầu vào không đổi, nếu
nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn
thì tỉ số phụ thuộc nguồn càng lớn.
10




Công suất tiêu hao.

1.3.4. Sai số trong biến đổi tương tự - số
1.3.4.1. Sai số tính tốn
Khi biến đổi các giá trị tưong tự (Analog) thành số (Digital) với số bit hữu
hạn thường xuất hiện sai số hệ thống. Các sai số này gọi là sai số lượng tử. Theo
hình minh hóa vào khoảng +1/2 ULSB tức là có trị số bằng một nửa sai số của điện
áp vào cần thiết để làm thay đổi mã trong các bit trẻ. Nếu bằng một bộ biến đổi D/A
ta biến đổi ngược số nhận được thành điện áp thì sẽ phát hiện sai số lượng tử dưới
dạng tạp âm.
Bên cạnh sai số hệ thống do lượng tử hố cịn có sai số đáng kể do mạch gây
ra. Nếu các điểm giữa của các bậc fren đường gấp khúc lý tưởng ở hình 7 được nối
liền với nhau thì ta có mợt đường thẳng với mợt hệ số góc duy nhất xuất phát từ gốc
toạ độ. Trong các bộ biến đổi A/D thực tế đường thẳng này không xuất phát từ điểm
0 (sai số dịch) và đợ nghiêng của nó khác 1 (sai số khuếch đại). Sai số khuếch đại trong
dải biến đổi tín hiệu là ngun nhân gây ra đợ lệch hằng số tương đối giữa trị số gia và
trị số nguyên thuỷ. Ngược lại, sai số dịch lại tạo ra sai số hằng số tuyệt đối.

Hình 7 Sự xuất hiện của tạp âm

11


Sai số hệ thống do lượng tử hố có thể dẫn tới tình trạng phi tuyến tính của
đặc tuyến trong trường hợp các bậc không đều nhau. Khi xác định các sai số tuyến
tính người ta hiệu chỉnh các vị trí 0 và hiệu chỉnh đợ khuếch đại rồi phát hiện độ
lệch lớn nhất giữa điện áp vào và đường thẳng lý tưởng. Trị số này sau khi giảm đi
sai số lượng tử bằng ½ ULSB thí chính là tổng các sai số phi tuyến.
1.3.4.2. Sai số động
Trong các vôn kế số, xuất phát từ hiện tượng là: trong suốt thời gian biến đổi
thì điện áp vào là khơng đổi. Khi xử lý tín hiệu, ngược lại điện áp vào lại liên tục
biến đổi. Trong xử lý số, qua các khoảng thời gian bằng nhau ta tiến hành lấy mẫu
điện áp biến động ở lối vào bằng các phần tử nhớ-trích mẫu. Các số liệu này được
biến đổi thành dạng số nhờ bộ biến đổi A/D. Dãy số tương ứng chỉ mơ tả đủ chính
xác tín hiệu liên tục ở lối vào khi thoả mãn định lý về rời rạc hố: tần số lấy mẫu fA
ít nhất là phải lơn hơn 2 lần tần số lớn nhất của tín hiệu f max. Vì thế thời gian biến
đổi của bợ biến đổi A/D cần phải nhỏ hơn 1/2 fmax.
Trong phạm vi ứng dụng này, để đánh giá đợ chính xác thì các tham số của
bộ biến đổi A/D và phần tử nhớ-trích mẫu phải được khảo sát kết hợp. Thí dụ, sẽ
khơng có ý nghĩa sử dụng bợ biến đổi A/D 12 bít mà phần tử nhớ-trích mẫu sau thời
gian tác động không tăng đến trị số bằng 1/2

12

≈ 0,025% dải đo.

Một sai số động khác gây ra bởi độ bất định thời gian ∆tA của điểm lấy mẫu

kéo theo độ bất định của giá trị ∆U của điện áp mẫu (hình 8). Thời gian của khe chỉ
tạo ra mợt đợ trễ cố định. Khi tính tốn sai số cực đại ta giả thiết rằng tín hiệu vào là
hình sin có tần số bằng tần số cực đại cho phép fmax. Đô nghiêng lớn nhất của đường
̂̂

dU

xuất hiện lúc đi qua khơng :

dt

|

t=o

(2)

= Uω

m ax

̂̂

(3)
Nếu nó cần phải nhỏ hơn trị số của mức lượng tử ULSB của biến đổi A/D thì
điều kiện thời gian của khe có dạng:
Từ đó ta có các số biên đợ: ∆

=∆

∆ <

=
1

(4)

̂̂

2

Ở các tần số cao của tín hiệu rất khỏ thoả mãn điều kiện này. Thí dụ hằng số
sau đây sẽ nhận điều đó: Đối với bợ biến đổi 8 bit thì U LSB/UMAX=1/255. Nếu tần số
cực đại của tín hiệu bằng 100Mhz thì thời gian bất định nhỏ hom 125 psec.

12


Hình 8 Hiệu ứng khe
1.3.4.3. Sai số bù, sai số tăng ích và sai số tuyến tính
Sai số bù và tăng ích trong ADC giống như sai số bù và tăng ích trong bợ
khuếch đại. Nếu mợt ADC có sai số bù thì sẽ có mợt sự dịch chủn hệ thống trong
giá trị của điện áp ngưỡng T(k) từ giá trị bình thường. T(k) là mửc ngưỡng giữa các
mã. Có khả năng xác định được sai số bù từ phép đo điện áp ngưỡng đơn tại điểm
giữa của khoảng chuyển đổi. Nhưng nếu phép đo này có sai số tăng ích và sai số phi
tuyến, thì thường xác định sai số bù. Một phương pháp đo rất hay dùng là phương
pháp bình phương nhỏ nhất để đặt giá trị ngưỡng T(k) tới giá trị T(k) lý tưởng. Giá
trị bù cần thiết để có được sự thích hợp tốt nhất của gía trị thực tế với giá trị lý
tưởng là giá trị bù của bộ chuyển đổi.
Cũng như vậy, sai số tăng ích là mợt khoảng của điện áp ngưỡng cao hơn

hoặc thấp hơn so với giá trị tuyệt đối. Một cách tương đương, sai số tăng ích tồn tại
nếu đợ rợng thu của mã trung bình cao hơn hoặc thấp hơn so vói giá trị Q bình
thường. Thêm vào đỏ, sai số tăng ích có thể đạt được bằng cách tạo ra đường thích
hợp nhất (trên đồ thị đặc tuyến) của giá trị T(k) với giá trị lý tưởng của nó.
Sai số tuyến tính được định nghĩa mợt cách truyền thống bằng đợ phi tuyến
tích phân (INL - Integral NonLinearity) và độ phi tuyến vi phân (DNL - Differential
NonLinearity).
 Độ phi tuyến tích phân

13


Đợ phi tuyến tích phân (INL) [12] là giá trị xác định độ lệch cực đại khỏi đường
thẳng trong mối tương quan giữa số kênh và năng lượng của ADC. Đối với mỗi đỉnh,
giá trị kênh lý tưởng Ci quan hệ tới biên độ và giá trị thực tế Cr. Đợ lệch cực đại,
ΔCmax, thu được theo tồn cự Cmax, định giá trị INL theo phân trăm được tnh:

INL =

( − )

. 100%.

(5)

Ở đó: Cr là số kênh trung tâm thu được từ phép đo thực nghiệm, Ci là số kênh
lý tưởng từ đường khớp tuyến tính , Cmax là số kênh lớn nhất trong ADC (4K, 8K,
16K,…),.

ΔCmax = (Ci – Cr)max.

(6)

Thông thường INL của các hệ ADC tốt xấp xỉ ± 0.1% là giá trị ưu việt. Hình
14 biểu diễn mối quan hệ giữa đường cong định chuẩn các giá trị đo đạc trong hệ
thống với đường khớp tuyến tính bậc nhất để tính INL [4].

Hình 9 Tính INL của ADC
 Độ phi tuyến vi phân
Độ phi tuyến vi phân (DNL) [12] là giá trị xác định sự biến thiên lớn nhất của
độ rộng kênh. Tất cả kênh đo phải khởi phát ngẫu nhiên để tích lũy số đếm, sau thời
gian dài, phổ sẽ liên tục; độ lệch cực đại khỏi giá trị trung bình của các số đếm cho

14


phép xác định DNL của ADC. Nếu giá trị trung bình đã tính cho các số đếm là N av,
đợ lệch cực đại là :
Nmax = (Nx - Nav)max

(7)

Ở đó NX là số đếm trong kênh x thi DNL theo phân trăm được tnh bằng:
∆

=

× 100%

(8)

1.4. Vi mạch ADC xấp xỉ liên tiếp AD7899
1.4.1. Mạch tuyến tính hóa bằng thang đối chứng
Mặc dù các ADC xấp xỉ liên tiếp có số bit thích hợp đáp ứng đợ phân giải
cao của hệ phổ kế, song độ phi tuyến vi phân lại không đồng nhất kéo theo ảnh
hưởng đến độ phân giải [11, 12]. Đợ phi tuyến vi phân điển hình bằng ½ bit trọng số
thấp nhất (tức là 50%). Vấn đế này được khắc phục bằng cách bổ sung tác vụ tuyến
tính hóa nhờ thang đối chứng như trong hình 10.

Hình 10 Dạng mạch tuyến tính thang đối
Sau khi mỡi xung được phân tích, bợ đếm 8 bit tăng, kết quả thế tương tự
được bổ sung cho tín hiệu ngõ vào trước khi phân tích bằng ADC xấp xỉ liên tiếp.
Giả sử chữ số trong bộ đếm 8 bit là m, thơng qua tác vụ bổ chính thì bợ biến đổi
ADC xấp xỉ liên tiếp sẽ có số kênh cao hơn.

15


Về mặt dạng số, khi trừ bớt giá trị m tại ngõ ra ADC xấp xỉ liên tiếp thì mợt
chữ số sẽ được bù ngược lại vào giá trị bình thường của nó. Khi bợ đếm 8 bit tăng
trên tồn dải sau mỡi xung vào, bợ đếm đó sẽ lấy giá trị trung bình của q trình
phân tích biên đợ xung trên dải 256 kênh liền kề trong ADC xấp xỉ liên tiếp. Tác vụ
này sẽ rút gọn độ phi tuyến vi phân xấp xỉ 1%.
Ưu điểm của ADC xấp xỉ liên tiếp có sử dụng phương pháp tuyến tính hố
bằng Thang đối chứng là: đợ phi tuyến vi phân thấp, thời gian biến đổi ngắn và thời
gian biến đổi này độc lập với biên độ xung. Thời gian biến đổi trong khoảng từ 2 μs
đến 20μs là thích hợp với khả năng phân giải ADC từ 1.000 đến 16.000 kênh.
1.4.2. Sơ đồ khối chức năng
Sơ đồ chức năng của AD7899 được mơ tả như hình 11.

Hình 11 Sơ đồ khối chức năng của AD7899
1.4.3. Thông số kỹ thuật
 AD7899 là bộ biến đổi tương tự sang số nhanh, tiêu thụ công suất thấp,
 14 bit hoạt động với nguồn thế một chiều 5V,
Vi mạch này bao gồm các thành phần như sau:
 Tầng biến đổi A/D xấp xsỉ liên tiếp 2.2μs,
 Tầng khuếch đại giữ và lấy mẫu,
 Thế tham chiếu 2.5V,
16







Tầng giao động phát xung nhịp,
Mạch xác lập điều kiện ngưỡng tín hiệu,
Tầng giao diện song song tốc đợ cao,
Vi mạch này nhận dải tín hiệu tương tự ngõ vào gồm ±10V; ±5V; ±2,5V; 0
đến 2,5V và 0 đến 5V,

 Việc bảo vệ quá thế tại ngõ vào tương tự cho phép thế ngõ vào không làm
nguy hại đến vi mạch,
 Tốc đợ biến đổi có thể được điều khiển bằng bộ dao động phát xung nhịp nội
hoặc bởi xung nhịp ngồi,
 Tín hiệu khởi phát chu trình biến đổi (COVNST) xác lập chế độ giữ/lấy mẫu
và khởi động chu trình biến đổi,
 BUSY/EOC chỉ ra rằng chu trình biến đổi đã chấm dứt,
 Dữ liệu được đọc từ bộ biến đổi AD7899 thông qua tuyến dữ liệu song song

14 bit nhờ các tín hiệu CS và RD,
 Tần suất dữ liệu vào ra cực của AD7899 là 400kSPS.
1.4.4. Chức năng ngõ vào ra
Việc mơ tả cấu hình chân của vi mạch AD7899 được trình bày trong bảng 2
Bảng 2 Mơ tả chức năng của các ngõ vào/ra
Chân số

Kí hiệu

Mơ tả
Thế tham chiếu ngõ vào/ra, có thể truy cập tham chiếu
trong (2,5V ± 20mV) hoặc trích xuất tạo tham chiếu

1

VREF

ngồi. Tụ liên kết một chiều 0.1 μF được nối giữa chân này và

đất.

2, 6

GND

Chân nối đất, chân này nên được kết nối với đất tương
tự của hệ thống.

3, 4

VINA, VINB

Các ngõ vào nhận tín hiệu tương tự.

5

VDD

Nguồn ni dương 5V ± 5 %

7–13

DB13–DB7

7 bit dữ liệu ngõ ra ba trạng thái, trong đó bit dữ liệu 13
là MSB

VDRIVE

Chân này hỡ trợ thế dương cho các ngõ vào và ra dạng
số. Thơng thường có thể nối với VDD hoặc nguồn 3V.
VDRIVE được nối với tụ một chiều 0.1 μF xuống đất.

15

17


Chân số
16 – 22

23

Kí hiệu
DB6 – DB0
BUSY/
EOCC

Mơ tả
Các ngõ ra dữ liệu ba trạng thái từ bit 6 đến bit 0. Bit 0
là LSB
Ngõ ra bận biến đổi/chấm dứt biến đổi. Ngõ ra dạng số
biểu thị mợt chu trình đang biến đổi hoặc đã hoàn tất.
CCC
CC

24

25

26

CC

̂CCCRD

C

C ̂CCCS
̂CCCCONV
ST

C
Chức năng của ngõ ra này được xác định bởi trạng thái của tín hiệu CONVST
ở cuối chu trình biến
đổi.

Ngõ vào đọc dữ liệu. Ngõ vào logic hiệu lực thấp được
dùng với /CS thấp cho phép xuất dữ liệu ngõ ra.
Ngõ vào chọn lựa vi mạch (chip). Thiết bị sẽ được chọn
lựa khi tín hiệu ngõ vào /CS hiệu lực thấp.

27

CLKIN

Ngõ vào logic khởi phát biến đổi. Tác vụ chuyển trạng
thái từ thấp lên cao ở ngõ vào xác lập chế độ giữ/lấy
mẫu và khởi phát biến đổi.
Ngõ vào xung nhịp biến đổi. Khi CLKIN hiệu lực thấp,
bộ AD7899 sẽ dùng tần số xung nhịp nợi sẵn có để biến
đổi.
Ngõ vào chế đợ chuẩn. Ngõ vào logic được sử dụng để

28

STBYC xác lập thiết bị ở chế độ tiết kiệm năng lượng hoặc chế độ chuẩn. Để hoạt động, /STBY phải hiệu lực cao.

1.4.5. Những điểm nổi bật của AD7899
 AD7899 đặc trưng cho kiểu ADC nhanh (2.3μs) với tốc độ lấy mẫu lên đến
400kSPS.

 AD7899

hoạt động với nguồn 5V và công suất tiêu tán là 80mW đây là vi
mạch lý tưởng đối với những ứng dụng tiêu tốn công suất thấp và sử dụng trong các
hệ thiết bị xách tay (di động).
 AD7899

sở hữu chế độ giao diện song song tốc độ cao. Giao diện này có
thể hoạt đợng ở chế đợ 3V hoặc 5V cho phép dễ dàng kết nối với các bợ vi xử lý, vi
điều khiển và xử lí tín hiệu số kiểu 3V hoặc 5V.
 AD7899 có 3 phiên bản khác nhau tuỳ theo dải tương tự ngõ vào. Cụ thể AD 7899-1 hoạt đợng với tín hiệu
ngõ vào ±10V, ±5V; AD 7899-2 hoạt đợng với tín hiệu đơn cực ±0V, ±2,5V hoặc 0 – 5V và AD 7899-3 nhận tín
hiệu ngõ vào trong dải
±2,5V.

18


1.4.6. Mô tả mạch
1.4.6.1. Bộ phận giữ/lấy mẫu
V

REF

1

GND
V
V
V

INB

INA

DD

GND



28

/ STBY

2

27

CLIN

3

26

/CONVST

4

25

/CS

5

24

/ RD

23

BUSY/ *EOC

6

AD7899

DB13

7

DB12

8

DB11

9

DB10

10

19

DB3

DB9

11

18

DB4

DB8

12

17

DB5

DB7

13

16

14

15

OPGND

22

DB0

21

DB1

20

DB2

DB6
V
DRIVE

Hình 12 Sơ đồ chân AD7899
Bợ khuếch đại giữ/lấy mẫu trên AD7899 cho phép ADC để biến đổi chính xác
tín hiệu ngõ vào thành chữ số 14bit. Băng thông ngõ vào của mạch giữ/lấy mẫu lớn hơn
tốc độ Nyquist của ADC ngay cả khi ADC hoạt động ở tốc độ tối đa là 400 kSPS (tức là
mạch giữ/lấy mẫu có thể xử lý tần số ngõ vào vượt quá 200kHz). Hoạt động
CC
CC

của mạch giữ/lấy mẫu giúp người thiết kế phát hiện được tín hiệu đỉnh (peak detection). Bợ khuếch đại giữ/lấy mẫu trên kênh ngõ vào tại sườn lên của ( CCONVST)

. AD7899 có khả năng lấy mẫu đồng thời nhiều hơn 1 kênh. Khi chấm dứt chu trình
biến đổi tác vụ biến đổi A/D sẽ trở về chế độ sẵn sàng chờ biến đổi chu trình kế tiếp.
Thời gian thu nhận của bộ khuếch đại giữ/lấy mẫu bắt đầu vào thời điểm này.
1.4.6.2. Bộ phận tham chiếu
AD7899 có chân tham chiếu duy nhất, VREF, xuất ngưỡng trong 2.5V để vi
mạch hoạt động theo tần số giao động chuẩn; hoặc nối nguồn tham chiếu ngồi để
mạch hoạt đợng với tần số xung nhịp ngoài.
Để sử dụng dữ liệu của chức năng tham chiếu trong, tụ điện liên kết một chiều
0,1 μF được nối từ chân VREF xuống đất. Điện áp xuất hiện ở chân này được nối đến
bộ đệm trước khi đưa vào ADC. Nếu điện thế này được dùng như thế tham chiếu

19


ngồi, nó sẽ được đệm cách ly bởi trở 6kΩ. Dung sai của tham chiếu nội là ± 10 mV
ở 25°C.
1.4.6.3. Bộ phận ngõ vào tương tự
AD7899 gồm có ba loại: AD7899-1, AD7899-2, và AD7899-3. Đối với
AD7899-1 thì ngõ vào nhận tín hiệu ± 10V, AD7899-2 nhận tín hiệu 5V và
AD7899-3 nhận tín hiệu ± 2,5V. Dịng chảy qua ngõ vào phụ tḥc dải thế tương tự
ngõ vào. Dịng lớn nhất khi tín hiệu lưỡng cực được áp đến ngõ vào, ứng với ± 10V.
1.4.6.4. Loại AD7899-1
Hình 13 chỉ ra bộ phận ngõ vào tương tự của AD7899-1. Ngõ vào này hoạt
động với dải biên độ ± 10V hoặc ± 5V. Trong trường hợp ± 5V (tín hiệu lưỡng cực)
các ngõ VINA và VINB được nối chung thế ngõ vào. Đối với ± 10V, VINB nối
GND và thế ngõ vào cấp cho VINA. Các ngõ VINA và VINB là đối xứng và có thể
hốn đổi vị trí. Đối với AD7899-1, R1 = 4kΩ, R2 = 16kΩ, R3 = 16kΩ và R4 = 8kΩ.
Tầng ra qua điện trở được nối tiếp với tầng trở kháng vào cao của bộ khuếch đại
giữ/lấy mẫu.

Hình 13 Cấu trúc đầu vào Analog AD7899-1
Tác vụ chuyển mã diễn ra với chuỗi giá trị nguyên lẻ liên tiếp LSB (tức là 1/2
LSB, 3/2 LSBs, 5/2 LSBs, 7/2LSBs, …) mà độ lớn LSB tuân theo công thức 1LSB =

FSR/16.384. Đối với dải + 10V, 1 LSB = 10V/8.192 = 1,22 mV.

20


Bảng 3 Bảng mã input/output lý tưởng cho AD7899-1
Ngõ vào tương tự
+FSR/2 – 3/2 LSB2
+FSR/2 – 5/2 LSB
+FSR/2 – 7/2 LSB
GND + 3/2 LSB
GND + 1/2 LSB
GND – 1/2 LSB
GND – 3/2 LSB
–FSR/2 + 5/2 LSB
–FSR/2 + 3/2 LSB
–FSR/2 + 1/2 LSB

Ngõ ra số và mã chuyển đổi
011... 110 to 011 . . . 111
011... 101 to 011 . . . 110
011... 100 to 011 . . . 101
000... 001 to 000 . . . 010
000... 000 to 000 . . . 001
111... 111 to 000 . . . 000

111... 110 to 111 . . . 111
100... 010 to 100 . . . 011
100... 001 to 100 . . . 010
100... 000 to 100 . . . 001

1.4.7. Giản đồ thời gian và chu trình điều khiển
1.4.7.1. Khởi phát biến đổi
CC
CC
C

Việc biến đổi được bắt đầu bằng cách áp dụng cho tín hiệu sườn dốc lên (). Tác vụ đặt trong chức năng giữ và phân tích tín hiệu vào ở chế độ giữ/lấy
CCC
CCC

CCC
CCC

mẫu và bắt đầu biến đổi. Trạng thái biến đổi được chỉ định bởi tín hiệu chức năng kép BUSY/( ). AD7899 có thể hoạt đợng trong hai chế độ kết thúc biến đổi ( ) và chế độ bận BUSY. Chế độ hoạt động được xác định bởi trạng thái của ( ) ở

cuối chu trình biến đổi.
1.4.7.2. Chọn lựa xung nhịp cho chu trình biến đổi
AD7899 có bợ giao đợng nợi đượcCCCC dùng để kiểm sốt q trình biến đổi với
CC

tần số nợi tương ứng chu kỳ xung nhịp là 2.2μs. Trên sườn lên của ( ), AD7899 sẽ kiểm tra trạng thái của chân CLKIN (xung nhịp vào). Nếu
CLKIN thấp, AD7899 sẽ sử dụng tần số giao động nội để biến đổi; trái lại khi CLKIN cao (xem hình 1.8), nó sẽ dùng xung nhịp ngồi để biến
đổi.
C
CC

Hình 11 biểu diễn trạng thái đồng bợ của CLKIN và BUSY/( ). Mỡi chu trình biến đổi đòi hỏi 16 xung nhịp. Kết quả biến đổi
sẽ được truyền tới thanh ghi dịch dữ liệu ngõ ra ở sườn xuống của chu kỳ xung nhịp thứ 15. Khi xung nhịp nội

được chọn, trạng thái CLKIN không đổi trong suốt q trình biến đổi nhưng phải
theo dõi tín hiệu này để bảo đảm chu trình biến đổi hồn tất. Hình 14 Sử dụng xung
nhịp ngồi.

21


Hình 14 Sử dụng xung nhịp ngồi
1.4.7.3. Chế độ EOC
CC
CCC

CC

CC

CCC

CCC

Tín hiệu CCONVST bình thường
là cao. Khi CCONVST xuống thấp, mợt chu trình biến đổi sẽ bắt đầu. Trạng thái của tín hiệu CCONVST được kiểm tra ở
CC
C
cuối của chu trình biến đổi. Ở chế đợ EOCC, các tín hiệu CCRD và CCS được nối đất và cho phép tự động đọc kết quả biến đổi. Giản đồ thời gian cho chế đợ hoạt đợng EOCC
được thể hiện trong

hình 15.

Hình 15 Giản đồ thời gian biến đổi tuần tự (chế độ EOC)
22


1.4.7.4. ChếCCCC độ BUSY
CC

CC

CC

CCC

CCC

C

C

CC
Tín hiệu () bình thường là thấp.
CC Khi () lên cao, chu trình biến đổi sẽ bắt đầu ở sườn lên.CCC Trạng thái của tín hiệu ( ) được kiểm tra ở cuối của chu
C
C
trình biến đổi. Ở chế đợ BUSY thì BUSY/() giữ ngun mức thấp ho đến khi sườn tăng kế tiếp của () lên cao. Giản đồ thời gian cho chế độ

hoạt động BUSY được biểu diễn trong hình 16.

Hình 16 Giản đồ thời gian biến đổi tuần tự (chế độ BUSY)

1.4.7.5. Đọc dữ liệu AD7899
C
C
C Các ngõ vào (C) và (CC)C được mở nội bộ để cho phép kết
Dữ liệu được đọc từ vi mạch AD7899 thông qua tuyến dữ liệu 14-bit nhờ các tín hiệu (C) và (CC).

C
C
quả biến đổi được hiệu lực trên tuyến dữ liệu. Các đường dữ liệu từ DB0 đến DB13 sẽ rời khỏi ba trạng thái khi cả ( C) và (CC)C có logic thấp. Vì vậy, ( C) thường trực logic thấp và tín hiệu (CC)C
được sử dụng để truy cập kết quả biến đổi. Hình 15 và

hình 16 chỉ ra các đặc trưng của quá trình đọc dữ liệu.

23