Phân tích thiết kế mạch khuếch đại tạp âm thấp LNA dùng cho băng tần Ku

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
--------------------------------------VĂN MINH PHƯƠNG

PHÂN TÍCH, THIẾT KẾ MẠCH KHUẾCH ĐẠI TẠP ÂM THẤP
(LNA) DÙNG CHO BĂNG TẦN KU

Chuyên ngành : Kỹ thuật viễn thông

LUẬN VĂN THẠC SĨ KỸ THUẬT
Kỹ thuật viễn thông

NGƯỜI HƯỚNG DẪN KHOA HỌC :
1. TS. PHẠM THÀNH CÔNG

Hà Nội – Năm 2017


LỜI CAM ĐOAN
Tôi xin cam đam:
Bản luận văn tốt nghiệp này là cơng trình nghiên cứu của cá nhân tơi, được
thực hiện dựa trên cơ sở nghiên cứu lý thuyết, thực tế cùng với sự hướng dẫn, chỉ
bảo của TS. Phạm Thành Cơng.
Các số liệu, hình ảnh đồ thị, kết luận đưa vào luận văn là trung thực, dựa
trên sự nghiên cứu những mơ hình, kết quả đã đạt được của các bài báo trên thế
giới và trải nghiệm của bản thân chưa từng được công bố dưới bất kỳ hình thức
nào trước khi trình bày bảo vệ trước “Hội đồng đánh giá luận văn thạc sỹ kỹ thuật”

Hà nội, Ngày 28 thánh 03 năm 2017
Người cam đoan
Văn Minh Phương

1


LỜI CẢM ƠN
Đầu tiên, cho phép em được gửi lời cảm ơn sâu sắc đến thầy TS. Phạm
Thành Công. Thầy là người ln theo sát em trong q trình làm luận văn, Thầy
đã tận tình chỉ bảo, đưa ra những vấn đề cốt lõi giúp em củng cố lại kiến thức và
có định hướng đúng đắn để hồn thành luận văn này.
Tiếp đến em xin được gửi lời cảm ơn đến các thầy, cơ đã giảng dậy giúp em
có được những kiến thức cốt lõi phục vụ cho việc thực hiện luận văn.
Cuối cùng em xin cảm ơn gia đình, các anh chị, bạn bè đã quan tâm, động
viên và hỗ trợ em trong thời gian thực hiện luận văn.
Xin chân thành cảm ơn.

Hà nội, ngày 28 tháng 03 năm 2017
Văn Minh Phương

2


MỤC LỤC
Lời cam đoan ………………………………………………………

1

Lời cảm ơn …………………………………………………………

2

Mục lục …………………………………………………………….

3

Danh mục các ký hiệu, chữ viết tắt …………………………………

5

Danh mục các bảng biểu …………………………………………...

6

Danh mục các hình vẽ, đồ thị ……………………………………....

7

Mở đầu
1. Lý do chọn đề tài………………………………………………

9

2. Mục tiêu đề tài…………………………………………............

10

3. Phương pháp nghiên cứu ………………………………...........

11

4. Nội dung nghiên cứu

11

4.1 Nghiên cứu lý thuyết ……………………………………………

11

4.2 Thiết kế bộ khuếch đại tạp âm thấp …………………………...

11

5. Bố cục luận văn ………………………………………………..

11

CHƯƠNG 1 – TỔNG QUAN VỀ BỘ KHUẾCH ĐẠI TẠP ÂM THẤP
– LNA
1.1 Khái niệm bộ khuếch đại tạp âm thấp – LNA ………….

12

1.2 Vị trí bộ khuếch đại tạp âm thấp – LNA ………………..

12

1.3 Lý thuyết về tạp âm đối với mạng hai cửa ……………...

13

1.4 Hệ số tạp âm …………………………………………...

13

1.5 Dẫn nạp nguồn vào lý tưởng …………………………...

16

1.6 Hệ số tạp âm và nhiệt độ ……………………………….

17

1.7 Xây dựng mơ hình mạng hai cực ………………………

17

1.8 Bộ LNA dải hẹp ……………………………………….

19

1.8.1 Suy hao do điện cảm emitter ………………………..

22

1.8.2 Tải collector ………………………………………….

23

3

1.8.3 Phân cực …………………………………………….

25

1.9 Các thông số quan trọng của mạch khuếch đại – LNA ..

25

1.9.1 Hệ số tạp âm (NF – Noise Figure) …………………

25

1.9.2 Ma trận tán xạ ………………………………………..

28

1.9.3 Hệ số khuếch đại …………………………………….

30

1.9.4 Độ tuyến tính …………………………………………

31

1.9.5 Tính ổn định của hệ thống …………………………..

36

CHƯƠNG 2 – PHỐI HỢP TRỞ KHÁNG CHO MẠCH KHUẾCH ĐẠI
2.1 Lý thuyết chung ………………………………………...

37

2.2 Các kỹ thuật phối hợp trở kháng ………………………...

38

2.2.1 Phối hợp trở kháng dùng dây chêm ………..……..

39

2.2.2 Phối hợp trở kháng dùng phần tử tập trung ……….

41

2.2.3 Phối hợp trở kháng dải hẹp bằng những đoạn dây
dẫn sóng mắc liên tiếp …………...……………………………...….

42

CHƯƠNG 3 – THIẾT KẾ VÀ MÔ PHỎNG MẠCH
3.1 Lựa chọn phần mềm thiết kế mô phỏng và linh kiện ……

44

3.1.1 Chọn lựa phần mềm thiết kế mô phỏng …………….

44

3.1.2 Yêu cầu thiết kế cho mạch khuếch đại tạp âm thấp

(LNA) băng Ku ………………………………………………………

45

3.1.3 Lựa chọn transistor cho việc thiết kế ………………

45

3.2 Thiết kế mạch và mô phỏng mạch khuếch đại …………..

49

3.2.1 Phương pháp phối hợp trở kháng …………………..

49

3.2.2 Tính toán lý thuyết nhánh lối vào và ra …………….

50

3.2.3 Phối hợp trở kháng mạch khuếch đại ………….......

58

KẾT LUẬN
TÀI LIỆU THAM KHẢO

4

DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT
LNA

: Low Noise Amplifier

NF

: Noise Figure

G

: Gain (Độ lợi)

SNR

: Signal to Noise Ratio

VSWR

: Voltage Standing Wave Ratio

RF

: Radio Frequency

FET

: Field-Effect Transistor

MOSFET

: Metal-Oxide Semiconductor Field-Effect Transistor (Transistor

hiệu ứng trường Oxit kim loại – Bán dẫn)

5


DANH MỤC CÁC BẢNG BIỂU
STT

Chi tiết

Trang

Bảng 1

Bảng quy đổi hệ số tạp âm

17

Bảng 2

Yêu cầu thiết kế bộ khuếch đại

45

Bảng 3

Sơ đồ và chức năng của từng chân ATF-36077

46

Bảng 4

Chế độ thiên áp của ATF-30677

47

Bảng 5

Các tham số chức năng của ATF-30677

Bảng 6

Tham số tán xạ nội suy của ATF-30677 tại 12.7 GHz

47
48

6


DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ
STT

Chi tiết

Trang

Hình 1.1

Sơ đồ mạch thu tín hiệu RF cơ bản

13

Hình 1.2

Mơ hình mạng tạp âm hai cửa

13

Hình 1.3

Mơ hình tạp âm hai cửa tương đương

14

Hình 1.4

Mơ hình tạp âm cho tranzitor lưỡng cực

18

Hình 1.5

Mơ hình để tính tốn giá trị tạp âm

19

Hình 1.6

Sơ đồ khuếch đại kiểu emitter chung dùng cuộn
cảm triệt nhiễu

20

Hình 1.7

Sơ đồ thiết kế LNA dải hẹp

20

Hình 1.8

Thiết kế LNA dải hẹp dùng mạch dải

22

Hình 1.9

Mạch LNA dải hẹp dùng phân áp cầu điện trở

23

Hình 1.10

Khối khuếch đại tạp âm thấp

26

Hình 1.11

Mơ hình mạng 2 cửa

29

Hình 1.12

Đồ thì dịng tín hiệu

30

Hình 1.13

Điểm nén 1-dB và điểm chặn bậc 3

32

Hình 1.14

Mạch khuếch đại CS MOSFET

33

Hình 2.1

Sơ đồ phối hợp trở kháng

37

Hình 2.2

Phối hợp trở kháng bằng các đoạn dây chêm đơn

40

Hình 2.3

Phối hợp trở kháng bằng dây chêm đơi

41

Hình 2.4

Mạch phối hợp trở kháng hình L

41

Hình 2.5

Phối hợp trở kháng bằng đoạn dây λ/4

42

Hình 2.6

Phối hợp trở kháng bằng hai đoạn dây nối tiếp

43

Hình 3.1

Phần mềm mơ phỏng ADS 2016

44

Hình 3.2

Sơ đồ mạch khuếch đại phối hợp trở kháng

45

Hình 3.3

Độ lợi G theo tần số của ATF-36077

47

Hình 3.4

Phương pháp phối hợp trở kháng dùng λ/4

50

7


Hình 3.5

Cơng cụ tính tốn Quarter Wavelenght
Transformer

51

Hình 3.6

Bộ nghiệm 1 của lối vào

52

Hình 3.7

Bộ nghiệm 2 của lối vào

52

Hình 3.8

Cơng cụ LineCalc

53

Hình 3.9

Mạch phối hợp trở kháng lối vào trường hợp 1

53

Hình 3.10

Kết quả tham số S11, S21 lối vào trường hợp 1

54

Hình 3.11

Mạch phối hợp trở kháng lối vào trường hợp 2

55

Hình 3.12

Kết quả tham số S11, S21 lối vào trường hợp 2

55

Hình 3.13

Bộ nghiệm 1 và 2 của lối ra

56

Hình 3.14

Mạch phối hợp trở kháng lối ra

57

Hình 3.15

Kết quả tham số S11, S21 lối ra

57

Hình 3.16

Sơ đồ nguyên lý mơ phỏng mạch khuếch đại

58

Hình 3.17

Tham số S2,1, S1,1

58

Hình 3.18

Tham số tỷ số sóng đứng VSWR1

59

Hình 3.19

Hệ số tạp âm NF

59

8

LỜI MỞ ĐẦU
1. Lý do chọn đề tài
Hiện nay băng tần Ku (có tần số 12GHz-18Ghz) được dùng chủ yếu cho vệ
tinh thông tin, đáng chú ý nhất là dùng cho các dịch vụ phát quảng bá và cố định,
và cho các ứng dụng cụ thể như vệ tinh theo dõi và chuyển tiếp dữ liệu
của NASA được dùng cho liên lạc với tàu con thoi và trạm ISS. Các vệ tinh dùng
băng Ku cũng được dùng cho backhaul và đặc biệt cho vệ tinh từ địa điểm xa trở
về các studio của đài truyền hình để chỉnh sửa và phát sóng.
So với băng C, băng Ku khơng phải hạn chế công suất để tránh gây nhiễu
cho các hệ thống vi ba mặt đất, do đó cơng suất đường lên và đường xuống có thể
tăng. Cơng suất cao hơn cũng có nghĩa là chảo anten thu cũng nhỏ hơn. Khi cơng
suất tăng, kích thước chảo anten thu có thể giảm.
Băng Ku cũng cung cấp cho một người dùng tính linh hoạt nhiều hơn. Kích
thước chảo anten nhỏ nên người dùng cho thể chọn vị trí đặt chảo sao cho phù hợp
nhất với hồn cảnh của mình. Đối với người dùng cuối, băng Ku nói chung là rẻ
hơn và cho phép anten nhỏ hơn (vì tần số cao hơn và chùm tia tập trung hơn). Băng
Ku cũng ít bị suy hao bởi mưa hơn so với băng Ka.
Anten trạm mặt đất của trạm điều khiển vệ tịnh đòi hỏi phải bám vị trí vệ
tinh chính xác hơn khi vệ tinh hoạt động ở băng Ku so với băng C. Độ chính xác
thơng tin phản hồi cần cao hơn và anten có thể u cầu một hệ thống điều khiển
vịng kín để duy trì vị trí của anten trạm mặt đất.
Các bộ thu trên đòi hỏi ngày càng nhỏ gọn, tiếp nhận thơng tin nhanh và
chính xác. Vì vậy, u cầu phần cứng cho các thiết bị này ngày càng gắt gao hơn.
Tín hiệu thu được phải là các tín hiệu vơ tuyến, biên độ tín hiệu thu được thường
rất nhỏ, trong mơi trường đầy tạp âm, sóng nhiễu. Chính điều này dẫn đến việc
phát triển bộ khuếch đại tập âm thấp (LNA-Low Noise Amplifier), với yêu cầu ngày
càng nhỏ gọn, hệ số khuếch đại cao hơn là rất cần thiết.

9


Thiết kế chế tạo thiết bị LNA làm việc ở băng tần Ku (12GHz-18GHz) là
một thử thách rất khó khăn do tần số làm việc rất cao nhưng thiết bị chế tạo được
sẽ trở nên thiết thực trong xu hướng ngày càng nhiều ứng dụng kỹ thuật vào thực
tiễn.
Bài toán phân tích, thiết kế bộ khuếch đại tạp âm thấp tại băng tần Ku trở
nên cần thiết và có ý nghĩa quan trọng. Chính vì vậy, đề tài luận văn “Phân tích
và thiết kế bộ khuếch đại tạp âm thấp băng tần Ku” sẽ cố gắng trình bày để làm
rõ hơn các nguyên lý thiết kế, mô phỏng bộ khuếch đại tạp âm thấp băng tần Ku.
2. Mục tiêu đề tài
Mục đích chính của đề tài là nhằm đưa ra một thiết kế mạch khuếch đại tạp
âm thấp LNA có cấu trúc đơn giản, sử dụng transistor trường có chi phí thấp nhưng
hoạt động hiệu quả ở tần số cao và đáp ứng được yêu cầu làm việc trong dải tần
12GHz - 18GHz, hệ số khuếch đại > 10dB.
Luận văn “Phân tích và thiết kế bộ khuếch đại tạp âm thấp băng tần Ku”
có các mục tiêu lý thuyết và thực tiễn sau.
-

Về lý thuyết
+ Trình bày cơ sở lý thuyết thiết kế bộ khuếch đại tạp âm thấp
+ Trình bày tổng quan về bộ khuếch đại tạp âm thấp

-

Về thực tế
+ Thiết kế mạch, chạy mô phỏng và đo đạc thông số bộ khuếch đại tạp
âm thấp hoạt động ở băng tần Ku bằng phần mềm ADS 2016

10


3. Phương pháp nghiên cứu
Để thực hiện luận văn trên, phương pháp nghiên cứu được sử dụng gồm:
-

Phương pháp nghiên cứu lý thuyết: Sử dụng phương pháp phân tích và
tổng hợp lý thuyết, cập nhật và xử lý tài liệu liên quan về thiết kế mạch
khuếch đại tạp âm thấp, nghiên cứu sử dụng phần mềm ADS 2016

-

Phương pháp mô phỏng: Trên cơ sở thiết kế đã có ta thực hiện mô phỏng
trên phần mềm chuyên dụng ADS 2016

-

Phương pháp nghiên cứu thực tiễn: Sử dụng phương pháp quan sát khoa
học để tìm hiểu mạch khuếch đại tạp âm thấp đã có trên cơ sở đó thiết
kế mạch với các thông số độ lợi, NF và phối hợp trở kháng tốt hơn.

4. Nội dung nghiên cứu
4.1 Nghiên cứu lý thuyết
-

Nghiên cứu về tổng quan bộ khuếch đại tạp âm thấp

-

Nghiên cứu kỹ thuật phối hợp trở kháng

-

Nghiên cứu phần mềm mô phỏng và transistor được chọn

4.2 Thiết kế bộ khuếch đại tạp âm thấp
-

Thiết kế và mô phỏng mạch

-

Xuất dữ liệu kết quả mô phỏng

5. Bố cục luận văn
Nội dung luận văn gồm 3 chương
Chương 1: Tổng quan về bộ khuếch đại tạp âm thấp
Chương 2: Phối hợp trở kháng cho mạch khuếch đại
Chương 3: Mô phỏng và xuất dữ liệu

11


CHƯƠNG 1 – TỔNG QUAN VỀ BỘ KHUẾCH ĐẠI TẠP ÂM THẤP
1.1 Khái niệm bộ khuếch đại tạp âm thấp LNA
LNA là viết tắt của Low Noise Amplifier, là bộ khuếch đại tạp âm thấp.
Biên độ các tín hiệu phát bằng vơ tuyến đến phía đầu thu nhận được thường rất
nhỏ. Chính vì vậy cần phải có các bộ khuếch đại tạp âm thấp để nhằm thu được
các tín hiệu nhỏ chính xác

Các mạch cao tần là phi tuyến tính tức là khơng biến đổi theo chiều hướng có
thể biết dự đốn trước và rất nhạy cảm với nhiệt. Chính tạp âm nhiệt này gây ra
ảnh hưởng rất nhiều trong q trình thu và khơi phục lại tín hiệu dữ liệu.
Việc khuếch đại thông thường giúp khuếch đại công suất tín hiệu nhưng đồng
thời cũng khuếch đại ln tạp âm. Chính vì vậy bộ LNA được dùng để khuếch đại
tín hiệu cần thiết để đạt được một độ lợi (Gain) tốt nhất, đồng thời cũng hạn chế
tối đa việc khuếch đại tín hiệu tạp âm.
1.2 Vị trí bộ khuếch đại tạp âm thấp LNA
Bộ khuếch đại tạp âm thấp là rất cần thiết trong hệ thống thông tin di động, đặc
biệt là bộ phận thu. Bộ khuếch đại tạp âm thấp thể hiện trong hình 1.1 là bộ khuếch
đại tầng đầu vào của máy thu, được đặt càng gần anten thu càng tốt, có vai trị quan
trọng nhằm tăng tín hiệu thu mong muốn và giảm tạp âm gây ra trên tuyến anten
và feeder, bởi vì tín hiệu thu được từ anten về công suất là rất yếu, sẽ được khuếch
đại thông qua LNA. Đồng thời, với thiết kế đặc biệt, LNA sẽ khuếch đại cơng suất
tín hiệu với tạp âm là tối ưu. Lúc này hệ số tạp âm Noise Figure (NF) sẽ là thấp
nhất. Từ đây, dựa vào công thức Friis (liên quan đến công suất phát và thu của
Anten khi hai anten cách nhau một khoảng cách R > 2D2λ, với D là kích thước lớn
nhất của Anten), hệ số tạp âm NF của máy thu sẽ là thấp nhất, do ảnh ưởng nhiều
nhất từ tầng khuếch đại đầu tiên.

12


Hình 1.1 Sơ đồ khối một phần mạch thu tín hiệu RF cơ bản
1.3 Lý thuyết cơ bản về tạp âm đối với mạng hai cửa
Chúng ta sẽ nói sơ qua về khái niệm tạp âm trong mạng hai cửa [3]. Việc tập
trung xây dựng mơ hình hệ tạp âm loại này có thể giúp đơn giản hóa rất nhiều việc
phân tích, qua đó giúp ta hiểu rõ được ưu, nhược bên trong của bộ thiết kế.

Hình 1.2 Mơ hình mạng tạp âm hai cửa

1.4 Hệ số tạp âm
Hệ số tạp âm là đại lượng rất quan trọng trong việc xác định tạp âm của hệ
thống, nói chung và máy thu nói riêng, thường ký hiệu là F. Để hiểu rõ tầm quan
trọng của đại lượng, ta xem xét một mạng tạp âm 2 của (tuyến tính) lối vào gồm
có nguồn dẫn nạp Ys và nguồn dòng tạp âm is. Nếu chỉ quan tâm đến tạp âm tại lối
vào và ra, thì khơng cần thiết phân tích q kỹ nguồn tạp âm gây rra bên trong
mạng hai cửa. Tuy nhiên các nguồn gây nhiễu này có thể biểu diễn đơn giản bằng
một cặp nguồn nhiễu ngồi: nguồn thế và dịng. Vì vậy ta có thể đánh giá ảnh

13


hưởng của dẫn nạp nguồn vào tới nhiễu của hế thống. Kết quả là có thể xác định
được tiêu chuẩn thiết kế thỏa mãn hiệu năng nhiễu lý tưởng.
Hệ số tạp âm được xác định bởi
F=Tổng công suất tạp âm lối ra / Tạp âm lối ra gây bởi nguồn tạp âm lối vào
Nhiệt độ tính ở 290K

(1.1)

Hệ số tạp âm dùng để đo sự suy giảm phẩm chất trong tỷ số tín hiệu/tạp âm
của hệ thống và tỷ lệ thuận với độ suy giảm phẩm chất này. Nếu một mạng hai cửa
bản thân khơng gây nhiễu thì hệ số tạp âm bằng 1.
Trong hình 1.2, tạp âm được coi là lối vào của mạng 2 của không gây nhiễu
nên ta có thể tính được giá trị của hệ số tạp âm. Để tính tốn trực tiếp dựa trên
phương trình (1.1), ta cần đo tổng công suất tạp âm ở lối ra, sau đó là chia cho
cơng suất tạp âm gây ra bởi nguồn lối vào. Một phương pháp đơn giản hơn là đo
dịng trung bình bình phương ngắn mạch của các nguồn nhiễu sau đó chia cho tổng
dịng trung bình bình phương của nguồn nhiễu gây ra bởi lỗi vào.Với cùng hằng
số tỷ lệ , công suất gây ra bởi nguồn thành phần sẽ tỷ lệ thuận với dòng trung bình

bình phương ngắn mạch, vì vậy mà phương pháp trên là hồn tồn tương đương.

Hình 1.3 Mơ hình tạp âm hai cửa tương đương
Trong quá trình thực hiện phép đo này, vấn đề hay gặp là kết hợp các nguồn
tạp âm có bậc tương quan khác nhau. Trường hợp đặc biệt khi hệ số tương quan
bằng 0, xuất hiện sự xếp chồng các cơng suất riêng rẽ. Ví dụ, nếu công suất tạp âm
14


của nguồn và của mạng hai cửa là không tương quan thì biểu thức của hệ số tạp
âm có thể biểu diễn:
F

i 2  | in  Ys es |2
i2s

(1.2)

Cần chú ý, khi giả định rằng tạp âm của nguồn không tương quan với hai
bộ tạo tạp âm tương đương của hai cửa, phương trình (1.2) sẽ khơng đúng trong
trường hợp hai cổng phát không tương quan với nhau.
Để thiết lập tương quan en và in, in là tổng của hai thành phần:
in = ic + iu

(1.3)

Trong đó: ic liên quan tới en, in không liên quan. Khi ic tương quan en, nó
được coi là tỉ lệ với en theo hệ số:
Ic = Ycen

(1.4)

Kết hợp (1.2), (1.4) hệ số tạp âm trở thành:
F

i 2 s  | iu  (Yc  Ys)en |2
i 2 u  | Yc  Ys |2 e 2 s

1

i2s
i2s

(1.5)

Phương trình (1.5) gồm 3 nguồn tạp âm tự do, mỗi nguồn có thể được coi
là ồn nhiệt sinh ra bởi một điện trở hoăc điện dẫn tương đương:
Rn 

e2n
4kTf

(1.6)

Gu 

i 2u
4kTf

(1.7)

Gs 

i2s
4kTf

(1.8)

Sử dụng những biến đổi tương nên phương trình có hệ số tạp âm hồn tồn
có thể biễu diễn theo dẫn nạp và trở kháng:
15


Gu  | Yc  Ys |2 Rn
Gu  [(Gc  Gs ) 2  ( Bc  Bs ) 2 ]Rn
F  1
 1
Gs
Gs

(1.9)

1.5 Dẫn nạp nguồn vào lý tưởng
Một hệ tạp âm hai cửa đang xét được đặc trưng bởi bốn thông số (Gc, Bc, Rn,
và Gu), phương trình (1.9) cho phép xác định các giá trị điện dẫn và điện nạp tối
ưu cho các thiết kế tạp âm thấp. Lấy đạo hàm bậc một đối với nguồn dẫn nạp rồi
cho giá trị bằng 0, thu được:
Bs=-Bc=Bopt
Gs 

(1.10)

Gu
 G 2 c  Gopt
Rn

(1.11)

Từ đó, để cực tiểu hệ số tạp âm, giá trị nguồn điện nạp cần bằng với nghịch
đảo cửa tương quan điện nạp, trong khi đó cần chỉnh nguồn điện dẫn bằng với giá
trị trong phương trình (1.11).
Hệ số tạp âm ứng với lựa chọn này được suy ra trực tiếp khi thay thế (1.10),
(1.11) vào (1.9)
Fmin  1  2 Rn [Gopt  Gc ]  1  2 Rn [

Gu
 Gc  Gc ]
Rn

(1.12)

Ngoài ra cịn có thể biểu diễn hệ số tạp âm qua Fmin và nguồn dẫn nạp:
F  Fmin 

Rn
[(Gs  Gopt ) 2  ( Bs  Bopt ) 2 ]
Gs

(1.13)

Bản chất của việc cực tiểu hóa hệ số tạp âm có phần nào giống với cực đại hóa
cơng suất truyền, nguồn dẫn nạp trong hai trường hợp trên thường khác nhau như
trên phương trình (1.12) và (1.13). Kết quả là nếu tối ưu về tạp âm thì phải chịu
thiệt về hệ số khuếch đại và ngược lại.

16


1.6 Hệ số tạp âm và nhiệt độ
Ngoài hệ số ồn, hai tham số đặc trưng cho các linh kiện điện tử thường được
đề cập trong giáo trình đó là hệ số tạp âm tính theo decibel (dB) và nhiệt độ tác
động lên tạp âm của linh kiện đó.
NF (dB)
0.5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.5
2.0
2.5
3.0
3.5

F
1.122
1.148

1.175
1.202
1.230
1.259
1.288
1.318
1.413
1.585
1.778
1.995
2.239
Bảng 1: Bảng quy đổi hệ số tạp âm (dB)

TN(oK)
35.4
43.0
50.7
58.7
66.8
75.1
83.6
92.3
120
170
226
289
359

1.7 Xây dựng mơ hình mạng hai cực
Để hiểu rõ các đặc tính của thiết kế LNA dải hẹp, trước hết cần xây dựng mơ

hình tạp âm cho transistor lưỡng cực. Để phép phân tích được dễ dàng và thuận
tiện trong việc tìm hiểu cặn kẽ thiết kế, cần giả định một số trường hợp đơn giản
mà không làm sai lệnh nghiêm trọng phép đo khi linh kiện hoạt động với tần số đủ
thấp. Với các tần số cao hơn, những đặc tính linh kiện như hệ số khuếch đại bị suy
giảm nhanh chóng …

17


Hình 1.4 Mơ hình tạp âm cho tranzitor lưỡng cực
Mỗi lớp tiếp giáp của transistor lưỡng cực gây ồn nổ (ồn Shottky), đặc
trueng bởi nguồn dòng song song mà mật độ phổ trung binhg 2qIDC (IDC là giá trị
dòng phân cực qua vùng chuyển tiếp). Dòng ồn nổ từ hai vùng chuyển tiếp có thể
xem như khơng liên quan tới hầu hết các kết quả thực nghiệm, vì vậy có thể bỏ
qua các tác dụng của nó trong các tính toán tiếp theo, điều này cho phép cộng vào
trực tiếp công suất tạp âm. Đây là dạng chồng chất gây bởi tính độc lập thống kê
của nguồn tạp âm.
Ngồi sự tạo thành ồn nổ (không thể triệt tiêu được trong các thiết kế khuếch
đại tạp âm thấp), cịn có một nguồn tạo ồn nhiệt là điện trở base, rb. Loại ồ này
gây bởi chuỗi nuồn thế có mật độ trung binhg 4kTrb. Với cơng nghệ hiện nay, thì
ồn nhiệt linh kiện bán dẫn thường lớn hơn nhiều so với tạp âm gây bởi emitter hay
base, do vậy có thể bỏ qua. Giá trị rb trong các bản thiết kế là một giá trị mà người
thiết kế không bao giờ mong muốn, ngoài việc phát sinh ồn nhiệt (làm giảm hệ số
tạp âm của hệ thống) như trên thì sự xuất hiện của giá trị này sẽ ảnh hưởng không
tốt đến giá trị trở kháng nguồn vào tối ưu. Mơ hình transistor tín hiệu nhỏ (hình
1.4) tuy đơn giản nhưng lại có thể biểu diễn được các ảnh hưởng đặc biệt quan
trọng khi đo hệ số tạp của bộ khuếch đại lưỡng cực. Từ mơ hình trên có thể thiết
lập biểu thức tính tốn chính xác cho hệ số tạp của một bộ khuếch đại và hơn nữa,
tính tốn được giá trị nguồn trở kháng tối ưu.

18


Hình 1.5 Mơ hình để tính tốn giá trị tạp âm
F=Tổng công suất tạp âm lối ra/ công suất tạp âm lối ra gây bởi nguồn nhiễu
(xét ở nhiệt độ 290oK)

(1.14)

Để sử dụng công thức trên, cần nối nguồn trở kháng (ồn nhiệt) vào mạch ở
hình 1.4 rồi đo từng thành phần (hình 1.5). Đây là trường hợp ngắn mạch nhưng
thực tế trở kháng lối ra khác 0. Tuy nhiên từ (1.14) dễ dàng nhận thấy có thể nhận
trở tải collector cho cả tử và mẫu và cuối cùng có thể khử giá trị này.
Phương pháp thông dụng hơn là khử điện dung collector – base (Cµ) để
thuận tiện cho việc phân tích. Khi trở kháng tải collector nhỏ, giá trị điện dung này
không gây can nhiễu lớn đến phép đo. Trong các trường hợp thơng thường, khi
tính đến trở tải collector bất kỳ, bỏ qua Cµ sẽ dẫn đến sai số đáng kể. Sai số lớn
nhất khi đo nguồn điện trở dẫn đến giá trị hệ số tạp chất nỏ nhất, do vậy phụ thuộc
vào cấu tạo trở tải, nguồn điện trở lý tưởng có thể biến thiên lên xuống.
1.8 Bộ LNA dải hẹp
Những mục trước đã phân tích và tìm hiểu được rằng các thiết kế tạp âm
thấp phụ thuộc nhiều vào việc chọn lựa giá trí nguồn trở kháng vào tối ưu. Hơn
nữa, trở kháng lối vào transistor cao tần mang tính chất dung kháng, vì vậy khi
phối hợp trở kháng với đường dây 50Ω mà không làm giảm hệ số tạp âm của mạch
là vấn đề rất khó khăn. Phối hợp trở kháng vào ra (trở kháng thuần trở) gần như là

19


bắt buộc trong các thiết kế khuếch đại tạp âm thấp, chính vì thế trong phần này

chúng tạp âm cũng sẽ tập trung nghiên cứu.

Hình 1.6 Sơ đồ khuếch đại kiểu emitter chung dùng cuộn cảm triệt nhiễu
Một phương pháp khác để tạo nguồn trở kháng lối vào thực không làm suy
giảm hệ số tạp âm là sử dụng mạch khuếch đại emitter chung triệt nhiễu dùng cuộn
cảm. Phương pháp này có thể dùng cho các mạch khuếch đại dùng transistor hay
FET.

Hình 1.7 Sơ đồ thiết kế LNA dải hẹp
Suy hao điện dung có thể gây ra hiện tượng điện trở âm đối trở kháng lối
vào gây ra mất ổn định trong thiết kế. Chính vì thế, mọi điện dung ký sinh từ

20


emitter tới đất sẽ làm lệch giá trị trở kháng thực hiện bởi phương pháp suy hao
điện cảm. Điều quan trong là thành phần điện trở trong trường hợp này không gây
ồn nhiệt như các loại thông thường khác bởi thành phần thuần điện kháng về bản
chất không gây nhiễu. Chúng ta có thể lợi dụng đặc tính này để cung cấp nguồn
trở kháng lối vào lý thuyết không làm ảnh hưởng đến NF của bộ khuếch đại.
Tuy nhiên do trở kháng lối vào chỉ là thuần trở tại một giá trị tần số (khi xảy
ra cộng hưởng), vì vậy phương pháp này chỉ áp dụng với các thiết kế dải hẹp. May
mắn là có rất nhiều trường hợp mà trong đó thiết kế dải hẹp khơng chỉ được chấp
nhận mà cịn được sử dụng hiệu quả, vì thế độ suy hao điện cảm chắc chắn là một
phương pháp thiết kế đem lại hiệu quả cao.
Giá trị điện cảm Le được lựa chọn để tính trở kháng lối vào cần thiết (bằng
nguồn điện trở Rs). Tại tần số cộng hưởng trở kháng lối vào có tính chất thuần trở,
tuy nhiên để đảm bảo cho tính chất trên thì người ta thêm lối vào một giá trị cuộn
Lb. Ta có VBE có giá trị lớn gấp Q lần giá trị thế lối vào. Độ hỗ dẫn toàn phần Gm
trong trường hợp này sẽ là:

Gm  g m1Qin 

g m1
wT

w0 c ( Rs  wT L2 ) 2w0 Rs

(1.15)

Trong đó có thể sử dụng xấp xỉ gần đúng wT với tỷ số gm1/Cπ.
Các bước thiết kế là tương đối dễ hiểu. Đầu tiên chọn dịng phân cực để có
được hệ số khuếch đại và hệ số tạp âm yêu cầu rồi tính toán nguồn trở tối ưu sao
cho hệ số khuếch đại và hệ số tạp âm là nhở nhất. Tiếp đó đưa vào một độ suy hao
điện cảm đủ để cung cấp một trở kháng lối vào mà phần thực bằng với giá trị nguồn
trở tối ưu, chỉnh tiếp phần ảo của nguồn trở kháng đưa vào mạch tín hiệu gốc để
loại bỏ các thành phần ký sinh, từ đó tạo nên cộng hưởng lặp lối vào. Cuối cùng
thêm vào một mạng phối hợp trở kháng phối hợp giữa tải 50Ω với trở kháng tối

21


ưu của bộ khuếch đại. mạng phối hợp trở kháng thường kết hợp với giá trị điện
cảm cần để tạo cộng hưởng lặp lối vào.
Chính do ảnh hưởng của các khung cộng hưởng của lối vào / ra, điều này
sẽ gây ra sự thay đổi trở kháng vào ra của bộ khuếch đại do vậy ảnh hưởng tới tần
số thiết kế. Sự thay đổi này thực sự là vấn đề mà người thiết kế cần phải chú ý.
Để xử lý vấn đề trên ta sử dụng mạch ghép Cascode. Trong những tình
huống phức tạp, người ta cần dùng đến một số tầng cascode mắc theo kiểu bazo
chung. Ngoài ra, giảm giá trị trở tải của tải collector cũng có thể giải quyết vấn đề,
song cũng đồng nghĩa với việc hệ số khuếch đại giảm. Vì vậy trong thiết kế thường

sử dụng kết hợp cả hai biện pháp trên, tận dụng tối đa ưu điểm của chúng làm tăng
phối hợp trở kháng và hạn chế đến mức thấp nhất những hiệu ứng khơng mong
đợi.

Hình 1.8 Thiết kế LNA dải hẹp dùng mạch dải
1.8.1 Suy hao do điện cảm emitter
Các thiết kế LNA dải hẹp chịu ảnh hưởng bởi cuộn cảm nối với emitter, vì
cuộn cảm này sẽ tạo ra trở kháng lối vào thực tại lối vào của transistor. Đối với tần
số cao, giá trị cuộn cảm emitter thường là rất nhỏ nên rất khó cho việc chế tạo.
Trong trường hợp này cần chú ý tới các thành phần cuộn cảm kí sinh, các thành

22


phần này có thể tác động lên lối vào của transistor làm cho giá trị của nó mang tính
chất dung kháng, vì thế người ta thường thêm vào các thành phần tụ ở lối vào trong
thiết kế để bù trừ thành phần ký sinh đó.
1.8.2 Tải Collector
Trong thiết kế thường tính đến trường hợp địi hỏi cộng hưởng tải collector,
tải này sẽ làm nhiệm vụ ghép cộng hưởng với tụ ra giúp tăng hệ số khuếch đại
(Gain) cho bộ khuếch đại. Ngoài ra, người ta cũng sử dụng bộ lọc để loại trừ các
tín hiệu khơng mong muốn.

Hình 1.9 Mạch LNA dải hẹp dùng phân áp cầu điện trở
Việc sự dụng tải này có thể dùng phần tử thụ động hoặc dùng mạch dải như
trong hình 1.10. Khi sử dụng mạch dải, nếu cần thiết có thể sử dụng một vài phương
pháp phối hợp trở kháng đặc biệt bằng cách chèn thêm các đường dây phụ dọc
theo đoạn mạch dải trên để thực hiện phối hợp trở kháng. Như vậy, trở kháng của
khung cộng hưởng sẽ đạt cực đại tại lối ra collector và đạt cực tiểu tại nguồn Vcc.
Tính chất của khung cộng hưởng có thể thay đổi bằng cách thay đổi trở

kháng của đường dây (thay đổi độ rộng đường dây mạch dải). Việc thay đổi độ

23


rộng đường dây cũng sẽ tác động tời tỷ số L/C của đường dây và do đó thay đổi
hệ số phẩm chất của khung cộng hưởng.
1.8.3 Phân cực
Có nhiều cách phân cực cho bộ khuếch đại hoạt động ở tần số thấp. Khi
phân cực cho transistor người ta có thể sử dụng mạch phân áp và thêm điện trở
giúp tăng tính ổn đinh cho mạch tại chân E của transistor cũng như tụ cách ly…
Tuy nhiên phương pháp này là khó có thể áp dụng đối với dải sóng cực ngắn do
ảnh hưởng của các thành phần kí sinh là rất khó kiểm sốt, và việc thiết kế cũng
trở nên khó khăn hơn. Việc sử dụng trở tại chân E với mục đích ổn định điểm làm
việc cho tranzitor thơng qua phản hồi âm, ta cũng có thể áp dụng phản hồi âm từ
C về E như trong hình 1.9.
Nếu bỏ qua dòng base, dòng chảy qua R1 và R2 là như nhau, bởi vậy điện
thế qua R2 phụ thuộc vào dạng của điện thế qua R1, qua đó phụ thuộc vào VBE.
Điện thế lối ra một chiều lúc này có dạng:
Vout  VBE (1 

R2
)
R1

(1.16)

VBE nhạy với nhiệt độ  Vout cũng thay đổi theo nhiệt độ. Tuy nhiên sự thay
đổi theo nhiệt độ này cũng không ảnh hưởng nhiều đến thiết kế nê vẫn có thể chấp
nhận.

Trong hình 1.9, trở tải collector R3 được cách ly bằng tụ CBFC, tụ này có tác
dụng là tụ nối đất cho tín hiệu xoay chiều. Chú ý cuối cùng trong áp dụng phương
pháp phân cực này là các điện trở phân áp phải được chọn đủ nhỏ khi có sự thay
đổi dòng base cũng làm thay đổi dòng qua collector, nếu điểm phân cực được thiết
kế không phụ thuộc vào thay đổi của dịng base, thì các u cầu về lựa chọn điện
trở này khác hẳn với các yêu cầu đối với tạp âm nhiệt của các điện trở phân áp này.

24