Nghiên cứu thiết kế bộ lọc số trong hệ thống đo lường trên công nghệ FPGA

TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI

BÁO CÁO TỔNG KẾT
ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN
NĂM HỌC 2020-2021

NGHIÊN CỨU THIẾT KẾ BỘ LỌC SỐ TRONG HỆ
THỐNG ĐO LƯỜNG TRÊN CÔNG NGHỆ FPGA

Sinh viên thực hiện
Bùi Văn Quyền

Lớp: KTĐT&THCN-K58

Khoa:Điện-Điện tử

Tạ Hữu Đức

Lớp: KTĐT&THCN-K58

Khoa:Điện-Điện tử

Trần Huy Hoàng

Lớp: KTĐT&THCN-K58

Khoa:Điện-Điện tử

Người hướng dẫn: TS. Đỗ Việt Hà

HÀ NỘI, 07/2021

TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI

BÁO CÁO TỔNG KẾT
ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN
NĂM 2021

NGHIÊN CỨU THIẾT KẾ BỘ LỌC SỐ TRONG HỆ
THỐNG ĐO LƯỜNG TRÊN CÔNG NGHỆ FPGA
Sinh viên thực hiện:
Bùi Văn Quyền

Nam, Nữ: Nam

Dân tộc: Kinh

Lớp: KTĐT&THCN-K58

Khoa: Điện- điện tử

Năm thứ:4

Ngành học: Kỹ thuật điện tử và tin học công nghiệp
Tạ Hữu Đức

Nam, Nữ: Nam

Dân tộc: Kinh

Lớp: KTĐT&THCN-K58

Khoa: Điện- điện tử

Năm thứ:4

Ngành học: Kỹ thuật điện tử và tin học cơng nghiệp
Trần Huy Hồng
Lớp: KTĐT&THCN-K58

Nam, Nữ: Nam

Dân tộc: Kinh

Khoa: Điện- điện tử

Ngành học: Kỹ thuật điện tử và tin học công nghiệp
Người hướng dẫn: TS. Đỗ Việt Hà

Hà Nội, 07/2021

Năm thứ:4


MỤC LỤC

4.2 Tại sao nên dùng FPGA trong khi có các DSP cực mạnh................................ 45
4.3 Ưu điểm FPGA cho các ứng dụng DSP hiệu suất cao ………………………..46
4.4 Điểm chuẩn BDTI - FPGA vs Bộ xử lý DSP …………………………………46
4.5 So sánh IP độc quyền và lõi mở FPGA hiệu suất cao…….…………………. 47

4.6 So sánh IP độc quyền và lõi mở FPGA chi phí thấp ….……………………....48
Chương V : Kết luận ……………………………………….………………………49

DANH MỤC TỪ VIẾT TẮT
ST
T
1

Từ viết tắt
ABEL

Nội dung
Advanced Boolean
Expression Language

Nghĩa tiếng Việt
Ngôn ngữ diễn tả đại số Bool
cao cấp.


2
3

ADC
AIM

4

ANSI

5
6

ASIC
ASSP

7
8

ATE
CAD

9
10
11

CAN
CBT
CDMA

12
13

CE
CLB

14
15

CLK

CICC

16
17

CMOS
CPLD

18

CSP

19

DCI

20

DRAM

21
22
23
24

DCM
DCM
DES
DRC

25
26
27
28
29

DSL
DSP
DTV
ECS
EDA

30

EDIF

31

EEPROM

32

EMI

Analog-to-Digital Converter
Advanced Interconnect
Matrix
American National Standards
Institute.
Application Specific IC

Application Specific Standard
Product
Automatic Test Equipment
Computer Aided Design
Controller Area Network
Computer Based Training
Code Division Multiple
Access
Clock Enable
Configurable Logic Block

Bộ chuyển đổi tương tự số.
Ma trận liên kết cao cấp .
Viện tiêu chuẩn quốc gia Hoa
kỳ.
IC ứng dụng chuyên biệt.
Sản phẩm tiêu chuẩn ứng dụng
chuyên biệt.
Thiết bị kiểm tra tự động.
Công cụ thiết kế được trợ giúp
bởi máy tính.
Bộ điều khiển mạng khu vực.
Huấn luyện dựa trên máy tính.
Sự phân chia mã đa truy cập.

Tín hiệu cho phép Clock.
Khối Logic cho phép định cấu
hình.
Clock Signal
Tín hiệu đồng hồ .

Custom Integrated Circuits
Hội thảo về mạch tích họp tuỳ
Conference
biến.
Complementary MOS
Cơng nghệ MOS cải tiến.
Complex Programmabe Logic Thiết bị logic cho phép lập trình
Device
phức tạp.
Chip Scale Packaging
Đóng gói theo kích thước
mỏng.
Digitally Controlled
Trở kháng điều khiển được số.
Impedance
Dynamic Random-Access
Bộ nhớ động truy xuất ngẫu
Memory
nhiên, còn gọi là RAM động
Digital Clock Manager
Bộ quản lý đồng hồ số.
Digital Control Managerment Giám sát điều khiển số.
Data Encryption Standard
Chuẩn mã hoá dữ liệu.
Design Rule Checker
Bộ kiểm tra quy tắc thiết kế
Đường thuê bao số.
Digital Subsciber Line
Đường dây thuê bao kỹ thuật số
Digital Signal Processor

Bộ xử lý tín hiệu số.
Digital Television
Truyền hình số.
Schematic Editor
Bộ soạn thảo sơ đồ nguyên lý .
Electronic Design
Hệ tự động thiết kế điện tử
Automation
Electronic Digital Interchange Định dạng trao đổi điện tử số.
Format.
Electrically Erasable
Bộ nhớ chỉ đọc lập trình và xố
Programmable Read-Onlyđược bằng điện
Memory.
Electromagnetic Interference, Nhiễu điện từ trường.


33

eSP

34

EPROM

35

FPGA

36

37
38

FAT
FIFO
FIR

39
40
41
42
43
44

FIT
FSM
fMAX
GPS
GTL
GTLP

45
46
47

GUI
HSTL
HDL

48

49

I/O
IBIS

50

IEEE

51
52

ILA
IOB

53
54
55

IP
IRL™
ISE

56

ISP

57

JEDEC

58

JTAG

59
60
61

LAN
LEC
LMG

62
63

LUT
LVCMOS

64

LVDS

emerging Standards and
Protocols
Erasable Programmable
Read-Only-Memory
Field-Programmable Gate
Array
File Allocation Table

First In First Out
Finite Impulse Respone
(Filter)
Failures in Time
Finite State Machine
Frequency Maximum
Global Positioning System
Gunning Transceiver Logic
Gunning Tranceiver Logic
Plus
Graphical User Interface
High Speed Tranceiver Logic
Hardware Description
Language
Input and Output
I/O Buffer Information
Specification
Institute of Electrical and
Electronic Engineers
Intergrated Logic Analyzer
Input Output Block

Sự nảy sinh các tiêu chuẩn và
giao thức.
Bộ nhớ chỉ đọc lập trình và xố
được.
Ma trận cổng lập trình được
theo hàng.
Bảng cấp phát File.
Vào trước ra trước.

Đáp ứng xung hữu hạn.
Lỗi thời gian.
Máy trạng thái hữu hạn.
Tần số cực đại
Hệ thống định vị tồn cầu.
Bộ dị tìm logic thu phát
Bộ dị tìm logic thu phát cải
tiến.
Giao tiếp đồ hoạ người dùng.
Logic thu phát tốc độ cao.
Ngôn ngữ mô tả phần cứng
Đầu vào, ra
Thông tin chi tiết bộ đệm vào
ra.
Hiệp hội các Kỹ sư Điện và

Điện tử
Bộ phân tích logic được tích
hợp.
Intellectual Property
Khối vào ra
Internet Reconfigurable Logic Sở hữu trí tuệ.
Intergrated Software
Đơn vị logic cho phép định cấu
Enviroment
hình lại trên mạng Internet.
In System Programming
Mơi trường phần mềm được
tích hợp.
Joint Electron Device

Lập trình trong hệ thống.
Enginnering Council
Joint Test Advisory Group
Hiệp hội khoa học thiết bị điện
tử ghép nối.
Local Area Network
Nhóm tư vấn kiểm tra ghép nối.
Logic Equivalence Checker
Mạng cục bộ.
Logic Modeling Group
Bộ kiểm tra logic tương đương
Nhóm mẫu Logic.
Look Up Table
Bảng tra hay bộ tạo hàm logic
Low Voltage Complementary Lớp bán dẫn oxit kim loại bổ
Metal Oxide Semiconductor
xung điện áp thấp.
Low Voltage Differential
Tín hiệu vi sai điện áp thấp


66

Signaling
LVDSEXT Low Voltage Differential
signaling Extension
LVPECL
Low Voltage Positive Emitter

67

68

LVTTL
MAC

69
70

MAN
MUX

71
72

MOS
NGC

73
74
75

OE
OTP
PACE

76
77
78

PAL

PCB
PCI

79

PCMCIA

80
81

PLA
PLD

82

PPGA

83

PROM

84
85
86

RAM
ROM
SRAM

87

SRL16

88

SSTL

89

Tpd

90
91

UCF
vcco

65

Coupled Logic
Low Voltage Transitor To
Transitor Logic
Multiply and Accumulate
Metropolitan Area Network
Multiplexer
Metal-Oxide-Silicon
Native Generic Compiler
Output Enable
One Time Programmable
Pinout and Area Constraints

Editor
Programmable Array Logic
Printed Circuit Board
Peripheral Component
Interconnect
Personal Computer Memory
Card International
Association
Programmable Logic Array
Programmable Logic Device
Plastic
Pin-Grid Array
Programmable Read-OnlyMemory
Random-Access Memory
Read Only Memory
Static Random-Access
Memory
Shift Register LUT

Stub Series Terminated
Transceiver Logic
Time of Propagation Delay
(Through the Device)
User Constraints File
Voltage Current Controlled
Oscillator

Tín hiệu vi sai điện áp thấp mở
rộng.
Logic phối ghép Emiter dương

điện áp thấp.
Logic Transitor điện áp thấp.
Bộ nhân và tích luỹ
Mạng nội thị
Bộ chọn kênh
Kim loại-Oxit-Silic
Bộ biên dịch các tính chất
chung tự nhiên
Cho phép đầu ra
Cho phép lập trình một lần
Bộ soạn thảo gán vùng các chân
ra.
Logic mảng lập trình được
Bảng mạch in.
Liên kết phần tử ngoại vi.
Hiệp hội quốc gia về thẻ nhớ
máy tính các nhân.
Mảng logic lập trình được
Thiết bị logic lập trình được
Kiểu đóng gói hình chữ nhật,
hai hàng chân, bằng chất dẻo
tổng hợp
Bộ nhớ chỉ đọc lập trình được
Bộ nhớ truy xuất ngẫu nhiên
Bộ nhớ chỉ đọc
Bộ nhớ tĩnh truy xuất ngẫu
nhiên - còn gọi là RAM tĩnh
Bộ dịch LUT là phương pháp thay
thế cho mỗi bộ tạo chức năng, mà
mỗi bộ này là một bộ phận của

CLB.

Logic máy thu phát kết thúc
chuỗi phụ
Thời gian giữ chậm đường
truyền .
File rằng buộc người dùng.
Chuyển đổi điện áp dòng điện
được điều khiển bằng bộ dao


động.
92

VFM

93
94
95

VREF
vss
VHDL

96

VHSIC

97
98

WPU
XCITE

99
100

XST
ZIA

Variable Function Multiplexer Bộ chọn kênh cho phép biến
đổi.
Voltage Reference
Điện áp tham chiếu.
Visual Software Solution
Giải pháp phần mềm ảo
VHSIC Hardware Description Ngơn ngữ mơ tả phần cứng của
Language
mạch tích hợp tốc độ rất cao
Very High Speed Integrated
Mạch tích hợp tốc độ rất cao
Circuits
Weak Pull Up
Bộ treo tín hiệu ở mức yếu
Xilinx Controlled Impedance Kỹ thuật điều khiển trở kháng
Technology
của Xilinx
Xilinx Synthesis Technology Kỹ thuật tổng hợp của Xilinx
Zero Power Interconnect
Mảng các đường kết nối nguồn

Array
không.


Danh mục hình ảnh
Hình 1.1 : Đồ thị các tín hiệu liên tục.
Hình 1.2 : Đồ thị các tín hiệu rời rạc.
Hình 1.3 : Đồ thị tín hiệu số bốn bit và mã nhị phân của nó.
Hình 1.4 : Q trình số hóa tín hiệu liên tục.
Hình 1.5 : Sơ đồ khối của hệ xử lý số tín hiệu.
Hình 1.6 : Sơ đồ khối của hệ xử lý số.
Hình 1.7 : Sơ đồ khối của hệ xử lý số phức tạp
Hình 1.8 : Ký hiệu phần tử cộng.
Hình 1.9 : Ký hiệu phần tử nhân
Hình 1.10 : Ký hiệu phần tử nhân với hằng số.
Hình 1.11: Ký hiệu phần tử trễ đơn vị.
Hình 1.12 : Ký hiệu phần tử vượt trước đơn vị.
Hình 1.13: Sơ đồ khối hệ thống xử lý số
Hình 1.14: Sơ đồ DAC
Hình 1.15: Sơ đồ khối của ADC
Hình 1.16: Sơ đồ nguyên lý ADC.
Hình 1.17: Sơ đồ cấu trúc dạng chuẩn tắc 1 của hệ IIR đệ quy
Hình 1.18 : Sơ đồ cấu trúc dạng chuyển vị của hệ IIR đệ quy
Hình 1.19 : Sơ đồ cấu trúc dạng chuẩn tắc 2 của hệ IIR đệ quy
Hình 1.20 : Sơ đồ cấu trúc của hệ xử lý số FIR khơng đệ quy
Hình 1.21 : Sơ đồ cấu trúc hoặc thuật tốn của hệ xử lý số
Hình 2.1 Cấu trúc của PLA (Programmable Logic Array)
Hình 2.2 Cấu trúc của CPLD
Hình 2.3: Cấu trúc của FPGA
Hình 2.4 Cấu trúc SRAM FPGA ( SRAM Logic Cell)

Hình 2.5: Sơ đồ khối 1 module
Hình 3.1: Sơ đồ thiết kế của cơng cụ DSP Builder
Hình 3.2 : Mơ hình bộ lọc FIR bậc 4
Hình 3.3: Mơ hình bộ lọc thơng thấp FIR bậc 16
Hình 3.4: Tạo VHDL Test Bench
Hình 3.5: Tín hiệu sin tần số 0,4kHz; b. Tín hiệu sin tần số 0,8kHz……………..44


Hình 3.6: Tín hiệu sin tần số 0,4kHz đã lấy mẫu; b. Tín hiệu sin tần số 0,8kHz đã
lấy mẫu; c. Tín hiệu cộng trước khi lọc; d. Tín hiệu sau khi qua bộ lọc FIR thơng
thấp bậc 16
Hình 4.1: Giải pháp thơng dụng trong xử lý tín hiệu
Hình 4.2: Lợi thế về hiệu suất của Altera DSP
Hình 4.3. Kết quả điểm chuẩn BDTI trên hệ thống OFDM So sánh Stratix FPGA
và các bộ xử lý DSP khác
Hình 4.4 : Stratix II vs. So sánh hiệu suất tương đối IP và lõi mở của Virtex-4
Hình 4.5 : So sánh hiệu suất FPGA với chip khác


TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢI
---------------------------------------

THÔNG TIN KẾT QUẢ NGHIÊN CỨU CỦA ĐỀ TÀI
1. Thông tin chung:
- Tên đề tài: Nghiên cứu thiết kế bộ lọc số trong hệ thống đo lường trên công nghệ
FPGA.
Sinh viên thực hiện:
- Sinh viên thực hiện: Bùi Văn Quyền
Tạ Hữu Đức
Trần Huy Hoàng

- Lớp: KTĐT&THCN-K58
Năm thứ: 4
Người hướng dẫn: TS. Đỗ Việt Hà

Khoa: Điện-Điện tử
Số năm đào tạo: 4,5

2. Mục tiêu đề tài:
- Nghiên cứu các vấn đề xử lý tín hiệu số và ứng dụng phần mềm thực hiện được các
bộ lọc.
3. Yêu cầu đề tài:
- Thực hiển được bộ lọc số FIR, IIR trên FPGA ứng dụng trong hệ thống đo lường
4. Kết quả nghiên cứu:
- Chương trình máy tính thực hiện bộ lọc trên FPGA

Ngày

tháng 07 năm 2021

Sinh viên chịu trách nhiệm chính
thực hiện đề tài
(ký, họ và tên)

Nhận xét của người hướng dẫn về những đóng góp khoa học của sinh viên thực
hiện đề tài (phần này do người hướng dẫn ghi):


…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………………………………

…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………………………………
……………………….
…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………………………………
…………………………………………………………………

Hà Nội, Ngày

tháng

năm 2021

Người hướng dẫn
(ký, họ và tên)


MỞ ĐẦU
1.Tổng quan về nghiên cứu
Cùng với sự phát triển của khoa học cơng nghệ, u cầu về độ chính xác và tốc độ
xử lý trong kỹ thuật đo lường ngày càng địi hỏi cao hơn. Điều đó khơng chỉ xuất phát từ
yêu cầu kỹ thuật của các hệ thống thiết bị hiện đại mà còn từ nhu cầu về lợi ích kinh tế và
những địi hỏi ngày càng khắt khe của người tiêu dùng.
Thiết bị đo lường số được phát triển trên nền tảng kỹ thuật số và công nghệ chế tạo
vi mạch đã cải thiện đáng kể các chỉ tiêu về độ tin cậy, độ chính xác và tốc độ đo so với
các thiết bị đo tương tự. Sự ra đời của cơng nghệ mảng các cổng có thể lập trình theo các

lĩnh vực Field Programmable Gate Array (viết tắt là FPGA) đã, đang mở ra triển vọng
mới trong thiết kế, chế tạo các thiết bị đo lường hiện đại với các vi mạch tổ hợp. Với kết
cấu linh động có khả năng lập trình nên thực hiện thiết bị đo lường số trên một vi mạch tổ
hợp FPGA cho phép nâng cao tốc độ xử lý tín hiệu trong thời gian thực.
Thiết bị đo số với công nghệ FPGA khơng chỉ giải quyết tốt bài tốn về tính kinh
tế, do tính mềm dẻo trong thiết kế và giá thành ngày càng giảm với sự phát triển của cơng
nghệ tích hợp, mà cịn đáp ứng được các chỉ tiêu kỹ thuật cao.
2. Lý do chọn đề tài
Vì chúng em vừa học xong mơn hệ thống số lập trình có liên quan tới phần FPGA
và trong kì tới (kỳ 2 năm 4) chúng em có học thêm mơn thiết kế thiết bị đo có liên quan
tới đề tài này nên thuận gió đẩy thuyền, chọn ln đề tài này.

3.Mục tiêu của đề tài
Mục tiêu của đề tài là nghiên cứu các vấn đề sai số và xử lý sai số trong đo lường,
cũng như nghiên cứu các thiết bị phần cứng và phần mềm hệ phát triển FPGA. Từ đó ứng
dụng cơng nghệ FPGA để xây dựng bộ lọc số FIR, IIR cho thiết bị đo lường số.


13

Chương I:Tổng Quan Về Tín Hiệu Và Chọn Lọc Tín Hiệu
Chương một trình bày các khái niệm cơ bản về tín hiệu và hệ xử lý tín hiệu nói
chung, cũng như tín hiệu số và hệ xử lý số nói riêng, các cách biểu diễn tín hiệu số và
hệ xử lý số, phương pháp biến đổi tín hiệu tương tự sang tín hiệu số và ngược lại,
phương pháp phân tích và xử lý hệ thống số. Nó là chương bổ trợ về mặt lý thuyết
cũng như chỉ ra vị trí của bộ lọc số trong hệ thống xử lý tín hiệu số, là cơ sở và là tiền
đề cho các chương sau này..

1.1.Tín hiệu tương tự (Analog) và tín hiệu số (Digital).
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu

Để xác định đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số,
trước hết cần nắm được các khái niệm và thuật ngữ cơ bản về tín hiệu và các hệ xử lý
tín hiệu.
1.1.1.1. Khái niệm và phân loại tín hiệu:

1. Khái niệm về tín hiệu : Tín hiệu là một dạng vật chất có một đại lượng vật
lỷ được biến đổi theo quy luật của tin tức.
Có nhiều loại tín hiệu khác nhau, ví dụ như các tín hiệu âm thanh, ánh sáng, sóng
âm, sóng điện từ, tín hiệu điện,... Mỗi lĩnh vực kỹ thuật thường sử dụng một số loại tín
hiệu nhất định. Trong các lĩnh vực có ứng dụng kỹ thuật điện tử, người ta thường sử
dụng tín hiệu điện và sóng điện từ, với đại lượng mang tin tức có thể là điện áp, dịng
điện, tần số hoặc góc pha. Mỗi loại tín hiệu khác nhau có những tham số đặc trưng
riêng, tuy nhiên tất cả các loại tín hiệu đều có các tham số cơ bản là độ lớn (giá trị),
năng lượng và cơng suất, chính các tham số đó nói lên bản chất vật chất của tín hiệu .
Tín hiệu được biểu diễn dưới dạng hàm của biến thời gian x(t), hoặc hàm của biến tần
số X(f) hay X(cư).
2. Phân loại tín hiệu: Theo dạng của biến thời gian t và giá trị hàm số x(t),
người ta phân loại tín hiệu như sau :
* Tín hiệu liên tục x(t) là tỉn hiệu có biến thời gian t liên tục.
Tín hiệu liên tục xác định liên tục theo thời gian, với giá trị hàm số có thể biến thiên
liên tục hoặc được lượng tử hóa, và có thể tồn tại các điểm gián đoạn loại một hoặc
loại hai.
Trên hình 1.1 a là đồ thị của tín hiệu liên tục có giá trị liên tục. Trên hình l.lb là đồ


14
thị của tín hiệu liên tục có giá trị lượng tử hóa từ tín hiệu trên hình l.la. Trên hình l.lc là
đồ thị của tín hiệu liên tục có giá trị gián đoạn loại một.

Hình 1.1 : Đồ thị các tín hiệu liên tục.

* Tín hiệu rời rạc x(nT) là tín hiệu có biến thịi gian gián đoạn t = nT.
Tín hiệu rời rạc chỉ xác định ở những thời điểm gián đoạn t = nT, không xác định
trong các khoảng thời gian ở giữa hai điểm gián đoạn.
Có thể biến đổi tín hiệu liên tục x(t) thành tín hiệu rời rạc x(nT), q trình đó được
gọi là rời rạc hóa tín hiệu liên tục. Định lý lấy mẫu là co sở để thực hiện rời rạc hóa tín
hiệu liên tục mà không làm thay đổi thông tin mang trong nó. Q trình rời rạc hóa tín
hiệu liên tục cịn được gọi là quá trình lấy mẫu.
Trên hình 1.2a là đồ thị của tín hiệu rời rạc có giá trị liên tục (có thể nhận giá trị bất
kỳ tại mỗi thời điểm rời rạc). Trên hình 1.2b là tín hiệu rời rạc có giá trị được lượng tử
hóa từ tín hiệu trên hình 1.2a

*

Hình 1.2 : Đồ thị các tín hiệu rời rạc.
Tín hiệu lượng tử là tín hiệu chỉ nhận các giá trị xác định bằng số nguyên lần

một giá trị cơ sở gọi là giá trị lượng tử.
Quá trình làm trịn tín hiệu có giá trị liên tục hoặc gián đoạn thành tín hiệu lượng tử
được gọi là q trình lượng tử hóa.
Trên hình l.lb là tín hiệu liên tục được lượng tử hóa từ tín hiệu trên hình l.la. Trên
hình 1.2b là tín hiệu rời rạc được lượng tử hóa từ tín hiệu trên hình 1.2a..


15
*

Tín hiệu tương tự là tín hiệu liên tục có giả trị liên tục hoặc lượng tử.

Nhiều tài liệu gọi tín hiệu tương tự theo tiếng Anh là tín hiệu

Analog. Các tín hiệu liên tục trên hình 1.la và 1.Ib là tín hiệu tương tự.
*

Tín hiệu xung là tín hiệu có giá trị hàm số đoạn loại một.

Tín hiệu xung có thể là tín hiệu liên tục hoặc rời rạc. Trên hình l.lc là tín hiệu xung
liên tục một cực tính, cịn trên hình 1.2 là các tín hiệu xung rời rạc.
*

Tín hiệu số là một nhỏm xung được mã hóa theo giá trị lượng tử của tỉn hiệu tại

các thời điếm rời rạc cách đều nhau.
Mỗi xung của tín hiệu số biểu thị một bít của từ mã, nó chỉ có hai mức điện áp, mức
thấp là giá trị logic “0” , mức cao là giá trị logic “1”.
Số xung (số bít) của tín hiệu số là độ dài của từ mã. Tín hiệu số có 8 bít được gọi là
một byte, cịn tín hiệu số có 16 bít bằng hai byte được gọi là một từ (hoặc gọi theo
tiếng Anh là word).
Nhiều tài liệu gọi tín hiệu số theo tiếng Anh là tín hiệu Digital. Tín hiệu số thường
được mã hóa theo mã nhị phân (Binary Code), mã cơ số tám (Octal Code), mã cơ số
mười sáu (Hexadecimal Code), mã nhị thập phân (Binary Coded Decimal), mã ASCII
(American Standard Code for Information Interchange)....
Giá trị mã của tín hiệu số được gọi là số liệu (Data), nó chính là thơng tin chứa
đựng trong tín hiệu. Vậy số liệu là ánh xạ của tín hiệu số, do đó các tác động lên số
liệu cũng chính là tác động lên tín hiệu.
Trên hình 1.3 là đồ thị của tín hiệu số 4 bít có giá trị mã nhị phân tại thời điểm 07 là
0110 , tại ưià 1100, tại 27Tà 1101 ,....

Hình 1.3 : Đồ thị tín hiệu số bốn bit và mã nhị phân của nó.
Như vậy, tín hiệu số là tín hiệu rời rạc, có giá trị lượng tử và được mã hóa. Do đó có
thể biến đổi tín hiệu liên tục thành tín hiệu số, q trình đó được gọi là số hóa tín hiệu

16
liên tục. Q trình số hóa tín hiệu liên tục được thực hiện qua 3 bước là :
- Rời rạc hóa tín hiệu liên tục, hay cịn gọi là lấy mẫu.
- Lượng tử hóa giá trị các mẫu.
- Mã hóa giá trị lượng tử của các mẫu

Trên hình 1.4 mơ tả q trình số hóa các tín hiệu tương tự và tín hiệu xung thành tín
hiệu số 4 bít. Khi số hóa tín hiệu tương tự sẽ gây ra sai số lượng tử (xem hình 1.4a),
nhưng khi số hóa tín hiệu xung thì ngồi sai số lượng tử cịn có sai số về pha (xem
hình 1.4b).

Hình 1.4 : Quá trình số hóa tín hiệu liên tục.
Cả ba bước của q trình số hóa tín hiệu liên tục được thực hiện trên bộ biến đổi
tương tự số, viết tắt là ADC {Analog Digital Converter).
Để biến đổi tín hiệu số thành tín hiệu tương tự, sử dụng bộ biến đổi số tương tự,
viết tắt là DAC {Digital Analog Converter). Tín hiệu tương tự ở đầu ra của DAC có
giá trị lượng tử như trên hình 1.Ib .
1.1.1.2. Khái niệm và phân loại hệ xử lý tín hiệu
1. Khái niệm về xử lý tín hiệu và hệ xử lý tín hiệu:

* Xử lý tín hiệu là thực hiện các tác động lên tín hiệu như khuyếch đại, suy giảm,
chọn lọc, biến đổi, khôi phục .... giá trị và dạng của tín hiệu.


17
* Hệ xử lý tín hiệu là các mạch điện, các thiết bị, các hệ thống dùng đế xử lý tín
hiệu.
Vậy xử lý tín hiệu đồng nghĩa với gia cơng tín hiệu, và hệ xử lý tín hiệu thực

hiện các tác động lên tín hiệu theo một quy luật nhất định.Hệ xử lý tín hiệu có thể chỉ
là một mạch điện đơn giản, cũng có thể là những thiết bị hoặc hệ thống phức tạp.
Mỗi hệ xử lý tín hiệu cho dù là đơn giản hay phức tạp đều có những đặc thù riêng
phụ thuộc vào loại tín hiệu mà nó xử lý. Các loại tín hiệu khác nhau cần có các hệ xử
lý tín hiệu khác nhau. Vì thế, việc phân tích và tổng hợp các hệ xử lý tín hiệu ln gắn
liền với việc nghiên cứu và phân tích loại tín hiệu mà nó xử lý.
2. Phân loại các hệ xử lý tín hiệu

Các hệ xử lý tín hiệu được phân loại theo nhiều cách khác nhau, ở đây trình bầy
cách phân loại theo tín hiệu mà nó xử lý.
Hệ tương tự : (Analog System) Là các mạch, thiết bị và hệ thống đế xử lỷ tín hiệu

*

tương tự.
Nhiều tài liệu gọi hệ tương tự theo tiếng Anh là hệ Analog.
Hệ xung : (Impulse System) Là các mạch, thiết bị và hệ thống đế xử lý tỉn hiệu

*

xung.
Hệ xung cịn có thể được gọi là hệ gián đoạn theo thời gian (Discrete-Time System).
*

Hệ số : (Digital System) Là các mạch, thiết bị và hệ thống để xử lỷ tín hiệu số.

Các hệ số khơng có máy tính hoặc hệ thống vi xử lý, chỉ thực hiện xử lý tín hiệu số
bằng mạch phần cứng, thường được gọi là các mạch logic hoặc mạch số.
Các hệ số thực hiện xử lý tín hiệu số bằng phần mềm cần có máy tính hoặc hệ thống
vi xử lý. về thực chất, việc xử lý tín hiệu số bằng phần mềm là xử lý các dãy số liệu,

tức là xử lý số. Vì thế, có thể coi các chương trình chạy trên máy tính là các hệ xử lý
số liệu.
Trong lĩnh vực xử lý tín hiệu số, người ta thường sử dụng thuật ngữ “ hệ xử lý tín
hiệu so “ (Digital Signal Processing System), hay ngắn gọn là ” hệ xử lỷ so “ (Digital
Processing System). Để ngắn gọn và bao hàm cả hệ xử lý tín hiệu số lẫn hệ xử lý số
liệu, ở đây ta dùng thuật ngữ “ hệ xử lý số “.


18
*

Hệ xử lý số tín hiệu : (Digital Processing System of Signal) Hệ xử lý số tín hiệu

là các mạch, thiết bị và hệ thống để xử lý cả tín hiệu số lẫn tín hiệu tương tự bằng
phương pháp số. Như vậy, hệ xử lý số tín hiệu bao gồm cả hệ tương tự và hệ xử lý số.

Hình 1.5 : Sơ đồ khối của hệ xử lý số tín hiệu.

Sơ đồ khối của hệ xử lý số tín hiệu trên hình 1.5, trong đó phần tương tự 1 để xử lý
tín hiệu tương tự. Tín hiệu tương tự sau khi được số hóa bởi ADC trở thành tín hiệu số,
và sẽ được xử lý bởi phần xử lý số.
DAC thực hiện biến đổi tín hiệu số thành tín hiệu tương tự, và nó được xử lý tiếp
bằng phần tương tự 2. Như vậy, ADC và DAC là các phần tử nối ghép giữa phần
tương tự và phần số của các hệ xử lý số tín hiệu. Trong nhiều trường hợp, tín hiệu
tương tự sau khi đã được xử lý số không cần biến đổi trở về dạng tương tự, hệ xử lý số
tín hiệu như vậy sẽ khơng có bộ biến đổi DAC và phần tương tự 2.
Đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số là các hệ xử lý số,
cũng như tín hiệu số và các dãy số liệu.
1.1.1.3. Tín hiệu số và các tham số cơ bản của nó.
1. Biểu diễn và phân loại tín hiệu số:

* Biểu diễn tín hiệu số
Tín hiệu số là hàm của biến thời gian rời rạc x(nT), trong đó n là số ngun, cịn T
là chu kỳ rời rạc. Để thuận tiện cho việc xây dựng các thuật tốn xử lý tín hiệu số,
người ta chuẩn hóa biến thời gian rời rạc nT theo chu kỳ T, nghĩa là sử dụng biến n
= (nT/T). Khi đó, tín hiệu số x(nT) được biểu diễn thành dạng dãy số x(n), do đó có
thể sử dụng các biểu diễn của dãy số để biểu diễn tín hiệu số, cũng như sử dụng các
phép toán của dãy số để thực hiện tính tốn và xây dựng các thuật tốn xử lý tín
hiệu số.
Giống như dãy số x(n), tín hiệu số có thể được biểu diễn dưới các dạng hàm số,
bảng số liệu, đồ thị và dãy số liệu. Người ta thường sử dụng biểu diễn tín hiệu số dưới
dạng dãy số liệu có độ dài hữu hạn để xử lý tín hiệu số bằng các chương trình phần
mềm.


19
Các phép toán cơ bản được sử dụng trong xử lý tín hiệu số là cộng, nhân, nhân với
hằng số, và phép trễ. Phép dịch sớm có thể được sử dụng ở các hệ xử lý số bằng phần
mềm trong thời gian khơng thực.
* Phân loại tín hiệu số
Có thể phân loại tín hiệu số theo dạng của dãy x(n), như đã được
trình bầy ở 1.2. Một số loại tín hiệu số thường gặp là:
- Tín hiệu số xác định và ngẫu nhiên.
- Tín hiệu số tuần hồn và khơng tuần hồn.
- Tín hiệu số hữu hạn và vơ hạn.
- Tín hiệu số là dãy một phía.
- Tín hiệu số là dãy số thực.
- Tín hiệu số là dãy chẵn, và dãy lẻ.
- Tín hiệu số là dãy đối xứng, và dãy phản đối xứng.

Ngoài ra, theo giá trị năng lượng và cơng suất của tín hiệu số, người ta cịn phân
biệt hai loại tín hiệu số sau:
- Tín hiệu số năng lượng là tín hiệu số có năng lượng hữu hạn.
- Tín hiệu số cơng suất là tín hiệu số có cơng suất hữu hạn.
2. Các tham số cơ bản của tín hiệu số
*

Độ dài của tín hiệu số là khoảng thòi gian tồn tại của tỉn hiệu tỉnh bằng số

*

Giá trị trung bình của tín hiệu số bằng tống giá trị tất cả các mẫu chia cho độ

mẫu.
dài của tín hiệu.
Giá trị trung bình của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:
(1.1)
*

Năng lượng của tín hiệu số bằng tống bình phương giá trị tất cả các mẫu

của tín hiệu.
Năng lượng Ex của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:
(1.2)


20
*

Cơng suất trung bình của tín hiệu số bằng giả trị trung bình của năng lượng

tín hiệu trên một mẫu (bằng trung bình bình phương của tỉn hiệu).
Cơng suất trung bình của tín hiệu số x(n) được tính như sau:
Đối với tín hiệu số x(n) một phía hữu hạn có độ dài N:
(1.3)
1.1.2.Hệ xử lý số
1.1.2.1. Mô tả hệ xử lý số
Giống như đối với hệ tương tự, để nghiên cứu, phân tích hoặc tổng hợp các hệ
xử lý số, người ta coi hệ xử lý số là một hộp đen và mơ tả nó bằng quan hệ giữa tác
động trên đầu vào và phản ứng trên đầu ra của hệ, quan hệ đó được gọi là quan hệ vào
ra. Quan hệ vào ra của hệ xử lý số có thể được mơ tả bằng biểu thức tốn học, và
thơng qua nó có thể xây dựng được sơ đồ khối hoặc sơ đồ cấu trúc của hệ xử lý số.
1. Mô tả hệ xử lý số bằng quan hệ vào ra
Xét một hệ xử lý số có tác động x(n) và phản ứng y(n), khi đó quan hệ giữa
chúng có thể được mơ tả bằng hàm số tốn học F():
(1.4a)
Hoặc: (1.4b)
Theo (1.4) , phản ứng y(n) phụ thuộc vào dạng của hàm số F(). Dạng của hàm số
F() phản ảnh cấu trúc phần cứng hoặc thuật toán phần mềm của hệ xử lý số, vì thế ta
có thể dùng hàm số F() để mô tả hệ xử lý số. Quan hệ vào ra (1.4) có dạng tổng quát
cụ thể như sau :
(1.5)
Trong đó :
- Các thành phần của tác động với
- Các thành phần của phản ứng bị giữ chậm ary(n - r) với r (1 , ).
- Các hệ số ar và bk có thể bằng 0, có thể là hằng số, có thể phụ thuộc vào tác động

x(n), phản ứng y(n), hoặc biến thời gian rời rạc n.

2. Mô tả hệ xử lý số bằng sơ đồ khối
Hệ xử lý số có thể được mơ tả bằng sơ đồ khối như trên hình 1.6.


21

Hình 1.6 : Sơ đồ khối của hệ xử lý số.

Hệ xử lý số phức tạp có thể được mơ tả bằng sơ đồ khối với sự liên kết của
nhiều khối như trên hình 1.7.

Hình 1.7 : Sơ đồ khối của hệ xử lý số phức tạp

Nếu thay các biểu thức của sơ đồ khối trên bằng chức năng của các khối thì đó
là sơ đồ khối chức năng.
3. Mơ tả hệ xử lý số bằng sơ đồ cấu trúc:
Dựa trên quan hệ vào ra (1.4), cũng có thể mơ tả hệ xử lý số bằng sơ đồ cấu trúc,
ở đây, cần phân biệt sự khác nhau giữa sơ đồ khối và sơ đồ cấu trúc. Sơ đồ cấu trúc
gồm các phần tử cơ sở biểu diễn các phép toán trên các tín hiệu số hoặc dãy số liệu. Sơ
đồ khối có mỗi khối đặc trưng cho một cấu trúc lớn, mà chính nó có thể được mơ tả
bằng sơ đồ khối chi tiết hơn hoặc sơ đồ cấu trúc.
về phương diện phần cứng thì sơ đồ khối cho biết cấu trúc tổng thể của hệ xử lý
số, còn sơ đồ cấu trúc cho phép thiết kế và thực hiện một hệ xử lý số cụ thể. về phương
diện phần mềm thì sơ đồ khối chính là thuật tốn tổng quát của một chương trình xử lý
số liệu mà mỗi khối có thể xem như một chương trình con, cịn sơ đồ cấu trúc là thuật
toán chi tiết mà từ đó có thể viết được các dịng lệnh của một chương trình hoặc
chương trình con. Các phần tử cấu trúc được xây dựng trên cơ sở các phép toán đối với
các dãy số là cộng, nhân, nhân với hằng số, dịch trễ và dịch sớm.
1. Phần tử cộng : Phần tử cộng dùng để cộng hai hay nhiều tín hiệu số, nó là phần

tử khơng nhớ và được ký hiệu như trên hình 1.8.


22

Hình 1.8 : Ký hiệu phần tử cộng.

Mạch phần cứng có bộ cộng hai tín hiệu số như ở hình 1.8 a , chúng là vi mạch
cộng hai dãy số mã nhị phân 4 bit hoặc 8 bit.
2. Phần tử nhân : Phần tử nhân dùng để nhân hai hay nhiều tín hiệu số, nó là phần

tử khơng nhớ và được ký hiệu như trên hình 1.9.

Hình 1.9 : Ký hiệu phần tử nhân

Mạch phần cứng có bộ nhân hai tín hiệu số như ở hình 1.9a , chúng là vi mạch
nhân hai số mã nhị phân 4 bit hoặc 8 bit.
3. Phần tử nhân với hằng số : Phần tử nhân với hằng số dùng để nhân một tín hiệu

số với một hằng số, nó là phần tử khơng nhớ và được ký hiệu như trên hình 1.10

Hình 1.10 : Ký hiệu phần tử nhân với hằng số.

Để nhân tín hiệu số x(n) với hằng số a, sử dụng bộ nhân hai số với một đầu vào
là tín hiệu số x(n), còn đầu vào kia là giá trị mã của a.
4. Phần tử trễ đơn vị ĩ Phần tử trễ đơn vị dùng để giữ trễ tín hiệu số x(n) một mẫu,


23
nó là phần tử có nhớ và được ký hiệu như ở hình 1.11.

Hình 1.11: Ký hiệu phần tử trễ đơn vị.

Đối với mạch phần cứng, để thực hiện giữ trễ tín hiệu số x(n), người ta sử dụng
bộ ghi dịch, thanh ghi chốt hoặc bộ nhớ, chúng thường được sản xuất dưới dạng vi
mạch số 4 bit hoặc 8 bit.
5. Phần tử vượt trước đơn vị : Phần tử vượt trước đơn vị dùng để đẩy sớm tín hiệu số
một mẫu (đẩy nhanh một nhịp), nó là phần tử có nhớ và được ký hiệu như trên hình
1.12.

Hình 1.12 : Ký hiệu phần tử vượt trước đơn vị.

Phần tử vượt trước đơn vị là phần tử không thể thực hiện được trên thực tế, nên
khơng có mạch phần cứng, nó chỉ được dùng để mơ tả các hệ xử lý số là thuật toán
phần mềm.
Để xây dựng sơ đồ cấu trúc của hệ xử lý số, cần liên kết các phần tử cấu trúc cơ
sở theo dạng hàm số mô tả quan hệ vào ra của hệ.
1.2.2.2.

Phân loại hệ xử lý số theo quan hệ vào ra

Theo giá trị và tính chất của các hệ số ar và bk trong quan hệ vào ra tổng quát
1.5, người ta phân loại hệ xử lý số như dưới đây.
1. Hệ xử lý số khơng nhớ và có nhớ
Hệ xử lý số khơng nhớ là hệ có phản ứng chỉ phụ thuộc vào tác động ở cùng
thời điếm và có quan hệ vào ra :
(1.6)
Trong đó, hệ số có thể là hằng số, phụ thuộc vào x(n) hoặc n.
*

Hệ xử lỷ so có nhớ là hệ có phản ứng phụ thuộc vào tác động ở các thời điếm

hiện tại và quá khứ theo quan hệ vào ra 1.5.
Ví dụ : - Hệ xử lý số có quan hệ vào ra y(n) = n.x(n) là hệ không nhớ.


24
- Hệ xử lý số có quan hệ vào ra y(n) = 2x(n) + 3x(n -1) là hệ có nhớ.
2. Hệ xử lý số tuyến tính và phi tuyến
*

Hệ xử lý số tuyến tính là hệ có quan hệ bậc nhất giữa phản ứng và tác động,

đồng thời thỏa mãn nguyên lỷ xếp chồng.
*Hệ xử lý số phi tuyến là hệ không thỏa mãn một trong các điều kiện trên.
Quan hệ bậc nhất giữa phản ứng và tác động được phát biểu như sau : Hệ xử lý
số có quan hệ hệ bậc nhất giữa phản ứng và tác động, nếu và chỉ nếu tác động x(n)
gây ra phản ứng y(n), thì tác động a.x(n) gây ra phản ứng a.y(n), với a là hằng số.
Theo quan hệ bậc nhất giữa phản ứng và tác động, hệ xử lý số tuyến tính có
quan hệ vào ra thỏa mãn điều kiện :
Nếu:

F[x(n)] = y(n)

Thì:

F[a.x(n)] = a.F[x(n)] = a.y(n)

(1.7)

Hệ xử lý số có quan hệ vào ra không thỏa mãn (1.7) là hệ phi tuyến.
Nguyên lý xếp chồng được phát biểu như sau : Hệ xử lỷ số tuyến tỉnh dưới tác
động là xếp chồng của nhiều tác động xk(n) sẽ có phản ứng y(n) bằng xếp chồng của
các phản ứng do mỗi tác động thành phần gây ra.
Theo nguyên lý xếp chồng, hệ xử lý số tuyến tính có quan hệ vào ra thỏa mãn
điều kiện:
Nếu:
Thì: (1.8)
Hệ xử lý số có quan hệ vào ra không thỏa mãn (1.8) là hệ phi tuyến.
Rõ ràng, điều kiện (1.7) chỉ là một truờng họp riêng của điều kiện (1.8) khi m =
1, tức là nguyên lý xếp chồng đã bao hàm cả quan hệ bậc nhất, do đó có thể phát biểu:
Hệ xử lỷ số là hệ tuyến tỉnh nếu và chỉ nếu quan hệ vào ra của nó thỏa mãn
nguyên lỷ xếp chồng theo điều kiện (1.8).
Để thoả mãn điều kiện (1.8), thì hệ xử lý số tuyến tính phải có quan hệ vào ra
tổng quát 1.5 với tất cả các hệ số ar và bk không phụ thuộc vào tác động x(n) hoặc phản
ứngy(h), nhung có thể phụ thuộc vào biến thời gian rời rạc n.
3. Hệ xử lý số bất biến và không bất biến
* Hệ xử lý số bất biến là hệ có tác động x(n) dịch k mẫu thì phản ứngy(n) cũng chỉ
dịch cùng chiều k mẫu mà không bị biến đoi dạng.


25
Hệ xử lý số bất biến có quan hệ vào ra thỏa mãn điều kiện :
Nếu :
Thì:

F[xk (n)] = yk (n)
F[x(n - k)] = y(n - k)

(1.9)

Và hệ xử lý số có quan hệ vào ra thoả mãn (1.9) là hệ bất biến.
Để thoả mãn điều kiện (1.9), thì hệ xử lý số bất biến phải có quan hệ vào ra tổng
quát 1.5 với tất cả các hệ số ar và bk không phụ thuộc vào vào biến thời gian rời rạc n,
nhung có thể phụ thuộc tác động x(n) hoặc phản ứng y(n).
* Hệ xử lý số không bất biến là hệ có quan hệ vào ra khơng thỏa mãn điều kiện
(1.9).
4.Hệ xử lý số nhân quả và không nhân quả
*Hệ xử lý so nhân quả là hệ có phản ứng chỉ phụ thuộc vào tác động ở các thịi
diêm quả khứ và hiện tại, khơng phụ thuộc vào tác động ở các thời điểm tương lai.
Hệ xử lý số nhân quả luôn thỏa mãn điều kiện :
Nếu :

Tác động x(n) = 0 với mọi n
Thì:

Phản ứng y(n) = 0 với mọi n
(1-10)

Và hệ xử lý số có quan hệ vào ra thoả mãn (1.10) là hệ nhân quả.
Hiểu một cách nơm na thì hệ xử lý số nhân quả phải có tác động là ngun nhân
thì mới có phản ứng là kết quả, tức là phản ứng không thể xuất hiện trước tác động.
Để thoả mãn điều kiện (1.10), hệ xử lý số nhân quả phải có quan hệ vào ra 1.5
với các thành phần của tác động bk x(n -k) chỉ có k > 0 , do đó hệ xử lý số nhân quả có
quan hệ vào ra 1.5 với k0 và r 1 :
y(n) = F[x(n),…, x(n-k),…, y(n-r),…]

(1.11)

* Hệ xử lý số không nhân quả: Hệ xử lý số có phản ứng phụ thuộc vào tác động ở
các thời điêm tưoTỉg lai là hệ không nhân quả. Hệ khơng nhân quả có quan hệ vào ra
khơng thỏa mãn điều kiện (1.10).
Vì trong thời gian thực khơng thể biết được giá trị của tín hiệu ở tương lai, nên
không thể thực hiện được các hệ xử lý số không nhân quả. Tuy nhiên, trong trường
hợp giá trị của tín hiệu số đã được lưu giữ trong bộ nhớ của máy tính và q trình xử
lý số liệu khơng cần tiến hành trong thời gian thực, thì có thể thực hiện được hệ xử lý
số liệu không nhân quả. Như vậy, trên thực tế khơng có hệ xử lý tín hiệu số khơng