ĐỒ án ĐIỆN TỬ CƠ BẢN thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với kđ = 8

TRƯỜNG ĐAI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA ĐIỆN TỬ
-------------------------------------------------------

BÁO CÁO ĐỒ ÁN THUỘC HỌC PHẦN: ĐỒ ÁN ĐIỆN TỬ CƠ BẢN

Thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với Kđ = 8

Cán bộ hướng dẫn

: Th.S Lê Mạnh Long

Sinh viên thực hiện

: NGUYỄN THÀNH ĐẠT

Mã sinh viên

: 2018600429

Lớp: Điện tử 1- K13

Niên khóa - 2020


1
MỤC LỤC
MỤC LỤC 1
DANH MỤC TỪ VIẾT TẮT
3
DANH MỤC HÌNH ẢNH 4

DANH MỤC BẢNG BIỂU
5
LỜI CAM ĐOAN 6
LỜI CẢM ƠN
7
LỜI MỞ ĐẦU
8
CHƯƠNG 1. TỔNG QUAN VỀ BỘ ĐẾM
9
1.1. Đồ hình trạng thái
9
1.2. Các bước thiết kế bộ đếm
9
1.3. Các phần tử sử dụng trong bộ đếm. 9
1.3.1. Phần tử JK - FF 9
1.4. Các khối trong bộ đếm 11
1.4.1. Sơ đồ khối.
11
1.4.2. Khối tạo xung 11
1.4.3. Nguyên lý:
11
1.4.4. IC 7408 13
1.4.5. Khối bộ đếm
14
1.4.6. Khối giải mã LED 7 thanh
15
1.4.7. Khối hiển thị. 17
CHƯƠNG 2. TÍNH TỐN,THIẾT KẾ,MƠ PHỎNG 19
2.1. Thiết lập bộ đếm đồng bộ Kđ = 8 nghịch
19

2.1.1. Đồ hình trạng thái
19
2.1.2. Lập bảng mã hóa và bảng kích.
19
2.1.3. Tối thiểu các hàm kích – sử dụng bìa Cacno 20
2.2. Sơ đồ mạch thực hiện đếm. 21
2.3. Sơ đồ nguyên lý
21
2.4. Sơ đồ mạch in 22
2.5. Mô phỏng trên Proteus 22
CHƯƠNG 3. CHẾ TẠO, LẮP RÁP, THỬ NGHIỆM VÀ HIỆU CHỈNH
3.1. Mạch cắm trên bread board 23
3.2. Mạch in 26
3.3. Mạch chạy thực tế (đếm từ 7 về 0) 27
3.4. Xung tần số
31
3.5. Danh mục linh kiện 34

23


2
KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI
TÀI LIỆU THAM KHẢO
36

35


3

DANH MỤC TỪ VIẾT TẮT
Stt

Từ viết tắt

Từ chuyên ngành

Tiếng việt

1

CLK

Clock

Xung đồng hồ.

2

GND

Ground

Đất.

3

VCC

Voltage colector to
colector

Điện áp nguồn cung
cấp

4

FF

Flip flop

Phần tử có 2 trạng thái.

5

IC

Integrated circuit

Vi mạch tích hợp.

6

BCD

Binary Coded Decimal

Mã nhị phân.

7

R

Resistance

Điện trở.

8

C

capacitor

Tụ điện.


4

DANH MỤC HÌNH ẢNH
Hình 1.1. Mơ hình mơ tả sự chuyển đổi các trạng thái...................................................9
Hình 1.2. Phần tử JK-FF..............................................................................................10
Hình 1.3. Sơ đồ khối của bộ đếm.................................................................................11
Hình 1.4.Sơ đồ mạch tạo xung IC555..........................................................................11
Hình 1.5. Sơ đồ chân của IC 555.................................................................................12
Hình 1.6. Sơ đồ chân của IC7408................................................................................13
Hình 1.7. Sơ đồ cấu tạo chân IC 7473.........................................................................14
Hình 1.8. Sơ đồ bố trí chân IC 74LS47........................................................................16
Hình 1.9. Sơ đồ cấu tạo chân của LED 7 thanh...........................................................17
Hình 2.1. Đồ hình trạng thái của bộ đếm.....................................................................19

Hình 2.2. Sơ đồ mạch thực hiện đếm...........................................................................21
Hình 2.3.Sơ đồ nguyên lý............................................................................................21
Hình 2.4.Sơ đồ mạch in...............................................................................................22
Hình 2.5. Mơ phỏng trên Proteus.................................................................................22
Hình 3.1. Khảo sát trên bread board............................................................................23
Hình 3.2. Trạng thái 7..................................................................................................23
Hình 3.3. Trạng thái 6..................................................................................................24
Hình 3.4. Trạng thái 5..................................................................................................24
Hình 3.5. Trạng thái 4..................................................................................................24
Hình 3.6. Trạng thái 3..................................................................................................25
Hình 3.7. Trạng thái 2..................................................................................................25
Hình 3.8.Trạng thái 1...................................................................................................25
Hình 3.9. Trạng thái 0..................................................................................................26
Hình 3.10. Mạch in (trên PDF)....................................................................................26
Hình 3.11. Mạch in (thực tế)........................................................................................27
Hình 3.12. Trạng thái 7................................................................................................27
Hình 3.13. Trạng thái 6................................................................................................28
Hình 3.14. Trạng thái 5................................................................................................28
Hình 3.15. Trạng thái 4................................................................................................29
Hình 3.16. Trạng thái 3................................................................................................29
Hình 3.17. Trạng thái 2................................................................................................30
Hình 3.18. Trạng thái 1................................................................................................30
Hình 3.19. Trạng thái 0................................................................................................31
Hình 3.20. Xung tần số của IC555...............................................................................31
Hình 3.21.Xung tần số của IC555................................................................................32
Hình 3.22. Xung tần số ở chân 9 của IC7473(1)..........................................................32
Hình 3.23. Xung tần số ở chân 12 của IC7473(1)........................................................33
Hình 3.24. Xung tần số ở chân 12 của IC7473(2)........................................................33

5
DANH MỤC BẢNG BIỂU
Bảng 1.1. Bảng trạng thái của JK-FF...........................................................................10
Bảng 1.2. Bảng sự thật của IC7408..............................................................................13
Bảng 1.3. Bảng chân lý của IC 74LS73.......................................................................15
Bảng 1.4. Bảng giải mã IC 74LS47 cho LED 7 thanh.................................................17
Bảng 2.1. Bảng mã hóa mạch đếm nghịch đồng bộ Kđ = 8 nhị phân sử dụng JK-FF...19
Bảng 2.2. Bảng tối thiểu của J2....................................................................................20
Bảng 2.3. Bảng tối thiểu của K2...................................................................................20
Bảng 2.4. Bảng tối thiểu của J1....................................................................................20
Bảng 2.5. Bảng tối thiểu của K1...................................................................................20


6

LỜI CAM ĐOAN
Em xin cam đoan toàn bộ nội dung của báo cáo này là do em tự tìm hiểu, nghiên
cứu dưới sự hướng dẫn của thầy ThS Lê Mạnh Long. Nội dung báo cáo này không sao
chép và vi phạm bản quyền của bất kì cơng trình nghiên cứu nào. Mọi sự giúp đỡ cho
đồ án cơ bản này đã được cảm ơn và các thơng tin trích dẫn đã được ghi nguồn gốc rõ
ràng.
Nếu lời cam đoan không đúng em xin chịu hoàn toàn trách nhiệm.
Hà Nội, Ngày 11 tháng 12 năm 2020
Sinh viên

Nguyễn Thành Đạt


7

LỜI CẢM ƠN
Em xin được gửi lời cảm ơn chân thành đến quý thầy cô trong khoa Điện tử Trường Đại học Công nghiệp Hà Nội đã giảng dạy và truyển đạt kiến thức chun
ngành để em có thể hồn thành đồ án điện tử cơ bản một cách tốt nhất trong thời gian
qua.
Đặc biệt em xin gửi lời cảm ơn sâu sắc tới thầy ThS. Lê Mạnh Long người đã
tận tình hướng dẫn, giúp đỡ cũng như tạo mọi điều kiện thuận lợi nhất để em có thể
thực hiện và hoàn thành tốt đồ án cơ bản đúng thời hạn
Mặc dù trong q trình thực hiện đã có nhiều cố gắng và nỗi lực, xong do kiến
thức cũng như khả năng bản thân còn hạn chế nên trong quá trình làm đồ án điện tử cơ
bản khơng thể tránh khỏi những thiếu sót,… Em rất mong nhận được những góp ý, chỉ
dẫn của q thầy cơ và các bạn sinh viên.
Em xin chân thành cảm ơn!

Nguyễn Thành Đạt


8
LỜI MỞ ĐẦU
Lý do chọn đề tài
Hiện nay, khoa học cơng nghệ đang phát triển một cách nhanh chóng trong
những năm gần đây, đặc biệt là ngành kỹ thuật điện-điện tử. Sự xuất hiện của các vi
mạch, IC số tổng hợp đã giúp cho kích thước mạch nhỏ gọn, tiện lợi hơn.Trải qua sự
phát triển của khoa học công nghệ, giờ đây chúng ta đã chế tạo ra rất nhiều loại tần số
phục vụ trong ngành điện tử viễn thông, cơng nghệ thơng tin, tự động hóa… Bên cạnh
đó với việc thiết kế được các mạch đếm có ứng dụng rộng rãi trong thực tế nó giúp con
người tự động hóa một số ngành cơng nghiệp.
Với những kiến thức được học trên lớp và tìm hiểu thực tế, em đã hồn thành đồ
án mơn học với nội dung “Thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với Kđ = 8”.
Đối tượng nghiên cứu
Đối tượng nghiên cứu là thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với K đ = 8

dùng để đếm số xung Ck đưa vào hoặc thể hiện số trạng thái có thể có của ngõ ra
Mục đích nghiên cứu
Đếm số xung Ck đưa vào và thể hiện số trạng thái có thể có của ngõ ra (đếm
nghịch từ 7 về 0). Hơn thế nữa giúp em phát triển bản thân, có sự tìm tòi ứng dụng của
đề tài vào thực tiễn.
Chứng minh khả năng và sự hiểu biết cũng như những kiến thức đã được dạy từ
thầy cơ trong nhà trường để hồn thiện đề tài của mình
Phạm vi nghiên cứu
Đề tài thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với K đ = 8 sẽ đi sâu vào
những vấn đề chính sau đây:
- Đếm số xung Ck đưa vào và thể hiện số trạng thái có thể có của ngõ ra (đếm
nghịch từ 7 về 0).
- Tìm hiểu về bộ đếm dùng JK-FF.
Ý nghĩa khoa học và thực tiễn của đề tài
Hệ thống số ngày nay người ta sử dụng khá nhiều loại mạch đếm, có thể dùng
đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian …và rõ ràng chúng là các
mạch logic nên chính xác và dễ dàng thiết kế hơn nhiều so với các mạch tương tự.
Với đề tài” Thiết kế bộ đếm nghịch, đồng bộ, mã nhị phân với K đ = 8” đồ án của
em gồm những nội dung sau:
Chương 1: Tổng quan về bộ đếm.
Chương 2: Tính tốn, thiết kế mơ phỏng
Chương 3: Chế tạo, lắp ráp, thử nghiệm và hiệu chỉnh


9
CHƯƠNG 1.
TỔNG QUAN VỀ BỘ ĐẾM
1.1.Đồ hình trạng thái
Đồ hình là mơ hình mơ tả sự chuyển đổi các trạng thái trong hay chính là mơ tả
hoạt động của bộ đếm.

Hình 1.1. Mơ hình mơ tả sự chuyển đổi các trạng thái
Khi khơng có tín hiệu vào đếm (

mạch giữ nguyên trạng thái ban đầu (i

hiệu vào đếm (Xđ) mạch sẽ chuyển đến trạng thái kế tiếp(i

)

).

Khi bộ đếm ở trạng thái SKđ-1 nếu tác động một tín hiệu vào đếm thì bộ đếm sẽ trở
về trạng thái ban đầu S0 và khi đó đồng thời xuất hiện tín hiệu ra một lần duy nhất.
Trong trường hợp cần hiển thị trạng thái của bộ đếm thì phải dùng thêm mạch
giải mã.
1.2.Các bước thiết kế bộ đếm
- Bước 1: Xác định các u cầu của bài tốn
Phân tích u cầu bài tìm ra số trạng thái trong.
- Bước 2: Lập đồ hình trạng thái
Căn cứ vào yêu cầu của bộ đếm cần thiết kế như: hệ số đếm và một số các u
cầu khác để xây dựng đồ hình mơ tả hoạt động của bộ đếm.
- Bước 3: Xác định số phần tử nhớ cần sử dụng, mã hóa các trạng thái trong của bộ đếm
theo mã đã cho.
- Bước 4: Xác định hàm kích của các FF và hàm ra
Dựa vào bảng chuyển đổi trạng thái, bảng ra để xác định
phương trình kích cho các FF và các phương trình hàm ra.
- Bước 5: Vẽ sơ đồ thực hiện
Từ các phương trình đầu vào kích các FF và phương trình
hàm ra đưa ra sơ đồ mạch thực hiện.

10
1.3.Các phần tử sử dụng trong bộ đếm.
1.3.1.Phần tử JK - FF
Định nghĩa: Là phần tử có hai đầu vào điều khiển và hai đầu ra. Đầu vào J đóng
vai trị thiết lập, đầu vào K đóng vai trị xố.
JK = 00 FF giữ nguyên trạng thái cũ
JK = 01 FF luôn chuyển đến trạng thái 0
JK = 10 FF luôn chuyển đến trạng thái 1
JK = 11 FF đảo trạng thái
Q

J
JK-FF
K
Hình 1.2. Phần tử JK-FF

Bảng 1.1. Bảng trạng thái của JK-FF

Phương trình đặc trưng: Qn + 1 = J+ Qn
J

Q

Q
K


11

Sơ đồ cấu trúc của JK – FF sử dụng NAND

1.4.Các khối trong bộ đếm
1.4.1.Sơ đồ khối.
Khối tạo
Xung clock

Khối bộ
đếm

Mã BCD

Khối giải
mã Led 7
thanh

Khối hiển
thị

Hình 1.2. Sơ đồ khối của bộ đếm
1.4.2.Khối tạo xung
Khối tạo xung có chức năng tạo ra xung nhịp chuẩn để kích cho bộ đếm hoạt
động ở sườn âm.
Có thể dùng Transistor hoặc IC … để tạo xung nhưng thông thường ta dùng
mạch dao động tạo xung sử dụng IC LM555.

Hình 1.3.Sơ đồ mạch tạo xung IC555
1.4.3.Nguyên lý:
+ VCC cung cấp cho IC có thể sử dụng từ 4,5V đến 15V.
+ Tụ

từ chân 5 xuống mass là cố định.


12
+ Khi thay đổi điện trở R1, R2 và giá trị tụ C sẽ thu được dao động có
tần số và độ rộng xung theo ý muốn theo công thức:

Trong đó

T : Thời gian của một chu kỳ tồn phần tính bằng (s)
f : Tần số dao động tính bằng Hz
R1, R2 : Điện trở
C: Tụ điện
Cấu tạo IC 555:

Hình 1.4. Sơ đồ chân của IC 555
IC555 gồm có 8 chân :
+ Chân số 1 (GND): Dùng để nối GND để lấy dòng cấp cho IC hay chân còn gọi
là chân chung.
+ Chân số 2 (TRIGGER): Đây là chân đầu vào thấp hơn điện áp so sánh và được
dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.
+ Chân số 3 (OUTPUT): Chân này là chân dùng để lấy tín hiệu ra logic. Trạng
thái của tín hiệu ra được xác định theo mức 0 và 1. Mức 1 là mức cao tương ứng với
gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng trong thực tế
mức 0 này trong khoảng từ (0.35 -> 0.75V).
+ Chân số 4 (RESET): Định mức trạng thái ra. Khi chân số 4 nối mass thì ngõ ra
ở mức thấp. Cịn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp
trên chân 2 và 6. Nếu trong mạch để tạo được dao động thường hay nối chân này lên
VCC.

+ Chân số 5 (CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn trong
IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài cho nối GND. Để giảm
trừ nhiễu người ta thường nối chân số 5 xuống GND thông qua tụ điện từ 0.01uF đến
0.1uF các tụ này lọc nhiễu và giữ cho điện áp chuẩn được ổn định.


13
+ Chân số 6 (THRESHOLD): Là một trong những chân đầu vào so sánh điện áp
khác và cũng được dùng như 1 chân chốt.
+ Chân số 7 (DISCHAGER): Có thể xem chân này như 1 khóa điện tử và chịu
điều khiển bỡi tầng logic của chân 3. Khi chân 3 ở mức áp thấp thì khóa này đóng lại.
Ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng như 1
tầng dao động.
+ Chân số 8 (Vcc): Đây là chân cung cấp áp và dịng cho IC hoạt động. Nó được
cấp điện áp từ 2V 18V.
1.4.4. IC 7408
IC7408 là 1 trong các IC số thơng dụng trong các mạch số. Hình dáng của các
chân IC

Trong IC này có tổng cộng 4 cổng AND. Thứ tự các chân như sau

Hình 1.5. Sơ đồ chân của IC7408
+ Chân 1,2,4,5,9,10,12,13 lần lượt là các ngõ vào của 4 bộ cổng
AND theo từng cặp.
+ Chân 3,6,8,11 lần lượt là các ngõ ra của 4 bộ cổng AND đó.
+ Chân 14 nối nguồn VCC với mức điện áp hoạt động giới hạn
cho phép từ 4,5V đến 5,5V.Thường thì điện áp trung bình khoảng
5V thì hoạt động tốt nhất.
+ Chân 7 nối mass.
Bảng 1.2. Bảng sự thật của IC7408

Out
put

Input
nA

nB

nY


14
H

H

L

H
X

X

L

L
L

H = mức điện áp cao
L = mức điện áp thấp

X = chân cấm
1.4.5.Khối bộ đếm
Sử dụng IC 74LS73

Sơ đồ cấu tạo chân IC 7473

Hình 1.6. Sơ đồ cấu tạo chân IC 7473
+ Chân 4 (chân VCC) đây là chân  cấp nguồn VCC (5V)  để cho Ic hoạt động
nếu lớn quá Ic có thể bị chết và nhỏ q Ic sẽ khơng làm việc.
+ Chân 11(chân GND) là chân  nối Mass để tạo dịng điện nếu chân này khơng
nối mass hoặc để hở thì Ic sẽ khơng làm việc và khi đó dẫn tới mạch sẽ không hoạt
động.
+ Chân 3,14,7,10 (chân K1,J1,K2,J2) là các chân tín hiệu vào IC. Các chân này sẽ
ln thay đổi trạng thái và khi kết hợp với xung CLOCK nó sẽ cho ra ngõ Q và

theo

ý muốn của người thiết kế.
+ Chân 1,5 (chân CLK) là chân xung CLOCK của Trigger. Ở đây nó sẽ tích cực
ở sườn xuống của xung nghĩa là nó sẽ làm việc trong khoảng thời gian xung từ mức
cao chuyển xuống mức thấp. Cịn khi ta cấp mức cao hoặc mức thấp thì nó sẽ khơng


15
làm việc
+ Chân 2,6 (chân CLR)  là chân Clear có nhiệm vụ xoa trạng thái về 0 ở đây nó
tích cực ở mức thấp nếu ta nối nó xuống mass thì nó sẽ hoạt động cịn nếu nối lên mức
cao nó sẽ không hoạt động .
+ Chân 12,9 (chân Q1,Q2) là chân ra ở trạng thái bình thường của Trigger JK
+ Chân 13,8 (chân đảo ) chân ra ở trạng tháo đảo với chân 12,9 .

Bảng 1.3. Bảng chân lý của IC 74LS73

1: là mức cao
0: là mức thấp
1.4.6.Khối giải mã LED 7 thanh
Mạch giải mã sử dụng IC 74LS47

Đây là IC khá đơn giản dùng để chuyển tín hiệu từ số nhị phân ở ngõ vào sang
led 7 đoạn .
Mạch giải là mạch có chức năng ngược lại với mạch mã hóa. Mục đích sử dụng
phổ biến nhất của mạch giải mã là làm sáng tỏ các đèn để hiển thị kết quả ở dạng chữ
số. Do đó nhiều loại đèn hiển thị và có nhiều loại mã số khác nhau nên có nhiều mạch
giải mã khác nhau.


16
IC 74LS47 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã BCD sang led
7 đoạn là mạch giải mã phức tạp vì mạch phải cho nhiều ngõ ra lên cao hoặc xuống
thấp (tùy vào loại đèn led là anode hay catod chung) để làm các đèn cần thiết sáng nên
các số hoặc ký tự. IC 74LS47 là loại IC tác động ở mức thấp có ngõ ra cực thu để hở
và khả năng nhận dòng đủ cao để thúc trực tiếp các đèn led 7 đoạn loại anod chung. IC
7447 hoạt động ở mức thấp
Để IC hoạt động ta kết nối chân 16(Vcc) với nguồn 5V, chân 8 nối với mas. Ngõ
vào có 4 chân là 7,1,2,6 tương ứng với A,B,C,D.
Sơ đồ bố trí chân IC 74LS47:

Hình 1.7. Sơ đồ bố trí chân IC 74LS47
Các số thập phân được giải mã như sau:
Chức năng của IC 7447 là bộ giải mã và kích thích hiển thị, trong đó các chân
A0, A1, A2, A3 là các chân đầu vào mã BCD trong đó A3 có trọng số lớn nhất. Các

chân đầu ra a, b, c, d, e, f, g tích cực mức thấp được nối với Led 7 thanh loại Anot
chung.
Chức năng từng chân như sau:
+ Chân 1, 2, 6, 7: chân dữ liệu BCD vào dữ liệu này được lấy từ xung
đếm.
+ Chân 9, 10, 11, 12, 13, 14, 15: Các chân ra tác động tích cực mức
thấp và được nối với Led 7 thanh theo các chân tương ứng.
+ Chân 8: nối Mass
+ Chân 16: Chân nối nguồn Vcc=5V.
+ Chân 3, 4: có thể nố lên Vcc
+ Chân 5: Ngõ vào xóa sóng RBI có thể không nối hoặc nối lên cao
khi không được dùng để xóa số 0 (số 0 ở trước số có nghĩa hoặc số 0
thừa bên trái dấu chấm thập phân).


17

1.4.7.Khối hiển thị.
Sử dung LED 7 thanh:

Hình 1.8. Sơ đồ cấu tạo chân của LED 7 thanh
Có hai loại Led 7 thanh thông thường là Anod chung và Catod chung. Vì IC
74LS47 có ngõ ra tích cực mức thấp nên ở đây ta sử dụng Led 7 thanh loại Anod
chung.
Cấu tạo:
+ Chân 3, 8 nối với Vcc.
+ Chân 5: hiển thị dấu chấm thập phân
+ Các chân 1(e), 2(d), 4(c), 6(b), 7(a), 9(f), 10(g) được nối với các
chân tương ứng của IC 74LS47
Các từ mã đầu vào của BCD quyết định số được hiển thị, nhưng do cấu trúc của

các Led a, b, …g mà giá trị đầu ra bộ giải mã được xác định sao cho:
+ Mức logic thấp 0 (L): Led sáng.
+ Mức logic cao 1 (H): Led tắt.
Bảng 1.4. Bảng giải mã IC 74LS47 cho LED 7 thanh
A
0
0
0
0
0

Mã BCD
B
C
0
0
0
0
0
1
0
1
1
0

D
0
1
0
1

0

a
0
1
0
0
1

b
0
0
0
0
0

Led 7 thanh
c
d
e
0
0
0
0
1
1
1
0
0
0

0
1
0
1
1

f
0
1
1
1
0

g
1
1
0
0
0

Hiển
thị
0
1
2
3
4


18

0
0
0
1
1

1
0
1
0
1
0
0
1
0
0
5
1
1
0
1
1
0
0
0
0
0
6
1
1

1
0
0
0
1
1
1
1
7
0
0
0
0
0
0
0
0
0
0
8
0
0
1
0
0
0
1
1
0
0

9
Cần chú ý với điện áp Vcc 5V trở lên hạn dịng phải tính sao cho mỗi thanh của
Led hiển thị có dịng từ 10mA 20mA


19

CHƯƠNG 2.
TÍNH TỐN,THIẾT KẾ,MƠ PHỎNG
2.1.Thiết lập bộ đếm đồng bộ Kđ= 8 nghịch
2.1.1.Đồ hình trạng thái

Hình 2.9. Đồ hình trạng thái của bộ đếm
Xác định số FF:
Vì hệ đếm có Kđ = 8 nên phải sử dụng 3FF vì 3FF mã hóa được 8 trạng thái
=>Chọn 3 JK-FF
2.1.2.Lập bảng mã hóa và bảng kích.
Bảng 2.5. Bảng mã hóa mạch đếm nghịch đồng bộ Kđ = 8 nhị phân sử dụng JK-FF
tn

tn+1

FF

Q2

Q1

Q0

Q2

Q1

Q0

J2

K2

J1

K1

J0

K0

0

0

0

1

1

1

1

X

1

X

1

X

0

0

1

0

0

0

0

X

0

X

X

1

0

1

0

0

0

1

0

X

X

1

1

X

0

1

1

0

1

0

0

X

X

0

X

1

1

0

0

0

1

1

X

1

1

X

1

X

1

0

1

1

0

0

X

0

0

X

X

1

1

1

0

1

0

1

X

0

X

1

1

X

1

1

1

1

1

0

X

0

X

0

X

1

20
2.1.3.Tối thiểu các hàm kích – sử dụng bìa Karnaugh
Bảng 2.6. Bảng tối thiểu của J2
J2
Q1Q0
Q2

00

0

1

1

X

01

11

10

X

X

X

J2=

Bảng 2.7. Bảng tối thiểu của K2
K2
Q1Q0
Q2

0

00

01

11

10

X

X

X

X

1

1

K2 =

Bảng 2.8. Bảng tối thiểu của J1
J1
Q1Q0
Q2

00

01

1

0
1

11
X

1

X

10
X
X

J1=
Bảng 2.9. Bảng tối thiểu của K1
K1
Q1Q0
Q2

0
1

00
X
X
K1 =

01
X
X

11

10
1
1


21
Từ bảng kích nhận thấy J0=K0=1 (Vì tất cả các giá trị đều =1&X).
2.2.Sơ đồ mạch thực hiện đếm.

Hình 2.10. Sơ đồ mạch thực hiện đếm
2.3.Sơ đồ nguyên lý

Hình 2.11.Sơ đồ nguyên lý

22
2.4.Sơ đồ mạch in

Hình 2.12.Sơ đồ mạch in
2.5.Mơ phỏng trên Proteus

Hình 2.13. Mơ phỏng trên Proteus


23

CHƯƠNG 3.
CHẾ TẠO, LẮP RÁP, THỬ NGHIỆM VÀ HIỆU CHỈNH
3.1.Mạch cắm trên bread board

Hình 3.14. Khảo sát trên bread board

Hình 3.15. Trạng thái 7


24

Hình 3.16. Trạng thái 6

Hình 3.17. Trạng thái 5

Hình 3.18. Trạng thái 4