Bao cao thuc tap dien tu so tuan5
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (807.13 KB, 21 trang )
VIET NAM NATIONAL UNIVERSITY
UNIVERSITY OF ENGINEERING AND TECHNOLOGY
********
BÁO CÁO THỰC NGHIỆM TUẦN 5
MÔN: THỰC TẬP ĐIỆN TỬ SỐ
BÀI 5:CÁC SƠ ĐỒ LOGIC CƠ BẢN (3) CÁC BỘ PHÂN
KÊNH VÀ HỢP KÊNH
PHẦN 2: THỰC NGHIỆM
I. Bộ chuyển mạch hợp kênh và phân kênh
1.1. Cấp nguồn +5V cho mảng sơ đồ D5-1.
1.2. Bộ hợp kênh 1 bit (2 : 1) dùng cổng logic: Hình D5.1a
1.2.1. Nối mạch của sơ đồ D5-1a (IC1) với các mạch của DTLAB201N như sau:
• Lối vào (Input): nối với bộ công tắc DATA & SWITCHES của DTLAB-201N
- Nối lối vào A với công tắc logic LS7.
- Nối lối vào B với công tắc logic LS8.
- Nối lối vào S (chọn kênh) với chốt TTL/ cơng tắc logic DS1.
• Lối ra (Output): Nối với LED của bộ chỉ thị logic (LOGIC INDICATORS) của
DTLAB-201N.
- Nối lối ra Y với LED15.
Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn LED
tắt mức ra là thấp (0). Ghi kết quả vào bảng D5-1, trong đó cột trạng thái ghi 0 hoặc 1
theo chỉ thị của LED tương ứng.
Căn cứ nguyên lý hoạt động của sơ đồ, ghi mã kênh vào A hoặc B vào cột ký hiệu theo
lối vào. Kiểm tra sự trùng hợp giá trị trạng thái theo các hàng tương ứng của cột.
Bảng D5-1:
LS7
A
Lối vào - Input
LS8
B
DS1
S
1
1
0
0
1
1
0
0
1
1
1
1
0
1
0
1
0
1
Lối ra - Output
Trạng thái
Ký hiệu theo
Y
lối vào (A/B)
0
1
1
0
1
1
B
A
B
A
B
A
Câu hỏi: Kiểm tra sự trùng hợp giá trị trạng thái theo các hàng tương ứng của cột:
- Ta thấy khi Y = 0, trạng thái lối ra sẽ tương ứng với trạng thái lối vào hiện tại
ở B.
- Khi Y= 1, trạng thái lối ra sẽ tương ứng với trạng thái lối vào hiện tại ở A.
1.3. Bộ hợp kênh 4 bit (2 : 1) dùng vi mạch chuyên dụng: Hình D5.1b.
1.3.1. Nối mạch của sơ đồ D5-1b (IC2) với các mạch của DTLAB201N như sau:
1.3.2. Đặt các cơng tắc logic LS7 ÷ LS8, DS1và DS2 tương ứng với các trạng thái ghi
trong bảng D5-2.
Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), Đèn
LED tắt mức ra là thấp (0). Ghi kết quả vào bảng D5-2, trong đó cột trạng thái ghi 0 hoặc
1 theo chỉ thị của LED tương ứng.
Bảng D5-2:
1
0
0
S
Lối vào - Input
1A 2A 3A
1B 2B 3B
4A
4B
x
0
1
x
1
0
x
1
0
x
1
0
x
1
0
x
0
1
x
0
1
x
0
1
x
0
1
Lối ra – Output
Trạng thái
Input(A/B)
1Y 2Y 3Y
4Y
0 0 0 0
X
1 1 1 1
A
0 0 0 0
B
Câu hỏi: Đặt máy phát xung CLOCK GENERATOR của thiết bị chính DTLAB-201 ở
chế độ phát với tần số 10 KHz. Sử dụng lối ra TTL của máy phát xung cho thí nghiệm.
Câu hỏi: Xác định xem lối ra Y có xung khi máy phát đang nối với kênh nào (A hay
B), tương ứng với giá trị S, ghi kết quả vào cột lối ra ký hiệu theo lối vào (A hoặc B)
Ở bài này Tín hiệu A( màu vàng – 10kHz), tín hiệu B ( vàng xanh – 11kHz) để lúc show
dễ phân biệt tín hiệu Y theo A hay B.
- Khi G = 1 thì Y khơng có tín hiệu:
- Khi G = 0, S = 1: Thì tín hiệu Y sẽ giống tín hiệu B
- Khi G = 0, S = 0: Thì tín hiệu Y sẽ giống tín hiệu A
1.4. Bộ hợp kênh (8 : 1) dùng vi mạch chuyên dụng: Hình D5.1c
1.4.1. Nối mạch của sơ đồ D5-1c (IC3) với các mạch của DTLAB201N như sau:
1.4.4. Đặt các cơng tắc logic DS1÷DS4 theo bảng D5-3, LS1 = 1, các LS2÷ 8 = 0. Tại
mỗi lần đặt, ghi trạng thái lối ra Y theo đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra
là cao (1), Đèn LED tắt mức ra là thấp (0). Làm tương tự như bước 1.4.4, khi lần lượt đặt
từng công tắc logic LS2÷LS8 = 1, các cơng tắc cịn lại = 0.
- LS1 = 1, các LS2÷ 8 = 0
1
A
x
B
x
C
x
LS1 – D0
1
Y
0
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS2 = 1, các cơng tắc cịn lại = 0
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
A
B
1
x
x
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS3 = 1, các cơng tắc cịn lại = 0
C
x
0
1
0
1
0
1
0
1
LS2 – D1
1
1
1
1
1
1
1
1
1
Y
0
0
0
0
0
1
0
0
0
A
B
1
x
x
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS4 = 1, các cơng tắc cịn lại = 0
C
x
0
1
0
1
0
1
0
1
LS3 – D2
1
1
1
1
1
1
1
1
1
Y
0
0
0
1
0
0
0
0
0
C
x
0
1
0
1
0
1
0
LS4 – D3
1
1
1
1
1
1
1
1
Y
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
A
x
0
0
0
0
1
1
1
B
x
0
0
1
1
0
0
1
0
1
1
- LS5 = 1, các cơng tắc cịn lại = 0
1
1
0
A
B
1
x
x
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS6 = 1, các cơng tắc cịn lại = 0
C
x
0
1
0
1
0
1
0
1
LS5 – D4
1
1
1
1
1
1
1
1
1
Y
0
0
1
0
0
0
0
0
0
A
B
1
x
x
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS7 = 1, các cơng tắc cịn lại = 0
C
x
0
1
0
1
0
1
0
1
LS3 – D5
1
1
1
1
1
1
1
1
1
Y
0
0
0
0
0
0
1
0
0
A
B
1
x
x
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
- LS8 = 1, các công tắc còn lại = 0
C
x
0
1
0
1
0
1
0
1
LS7 – D6
1
1
1
1
1
1
1
1
1
Y
0
0
0
0
1
0
0
0
0
C
x
0
1
LS8 – D7
1
1
1
Y
0
0
0
1
0
0
A
x
0
0
B
x
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
1
1
1
1
1
1
0
0
0
0
0
1
Kết luận:
- là tín hiệu enable, = 0 cho phép mạch hoạt động.
- A,B,C là các tín hiệu điều khiển:
A B C Y
0 0 0 D
0
1 0 0 D
1
0 1 0 D
2
1 1 0 D
3
0 0 1 D
4
1 0 1 D
5
0 1 1 D
6
1 1 1 D
7
Bổ sung:
- Các chân của IC 74LS251 gồm 1 chân enable, n chân điều khiển, 2 n chân tín hiệu vào, 2 chân
lối ra.
+ Chân !EN: Cho phép mạch hoạt động với !EN = 0. !EN = 1 khiến cho mạch k chạy.
+ Các chân A,B,C: Chọn tín hiệu từ 1 trong 8 lối vào để nối với lối ra Y
+ Các chân D0-D7: 8 tín hiệu lối vào
II. Bộ chuyển mạch phân kênh (Demultiplexer)
2.1. Cấp nguồn +5V cho mảng sơ đồ D5-2a.
2.2. Bộ phân kênh 1 bit (1 : 2) dùng cổng logic: Hình D5.2a
2.2.2. Đặt các công tắc logic LS8 và DS1 tương ứng với các trạng thái ghi trong bảng D54. Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn
LED tắt mức ra là thấp (0). Ghi kết quả vào bảng D5-4, trong đó cột trạng thái ghi 0 hoặc
1 theo chỉ thị của LED tương ứng.
Bảng D5-4
LỐI VÀO - INPUT
LS8
DS1
A
S
1
1
1
0
Trạng thái
Y1
0
1
LỐI RA – OUTPUT
Ký hiệu
Trạng thái
Y1
Y2
0
1
A
0
Ký hiệu
Y2
A
0
Câu hỏi: Căn cứ nguyên lý hoạt động của sơ đồ, ghi tên mã lối vào A cho kênh Y1 hoặc
Y2 vào cột kí hiệu theo lối vào. Kiểm tra sự trùng hợp giá trị trạng thái theo các hàng
tương ứng của cột.
- Lối vào S điều khiển lối ra Y1,Y2. Khi S = 1 (mức logic cao), Y2 =A, khi S = 0 (mức
logic thấp), Y1 = A
2.3. Bộ phân kênh (2 : 4) dùng vi mạch chuyên dụng: Hình D5.2b
2.3.1. Nối mạch của sơ đồ D5-2b (IC3) với các mạch của DTLAB201N như sau:
2.3.2. Đặt các cơng tắc logic LS1÷LS8, theo bảng D5-5. Theo dõi trạng thái đèn LED chỉ
thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), Đèn LED tắt mức ra là thấp (0). Ghi kết
quả vào bảng D5-5, trong đó cột trạng thái ghi 0 hoặc 1 theo chỉ thị của LED tương ứng.
Bảng D5-5
B
A
1C
1Y0
1Y1
1Y2
1Y3
x
x
1
x
1
1
1
1
0
0
0
1
0
1
1
1
0
1
0
1
1
0
1
1
1
0
0
1
1
1
0
1
1
1
0
1
1
1
1
0
x
x
x
0
1
1
1
1
B
A
2C
2Y0
2Y1
2Y2
2Y3
x
x
1
x
1
1
1
1
0
0
0
0
0
1
1
1
0
1
0
0
1
0
1
1
1
0
0
0
1
1
0
1
1
1
0
0
1
1
1
0
x
x
x
1
1
1
1
1
Kết luận:
- là tín hiệu enable , 1C là tín hiệu lối vào ứng với các lối ra 1Y0 1Y3
- là tín hiệu enable , 2C là tín hiệu lối vào ứng với các lối ra 2Y0 2Y3
- A,B là các tín hiệu điều khiển
A B
Y
0 0
1Y0 2Y0
1 0
1Y1 2Y1
0 1
1Y2 2Y2
1 1
1Y3 2Y3
Bổ sung:
74LS155 gồm 2 bộ tách kênh 1 sang 4, chúng có 2 ngõ chọn A,B chung. Bộ tách kênh đầu có
ngõ vào khơng đảo, cịn bộ tách kênh thứ hai có ngõ vào đảo. Với mỗi giá trị của A, B, ngõ ra 1Y
sẽ có duy nhất 1 đèn tắt ứng với mỗi trường hợp (do các ngõ ra đảo), đó chính là lối ra được
chọn để nối với nối vào 1C. Ngõ ra 2Y cũng tương tự như vậy.
III. Bộ chuyển mạch tương tự
3.1. Cấp nguồn +5V cho mảng sơ đồ D5-3
3.2. Máy phát xung CLOCK GENERATOR của thiết bị chính DTLAB-201 ở chế độ phát
với tần số 10 KHz. Sử dụng lối ra TTL của máy phát xung cho thí nghiệm.
3.3. Đặt thang đo thế lối vào của dao động ký ở 2V/cm. Đặt thời gian quét của dao động
ký ở 0.1ms/cm. Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dưới của màn dao
động ký. Sử dụng các nút chỉnh vị trí để tia dịch theo chiều X và Y về vị trí dễ quan sát.
3.4. Chuyển mạch tương tự riêng rẽ: Hình D5-3a.
3.4.1. Lối ra CMOS máy phát xung CLOCK GENERATOR, có biên độ chỉnh theo nguồn
0…+15V của thiết bị chính. Chỉnh nguồn biên độ xung ra ~ 100mV. Nối lối ra CMOS
máy phát với lối vào IC1 (hình D5-3a). Nối kênh 1 dao động ký với lối ra OUT1 để quan
sát tín hiệu lối ra
Nối chốt điều khiển C1 lần lượt với nguồn +5V và -5V. Quan sát và đo biên độ tín hiệu ra
khi C1 ở +5V và -5V. Thay đổi biên độ tín hiệu máy, đo biên độ tín hiệu ra tương ứng.
Ghi kết quả vào bảng D5-6. Chú ý: không vặn nguồn quá 5V.
C1 = +5V
C2 = -5V
Uin
Uout1
Uout1
100mV
100mV
10mV
1V
1V
100mV
2V
2V
180mV
3V
3V
270mV
4V
4V
360mV
3.4.2. Đổi chiều kênh truyền: Nối tín hiệu từ máy phát xung vào chân OUT1, nối dao
động ký vào chân IN1. Chân C1 nối nguồn +5V. Quan sát tín hiệu.
Câu hỏi: So sánh sự khác nhau của sơ đồ chuyển mạch tương tự với các bộ phân kênh
và hợp kênh số.
- Ta thấy với bộ chuyển mạch tương tự không cho tín hiệu ổn định như bộ chuyển
mạch số.
- Dạng tín hiệu ra bị phụ thuộc vào các linh kiện trong mạch và nguồn tín hiệu.
3.5. Bộ khuếch đại có hệ số khuếch đại thay đổi: Hình D5-3b
3.5.1. Nối công tắc xung PS1 A/TTL của DTLAB-201N với lối vào điều khiển của IC2,
hình D5-3b. Mỗi lần nhấn công tắc, xung TTL được T1 chuyển mức thành xung có biên
độ từ +5V đến -5V dùng để +1 vào bộ đếm có lối ra giải mã IC2. Trong bảng D5-7 mơ tả
trạng thái ra của bộ đếm IC2.
Bảng D5-7
Công tắc xung IC2/3
IC2/2
IC2/4
IC2/7
IC4/6
Số lần nhấn
TT
V
TT
V
TT
V
TT
V
Ura
K
1
1
+5
0
-5
0
-5
0
-5 937.5mV 0.1875
2
0
-5
1
+5
0
-5
0
-5
2.17V
0.434
3
0
-5
0
-5
1
+5
0
-5
3.7V
0.74
4
0
-5
0
-5
0
-5
1
+5 500mV
0.1
5
1
+5
0
-5
0
-5
0
-5 937.5mV 0.1875
Câu hỏi: thích nguyên tắc thay đổi hệ số khuếch đại của sơ đồ D5.3b.
- Khi ta bấm và thả button thế vào cổng lần lượt sẽ = +5V và -5V.
- Khi đó mạch sẽ sử dụng lần lượt các con IC chuyển mạch bằng cách phát tín hiệu
dương vào lần lượt chân C của các con IC1,2,3,4 làm thay đổi điện trở vào bộ khuếch đại
thuật toán. Mà
3.6. Bộ chuyển mạch tương tự 8→1 với điều khiển theo mã nhị phân: Hình D5.3c.
3.6.1 Nối các lối vào IC5 hình D5-3c với bộ cơng tắc DATA & SWITCHES của
DTLAB-201N.
3.6.2. Đặt các công tắc logic cấu hình bảng D5-8. Thay đổi Z (LS8) ở 2 giá trị 0 và 1.
Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), Đèn
LED tắt mức ra là thấp (0). Ghi kết quả vào bảng D5-8, trong đó cột trạng thái ghi 0 hoặc
1 theo chỉ thị của LED tương ứng.
Bảng D5-8
DS1 LS3
1
0
0
0
0
0
0
0
0
LS2
LS1
LS8
A2
A1
A0
Z
x
0
0
0
0
1
1
1
1
x
0
0
1
1
0
0
1
1
x
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
Kết luận:
- là tín hiệu Enable, = 0 cho phép mạch hoạt động.
- Z là tín hiệu lối vào, Y0→Y7 là các tín hiệu lối ra, A2, A1, A0 là các tín hiệu điều khiển. Với
mỗi trường hợp, chỉ có duy nhất một lối ra ở mức logic cao ( =1) và bằng lối vào Z.
3.6.3. Bộ hợp kênh
1
0
0
0
0
0
0
0
0
A
x
0
0
0
0
1
1
1
1
B
x
0
0
1
1
0
0
1
1
C
x
0
1
0
1
0
1
0
1
Z
x
A0
A4
A2
A6
A1
A5
A3
A7
- là tín hiệu Enable, = 0 cho phép mạch hoạt động.
- Z là tín hiệu lối ra, A0→A7 là các tín hiệu lối vào, A, B, C
là các tín hiệu điều khiển. Với mỗi trường hợp, các tín hiệu
điều khiển chọn 1 trong 8 lối vào để nối với lối ra Z. Lối ra Z
cho mức logic bằng lối vào được chọn
--Kết thúc--
