- 1 -
TRNG I HC HÀNG HI
KHOA CÔNG NGH THÔNG TIN
B MÔN K THUT MÁY TÍNH
BÀI GING MÔN HC
KIN TRÚC MÁY TÍNH
VÀ THIT B NGOI VI
Hi Phòng – 2009
- 2 -
MC LC
Chng I: GII THIU CHUNG
• LCH S PHÁT TRIN VÀ PHÂN LOI
1. Lch s phát trin
2. Phân loi máy tính
II. BIU DIN THÔNG TIN TRÊN MÁY TÍNH
H đm
3. Các loi mã
4. Biu din s nguyên theo mã nh phân
5. Biu din s thc theo mã nh phân.
6. Biu din các dng thông tin khác
III. CÁC LOI HÌNH MÁY TÍNH CÁ NHÂN.
Chng II: B X LÝ TRUNG TÂM
1. T chc b x lý
2. T chc thanh ghi
3. n v s hc và logic ALU (Arithmetic and logic unit)
4. n v điu khin CU(Control Unit)
5. Mt s m rng ca vi x lý máy tính cho đn ngày nay
6. BUS
Chng III:
H THNG NH
I. KHÁI QUÁT V H THNG NH CA MÁY TÍNH
II. PHÂN CP B NH
III. B NH BÁN DN
1. Các loi b nh bán dn
2. T chc b nh
IV. CACHE MEMORY
1. Nguyên tc (principle)
2. K thut ánh x b nh cache
IV. QUN LÝ B NH
1. Các k thut qun lý b nh
2. B nh o
3. S phân đon
V. K THUT GII MÃ A CH
1. Cu to mt vi mch nh
2. Gii mã đa ch cho b nh
3. Gii mã đa ch bng các mch NAND
4. Gii mã dùng mch gii mã kiu 74LS138
Chng IV: TP LNH VÀ CÁC MODE A CH
1. Tp lnh ca CPU
2. Các nhóm lnh ca CPU
3. Hp ng(Assembly)
4. Các Mode đa ch
Chng V: H THNG VÀO RA
I. GII THIU CHUNG
1. Các thit b ngoi vi
2. Modul vào ra
II. GHÉP NI MÁY TÍNH VI THIT B NGOI VI
1. Ghép ni ni tip
2. Ghép ni song song
- 3 -
III. CÁC PHNG PHÁP IU KHIN VÀO RA
1. Vào ra điu khin bng cách thm dò
2. Vào ra điu khin bng Ngt
3. Vào ra điu khin bng DMA
4. Khi điu khin DMAC
Chng VI: MÀN HÌNH
I. Nhng khái nim c bn
1. Nguyên lý ca phng pháp hin th hình nh video.
2. Nhng đc đim chung ca màn hình
II. Màn hình màu CRT (Cathod Ray Tube)
1. Cu to
2. Phng pháp quét dòng
Chng VII: BÀN PHÍM
1. Khái nim
2. K thut dò phím
Chng VIII: A
1. a t (Magetic)
2. a Quang (Optical Disk)
Chng IX: THIT B GHÉP NI VÀ TRUYN THÔNG
1. B chuyn đi tín hiu
2. Modem (Modulation - Demodulation)
3. Các chun giao tip
TÀI LIU THAM KHO
- 4 -
Chng I: GII THIU CHUNG
• LCH S PHÁT TRIN VÀ PHÂN LOI
1. Lch s phát trin
Nhiu th h trôi qua con ngi đã thc hin các phép toán vi các con s ch yu bng tay hay
bng các công c tính thô s (bng tính, thc tính ).
Nm 1943,John Mauchley và các hc trò ca ông đã ch to ra chic máy tính đin t đu tiên M -
chic máy tính đc đt tên là ENIAC (Electronic Numerial Itergrator And Calculator).Nó gm 18.000
đèn đ
in t, 1500 r le, nng 30 tn, tiêu th công sut đin 140KW.Chic máy này mc đích phc v
quân đi trong chin tranh th gii ln th 2 nhng đn nm 1946 nó mi hoàn thành.
Cho đn ngày nay máy tính đã có nhng s phát trin vt bc, ng dng trong hu ht các hot
đng ca xã hi vi rt nhiu chng loi th h tu theo công vic. Tuy nhiên k t đó đn nay có th
phân máy tính ra thành các th h sau:
Th h 1: (1950-1959):
• V k thut: linh kin dùng đèn đin t, đ tin cy thp, tn hao nng lng. Tc đ tính
toán t vài nghìn đn vài trm nghìn phép tính/giây.
• V phn mm:ch yu dùng ngôn ng máy đ lp trình.
• V ng dng: mc đích nghiên cu khoa hc k thuât.
Th h 2: (1959-1964):
• V k thut:linh kin bán dn ch yu là transistor. B nh có dung lng khá ln.
• V phn mm: đã bt đu s dng mt s ngôn ng lp trình bc cao:Fortran,Algol,
Cobol,
• V ng dng: tham gia gii các bài toán kinh t xã hi.
Th h 3 (1964-1974)
• V k thut: linh kin ch yu s dng các mch tích hp (IC),các thit b ngoi vi đc ci
tin, đa t đc s dng rng rãi.Tc đ tính toán đt vài triu phép toán trên giây;dung
lng b nh đt vài MB (Megabytes).
• V phn mm: Xut hin nhiu h điu hành khác nhau.X lí song song. Phn mm đa
dng, cht lng cao, cho phép khai thác máy tính theo nhi
u ch đ khác nhau.
• V ng dng: tham gia trong nhiu lnh vc ca xã hi.
Th h th 4 (1974-199?):
• V k thut: X dng mch tích hp c ln (Very large scale integration) VLSI, thit k các
cu trúc đa x lí. Tc đ đt ti hàng chc triu phép tính /giây.
đây chúng ta ch yu nói v cu trúc máy vi tính tng thích IBM nên lch s ca
chic máy PC gn lin vi s phát trin ca IBM-PC.chic máy tính cá nhân đã phát trin cùng
vi s phát trin ca các b vi x lý .
Máy IBM_PC coi nh đc khi đu t mt công trình ca phòng thí nghim ti
Atlanta ca IBM.
o T nm 1979-1980 IBM hoàn thành chic máy Datamaster. Máy này dùng vi x lý 16
bit ca Intel.
- 5 -
o Nm 1980 k hoch sn xut máy PC bt đu đc thc hin. Chic máy IBM_PC
đu tiên dùng mt b vi x lý 8 bits ca Intel, b VXL 8085.
o Nm 1981-1982 IBM sn xut máy tính PC s dng b vi x lý 8086,8088.
o Nm 1984 máy tính x dng chíp 80286.
o Nm 1987 máy tính x dng b VXL 32bits 80386.
o Nm 1990 b VXL 80486 ra đi vi nhiu tính nng hn.
o Nm 1993 B VXL Pentium ra đi m ra mt th h vi tính cá nhân mi vi 64 bits
d liu, 32 bit đa ch.
o 1995-1999 các th h VXL mi nh MMX,Pentium II,III vi kh nng biu din không
gian 3 chiu, nhn dng ting nói
o T nm 2000 cùng vi Merced mt th h VXL 64 bit vi cu trúc hoàn toàn mi ra
đi đã to ra mt th h máy vi tính mi.
• V ng dng : Máy tính đã đc áp dng trong hu ht các lnh vc ca xã hi.
Th h th 5:
Theo đ án ca ngi Nht chic máy tính đin t th h th 5 có cu trúc hoàn toàn
mi, bao gm 4 khi c bn.Mt trong các khi c bn là máy tính đin t có cu trúc nh hin nay
và liên h trc tip vi ngi s dng thông qua khi giao tip trí thc gm 3 khi con: b x lý giao
tip, c s tri thc và khi lp trình.
2. Phân loi máy tính
Máy tính (computer) là mt khái nim tng đi rng, tu theo cu trúc, chc nng, hình dáng mà
có th phân ra nhiu loi khác nhau. V cn bn máy tính đc phân làm các loi chính sau:
a. Phân loi theo kh nng
• Máy tính ln (mainframe computer)
• Máy tính con (mini computer)
• máy vi tính (Microcomputer).
Máy tính ln (mainframe computer)
: có kh nng gii nhng bài toán ln tc đ tính toán
nhanh.Chúng đc thit k đc bit vi chiu dài bus d liu rng 64 bit hoc hn. Kích thc b
nh làm vic rt ln. Giá thành cao ch đc chuyên dùng cho các ng dng trong quân s, ngân
hàng, khí tng. Máy tính ln đc dùng trong khoa hc đ mô phng nghiên cu các hin tng vt
lý nh các v n ht nhân. Ví d nh máy tính ln IBM 4381, Honeywell DSP8, hay Deepblue
Máy tính con (mini computer)
là mt dng thu nh ca máy tính ln. Chiu rng d liu vào khong
32 bit đn 64 bit. Do giá thành thp hn máy tính ln,tính nng mnh nên máy tính con rt đc a
dùng trong nghiên cu khoa hc.
Máy vi tính (MicroComputer)
: Nhng máy dùng b vi x lý (h Intel, Motorola) làm ct l õi, vi điu
khin (microcontroler)và máy tính trong mt vi mch (one-chip microcomputer)đu thuc h máy vi
tính.c đim chung v công ngh ca h này mc đ t hp ln VLSI (very large scale integration)
và dùng công ngh CMOS (complementary metal oxide silicon) đ ch to các mch logic. Tc đ
phát trin các vi x lý 32 bit và 64 bit hin đi làm khong cách gia máy tính ln và máy vi tính ngày
càng thu hp.
Trm làm vic (workstation)
cng là mt loi máy vi tính,đc đim khác bit so vi máy tính cá nhân
PC là có kh nng đc nhiu ngi cùng x dng cùng mt lúc.
Máy tính cá nhân PC (Personal Computer)
ch đc mt ngi s dng. Giá thành ca chúng
r do cu hình đn gin, đc chun hoá, và đc sn xut hàng lot vi s lng ln.Cùng vi s
phát trin ca khoa hc công ngh mà máy tính cá nhân ngày nay đã có th làm đc nhng công
vic mà trc kia vn ch là đc quyn ca máy tính ln.
b. Phân loi theo nguyên lý
• Máy tính c khí.
• Máy tính tng t
- 6 -
• Máy tính s
c. Phân loi theo kin trúc
*Kin trúc tun t (kin trúc VonNewman c đin)
Máy tính gm CPU, Memory, I/O.
X CPU gm:
X thanh ghi (regiser)
X ALU (Arithmetic Logical Unit)
X CU (Control Unit).
c đim :
X Thc hin ln lt tng lnh mt
X Tc đ chm
Còn đc gi là kin trúc SISD(Single Instruction Stream-Single Data Stream)
*Kin trúc song song
+SIMD(Single Instruction Stream-Multiple Data Stream)
c đim: Có mt đn v điu khin, n phn t x lý
n v điu khin: điu khin đng thi tt c các phn t ti cùng mt thi
đim các phn t x lý thc hin cùng mt thao tác trên các tp d liu khác
nhau.
+ MIMD (Multiple Instruction Stream-Multiple Data Stream)
c đim:
Máy gm hai hoc nhiu b vi x lý tng t v kh nng, có th thc hin nhng
phép toán khác nhau tren các DL khác nhau.
Tt c các CPU cùng chia x mt b nh chung. Mt s b nh cc b cng có th
đc dùng.
M em ory
Register ALU
CU
I/O
CU ALU2ALU1
TÝn hiÖu ®iÒu khiÓn
memory
lÖnh
DL
DL
CU1 CU2ALU1
TÝn hiÖu ®iÒu khiÓn
memory
lÖnh
DL
DL
ALU2
TÝn hiÖu ®iÒu khiÓn
- 7 -
Tt c CPU cùng x dng chung các thit b vào ra, có th dùng chung mt s kênh
hoc dùng các kênh khác nhau dn đn cùng mt thit b.
H thng đc điu khin bi h thng hot đng tích hp .Nó cung cp s nh
hng ln nhau gia CPU và các chng trình chy trên chúng task, file,các thành
phn d liu
+MISD(Multiple Instruction Stream-Single Data Stream)
c đim: Có nhiu đn v điu khin
Thc hin lnh theo các công đon, ti mt thi đim mi đn v điu khin
x lý mt công đon nh vy có th tit kim đc s chu k máy cn đ x
lý lnh.
ây cng là nguyên tc ca Pipeling khi chia lnh thành các công đon: nhn
lnh F(Fetch), gii mã lnh D(Decode), thc hin lnh E(Execute), và ghi kt
qu W(write back). Nh vy vi 4 lnh có th tit kim ti 9 chu k máy(hình
v)
II. BIU DIN THÔNG TIN TRÊN MÁY TÍNH
H đm
a. H đm bt k
Bt k mt h đm nào đu biu din mt s nguyên theo nguyên tc sau:
N=a
n-1
a
0
=a
0
.s
0
+a
1
.s
1
+ +a
n-1
.s
n-1
=
i
n
i
i
sa ⋅
∑
−
=
1
0
(1.1)
Trong đó N là mt s nguyên có n ch s. Ch s a
i
ti v trí i (i=0 n-1) đc gi là tr s (hay còn gi
là trng s). Giá tr s là c s ca h đm . H đm đc đt tên theo giá tr c s s. Chng hn, vi
s=2 ta có h đm c s 2, vi s=10 ta có h đm c s 10 và vi s=16 ta có h đm 16. Giá tr s cng
xác đnh s ký t cn dùng đ biu din tr s. Chng hn vi s=2 h đm s cn hai ký t đ biu
din, vì th ta có khái nim h nh phân(chia ra làm hai). Tng t nh vy, h đm 10 và 16 còn
đc gi là h thp phân và h thp lc phân.
b. H đm thp phân
nh ngha: là h đm quen thuc nht ca nhân loi. Có l h đm này bt ngun t vic ngi tin
s dùng mi đu ngón tay đ đm các đ vt xung quanh. Ngày nay toàn th gii thng nht s
dng nhng ký t s Rp đ biu din h thp phân.Các ký t s đó là: 0,1,2,3,4,5,6,7,8,9. Vic
phát minh ra s 0 mi có kh nng biu din s nguyên theo đúng nguyên tc đã nêu trong phng
trình (1.1).
Ngoài ra nh chúng ta đã bit mt s nn vn minh khác cng phát minh ra h đm ca mình nh
Trung Quc, La Mã c Tuy nhiên vì không có ký t s 0 nên các h đm này đu cn nhiu hn 10
ký t đ biu din s nguyên.
Ví d biu din s nguyên:
N=1547D=1.10
3
+5.10
2
+3.10
1
+7.10
0
.
c. H đm nh phân
c hình thành trên c s đi s lô gic Boole, xut hiên t cui th k 19. H đm này và các môn
toán liên quan đn nó thc s phát huy đc sc mnh khi có mch đin hai trng thái .Vi hai con
s 0,1 có th biu din mt s nguyên bt k .Mi ký t (hay mi tr s) ca h nh phân đc gi là
- 8 -
mt bit (binary digit). i vi máy tính đin t các bit đc biu din bng mt hiu đin th tng
ng: mc 0 (0V-1 V), mc 1 (2v-5v).
gin tin trong vic s dng s nh phân, ngi ta còn đt nhiu bi s ca h nh phân nh sau:
• 4 bit là mt nibble.
• 8 bit là mt byte.
• 16 bit là mt t (word).
• 32 bit là mt t kép (double word)
• 2
10
bit là mt kilobit (Kbit).
• 2
20
bit là mt Megabit (Mbit).
• 2
30
bit là mt Gigabit (Gbit).
Ví d biu din mt s nguyên:
N=1011B=1.2
3
+0.2
2
+1.2
1
+1.2
0
=8+0+2+1=11D
d. H thp lc phân (hexa).
Xut hin nh mt cách biu din gin tin trong công ngh tin hc. Vì mt s nh phân quá dài và bt
tin khi vit và tính toán. 4 ch s nh phân đc gp thành mt ch s thp lc phân.Nh vy có s
ca h thp lc phân là s=16.iu này có ngha là cn có 16 ký t khác nhau đ biu din h thp lc
phân.Các ký t đó là :0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F.
Ví d biu din mt s nguyên:
N=2BC1h=2.16
3
+11.16
2
+12.16
1
+1.16
0
=11201D.
i s thp phân ra s nh phân hoc ngc li
đi s s thp phân ra s nh phân hay thp lc phân, ta ch cn chia s thp phân cho c s ca
h (2 hoc 16).S d là tr s, thng s đc chia tip đ tính tr s tip theo. Trong h nh phân, tr
s đu tiên (ngoài cùng bên phi) đc gi lsg LSB (least significant bit) và tr s cui cùng (ngoài
cùng bên trái) đc gi là MSB (most signifcant bit).
Ví d:
N=113D
Nh phân Thp lc phân
113/2=56 d 1 LSB 113/16=7 d 1
56/2=28 d 0 7/16=0 d 7
28/2=14 d 0
14/2=7 d 0
7/2=3 d 1
3/2=1 d 1MSB
Kt qu=113D=110001B=71H
3. Các loi mã
a. Mã BCD
Dùng 4 bit h 2 đ biu din mt s h 10
b. Mã ASCII
Dùng 7 bit đ mã hoá, bit cui cùng là bit kim tra chn l, phát hin li khi truyn
- 9 -
4. Biu din s nguyên theo mã nh phân
Dùng s nh phân không du:
n bit biu din 2
n
s t 0 đn 2
n
-1
Dùng s nh phân có du:
n bit biu din 2
n
s t -2
n-1
đn +2
n-1
-1
S bù 2:
S bù 1: 1 đi thành 0, 0 đi thành 1
S bù 2: s bù 1 cng 1
5. Biu din s thc theo mã nh phân.
a. Biu din du chm c đnh:
Cách biu din du chm c đnh trong h nh phân hoàn toàn ging cách biu din s thc thông
thng ca h thp phân
R=a
n-1
a
0
, b
0
b
m-1
=
i
n
i
i
sa ⋅
∑
−
=
1
0
+
i
n
i
i
sa ⋅
∑
−
=
1
0
Trong đó R s thc cn biu din gm n tr s đng trc và m tr s đng sau du chm. Tu thuc
vào h thp phân hay nh phân mà c s s có giá tr là 2 hay 10.
b. Biu din du chm đng
Chia làm 4 thành phn:
M: phn đnh tr
• E: phn m
• R: c s
• S: du
Nh vy X=(-1)
S
.M.R
E
Ví d: R=-750 = -0,75.10
3
= -0,75E3
đnh dng du chm đng có th dùng chun IEEE754-1985 (Institute of Electrical and Electronic
Engineering) 32 bit hoc 64 bit:
ây là chun đc mi hãng chp nhn và đc dùng trong b x lý toán hc ca Intl. Bit du nm
v trí cao nht, kích thc phn m và khuôn dng phn đnh tr thay đi theo tng loi s thc
Giá tr s thc IEEE754-1985 đc tính nh sau:
R = (-1)
S
.(1 + M
1
.2
-1
+ +M
n
2
-n
).2
E7 E0-127
S E
7
-E
0
nh tr(M
1
- M
23
)
Ví d:
428CE9FCH=0100 0010 1000 1100 1110 1001 1111 1100
Phn du(bit cao nht): 0 = s dng
Phn m: 2
8
+ 2
2
+ 2
0
-127= 133-127
=6
Phn đnh tr: 2
-4
+ 2
-5
+ 2
-8
+ 2
-10
+ 2
-12
+ 2
-15
+ 2
-16
+ 2
-17
+ 2
-18
+ 2
-19
+ 2
-20
+ 2
-21
= 0,1008906
nh vy giá tr ngm đnh là 1,1008906
Quy tc đi ngc li:
- 10 -
Chuyn s du phy ng v dng nh phõn
a v dng 1.xxxxEyyyy
xỏc nh bit 31: du
Xỏc nh bit t 30-23: yyyy+7Fh
Xỏc nh bit 22-0: xxxx00 00
6. Biu din cỏc dng thụng tin khỏc
Biu din hỡnh nh
Biu din õm thanh
Cỏc i lng vt lý khỏc
III. CC LOI HèNH MY TNH C NHN.
m bo tớnh tng thớch, cu trỳc phn cng bờn trong cỏc mỏy vi tớnh cỏ nhõn v c bn l
ging nhau. Vỡ th chỳng ch c phõn loi theo hỡnh dng vt lý.
Loi bn(desktop),
loi bn thu nh
(desktop slim-line)
Loi t ng
(tower),mini-tower
Loi xỏch tay
(notebook).
Loi b tỳi
(palmtop,palmpilot).
Kin trỳc chung ca mỏy tớnh
in t
1. B nh trung tõm
(Central Memory or
Main Memory) Cú nhim
v cha nhng chng
trỡnh v d liu trc khi chng trỡnh c thc thi
2. B iu khin (Control Unit -CU) Cú nhim v iu khin s hot
ng ca tt c cỏc thnh
phn ca h thng mỏy tớnh theo chng trỡnh m nú c giao thi hnh.
3. B s hc v logic (Arithmetic Logical Unit, thng c vit tt l ALU) . Cú nhim v thc
hin cỏc thao tỏc tớnh toỏn theo s iu khin ca CU.
4. Thit b vo (Input Device). Cú nhim v nhn cỏc thụng tin t th gii bờn ngoi, bin i
sang dng s mt cỏch thớch hp ri a vo b nh trong.
5. Thit b ra (Output Device) Cú nhim v
a thụng tin s t b nh trong ra ngoi di dng
nhng dng m con ngi yờu cu.
Thiết bị vào
INPUTDEVICE
Bộ nhớ ngoài
Thiết Bị Ra
MAIN MEMORY
Bộ Số học -logic
ALU
Bộ điều khiển CU
Các đơn vị chức năng cơ bản của máy tính điện tử
(Các đờng vẽ nét đứt chỉ mối quan hệ. Các đờng nét liền là đờng truyền dữ liệu)
- 11 -
Chng II: B X LÝ TRUNG TÂM
1. T chc b x lý
hiu đc t chc ca CPU, chúng ta hãy xem xét nhng yêu cu đt ra trên CPU, nhng th nó
phi làm:
• Fetch Instructions(ch lnh tìm np):
CPU phi đc các ch lnh t b nh.
• Interpret Instructions:
ch lnh phi đc gii mã đ xác đnh hành đng nào đc yêu cu.
• Fetch data (d liu tìm np):
S thi hành mt ch lnh có th yêu cu thc hin mt vài thao
tác s hc hoc lôgi trên d liu.
• Write Data:
Nhng kt qu ca s thi hành có th yêu cu vit d liu vào b nh hoc
module vào ra.
Thông thng CPU phi thc hin các công vic này, nó có th rõ dàng CPU cn mt ch cha tm
thi đ cha d liu . Nó phi nh v trí ca ch lnh sau cùng đn mc nó có th bit ni nào cha
lnh tip theo. Nó cn cha các ch lnh và d liu tm thi trong khi mt lnh đc thc thi. Nói
cách khác CPU cn mt b nh trong nh.
Hình 1.1 là 1 hình nh đn gin
ca CPU, xác đnh các kt ni ca
nó vi phn còn li ca h thng
thông qua bus h thng. Mt giao
din tng t có th cn đn cho
tt các các cu trúc kt ni khác.
Các b phn chính ca mt CPU là
đn v s h
c và logic (ALU) và
đn v điu khin (CU). ALU làm
công vic tính toán thc s hoc
x lý d liu. n v điu khin CU
chuyn d liu và các ch lnh vào
và ra khi CPU và điu khin các thao
tác ca ALU. Thêm na, hình trên còn
mô t mt b nh trong, là ch cha
tm thi gi là thanh ghi (Register)
Hình 1.2 mô t hình nh chi tit hn
cu trúc CPU. Các đng truyn d
liu và các đng điu khin logic đu
đc xác đnh, bao gm mt thành
phn gn nhãn internal CPU bus.
Thành phn này đc yêu cu chuyn
d liu gia các thanh ghi khác nhau
và ALU, t ALU thc t hot đng ch
trên d liu trong b nh trong CPU.
Hình v cng mô t các thành phn c
bn tiêu biu ca ALU. Chú ý s tng t gia cu trúc trong ca máy tính và cu trúc trong ca
CPU. Trong c hai trng hp, có mt s tp hp ca các thành phn chính (computer: CPU, I/O, b
nh; CPU: CU,ALU, các thanh ghi) đc kt ni bng các đng d liu.
2. T chc thanh ghi
Registers
Control Unit
ALU
CPU
Control
BUS
Data
BUS
Address
BUS
SystemBUS
S
tatus Flags
Shifter
Complementer
Arithmetic and
Boolean Logic
Registers
Control Unit
Internal CPU Bus
Control BUS
Arthimetic and Logic Unit
- 12 -
Mt h thng máy tính dùng mt h thng cp bc b nh. Ti các mc cao hn trong h thng cp
bc, b nh nhanh hn, nh hn, và đt hn (tính theo bit). Trong CPU, có tp hp các thanh ghi
chc nng là mc nh trên b nh chính và b nh cache trong h thng cp bc. Các thanh ghi
trong CPU phc v 2 chc nng chính:
• User-Visible Registers:
Nó cho phép ngi lp trình ngôn ng máy hoc ngôn ng Asembly
thu nh b nh chính bng ti u hoá vic s dng các thanh ghi.
• Control and Status Registers:
Các thanh ghi này đc s dng bi đn v điu khin CU đ
điu khin các thao tác ca CPU và bng phân quyn, các chng trình điu khin h thng
điu khin s thc thi ca các chng trình khác.
Không có s riêng bit rõ ràng gia các thanh ghi trong hai loi trên. Ví d trên mt s máy chng
trình đm là thanh ghi user-visible(ví d VAX) nhng trên nhiu máy khác li không phi vy. Cho các
mc đích s đc tho lun di đây, chúng ta s s dng hai loi này
User-Visible Registers:
Thanh ghi User-Visible là mt trong nhng thành phn đc tham chiu bi cách thc ca
ngôn ng máy đc CPU thi hành. Thc s tt c các thit k CPU đng thi cung cp mt
s các thanh ghi User-Visible đi lp vi mt thanh ghi tng đn gin. Chúng ta có th mô t
đc đim ca chúng trong các loi sau:
X Mc đích chung
X D liu
X a ch
X Mã điu kin
Các thanh ghi mc đích chung (general-purpose registers) có th b phân chia cho các chc
nng khác nhau bi ngi lp trình. Thnh thong, chúng s dng trong tp lnh trc giao vi
thao tác. ó là,bt c mt thanh ghi mc đích chung nào có th cha đng toán hng cho
opcode. Nó cung cp s dng thanh ghi mc đích chung thc s. Thông thòng, có các gii
hn ví d có th có các thanh ghi cho các thao tác con tr đng.
Trong mt s trng hp các thanh ghi mc đích chung có th đc dùng cho các chc nng
đc ch hoá (ví d thanh ghi gián tip, dch chuyn). Trong các trng hp khác, có mt
phnhoc s phân chia rõ ràng giã thanh ghi d liu và thanh ghi đa ch . Các thanh ghi d liu
có th đc s dng ch đ gi d liu và không th đc dùng trong vic tính toán ca mt
đi ch toán hng.Các thanh ghi đa ch có th t bn thân là thanh ghi mc đích chung, hoc nó
có th đc dành ht cho ch đ đa ch riêng.
X Con tr đon:
Trong mt máy vi phng pháp đa ch đon, mt thanh ghi đon gi
đa ch c s ca đon. Có th có nhiu thanh ghi: ví d, mt cho h thng điu
khin và mt cho tin trình hin ti.
X Thanh ghi ch s:
c dùng trong ch đ đa ch ch svà có th đc t đng đánh
ch s.
X Con tr ngn xp:
Nu có user-visible stack addressing, sau đó ngn xp tiêu biu là
trong b nh và có mt thanh ghi ch đn đu ngn xp.Nó cho phép đánh đa ch
tuyt đi; đó là push,pop, và các ch lnh ngn xp khác cn không cha mt toán
hng ngn xp rõ ràng.
Control and Status Registers:
Có rt nhiu thanh ghi CPU khác nhau đc s dng đ điu khin thao tác ca CPU. Hu ht chúng
trên đa s máy là không hu hình vi ngi dùng. Mt vài thanh ghi có th hu hình vi các lnh máy
thc thi trong ch đ điu khin hoc trong operating-system mode.
- 13 -
Tt nhiên, các máy khác nhau s có t chc thanh ghi khác nhau và s dng thut ng khác nhau.
Chúng tôi lit kê ra đây mt danh sách hoàn toàn hp lý ca các loi thanh ghi vi mt mô t ngn
gn:
Bn thanh ghi là ct tu đi vi s thi hành lnh.
• Program Counter(PC): cha đa ch ca mt ch lnh đc tìm np.
• Thanh ghi lnh (Instruction Register): cha ch lnh đc tìm np gn nht.
• Thanh ghi đa ch b nh(Memory Address Register): cha đa ch ca các v trí trong b
nh.
• Thanh ghi b nh đm (Memy Fuffer Register): ch mt t d liu đc ghi vao trong
b nh hoc t đc đc gn đây nht.
Ví d các t chc thanh ghi vi x lý.
Các ví d cung cp tài liu đ nghiên cu và so sánh t chc thanh ghi ca các h thng có th so
sánh đc.Trong phn này, chúng ta s xem xét 3 b vi x lý 16 bit đc thit k cùng mt thi
đim: Zilog Z8000(PEUT79), Intel 8086 [MORS78,HEYW83], Và Motorola MC6800 [STRI79].
Ví d vi b x lý 8086:
Bao gm:
• 1 thanh ghi con tr lnh IP (instruction Pointer): Lu tr đa ch lnh k tip s đc chy
trong đon CT hin thi. Mi 1 t lnh đc đc t b nh BIU s thay đi giá tr IP sao
cho nó ch đn đa ch ca t lnh k tip trong b nh.
• 8 thanh ghi chung
• 4 thanh ghi d liu AX,BX, CX, DX.
‚ AX: (Accumulator Register) thanh ghi tích lu các kt qu tính toán.
‚ BX (Base Register) thanh ghi c s: ch đa ch c s ca vùng nh thuc b
nh.
‚ CX (Counter Register) thanh ghi đm: Khai báo s ln 1 thao tác nào đó phi
đc thc hin trong các vòng lp, phép dch, quay.
‚ DX (Data Register) thanh ghi s liu: lu tr sl làm thông s chuyn giao CT (2
byte).
Khi cn truy nhp ch vi 1 byte thì byte cao hay thp đc nhn din H,L.
*Các thanh ghi con tr, ch s:
• SP (Stack pointer) con tr ngn xp: đa ch đnh ngn xp. SP cho phép truy xut d dàng
các đa ch trong đon ngn xp SS (stack segment). Giá tr trong SP mô t phi offset ca đa
ch ngn xp k tip so vi đa ch hin ti đang đc lu trong SS.
• BP (Base pointer) con tr c s: mô t offset tính t SS nhng còn đc s dng truy nhp
DL trong SS.
• I (index) thanh ghi ch s: lu đa ch offset đi vi nhng lnh truy nhp DL ct trong đon DL
*Thanh ghi đon:
B nh đc chia thành các đon logic (segment) dài 64kb. CPU có th truy nhp 1 ln ti 4 đon.
a ch đon cha trong thanh ghi đon.
• Thanh ghi đon mã CS (code Segment) nhn din C bt đu ca đon chng trình hin
hành trong b nh.
• DS (data Segment) đon DL : đa ch bt đu đon s liu.
- 14 -
• SS (Stack Segment) đon ngn xp: đa ch logic đon ngn xp.
• EX (extra Segment) đon m rng: /c DL các chui.
*Thanh ghi c: Flag Register
9 trong s 16 bit ca thanh ghi này đc s dng, mi bit có th đc thit lp hay xoá d ch th kt
qu ca mi thao tác trc đó hoc trng thái hin thi b XL
‚ CF Carry : nh
‚ PF perity: chn l
‚ ZF zero : kt qu phép toán =0
‚ SF sign : 0 dng, 1 âm.
‚ OF overflow : tràn
3. n v s hc và logic ALU (Arithmetic and logic unit)
n v s hc và logic (ALU) là mt phn ca máy tính thc s th
c hin các thao tác s hc và logic
trên d liu. Tt c các thành phn khác ca h thng máy tính-đn v điu khin, thanh ghi, b nh,
ch yu mang d liu vào cho ALU đ ALU x lý và sau đó đa kt qu ra ngoài.
n v s hc và logic và tt c các thành phn đin t trong máy tính đu da trên vic s dng các
thit b s đn gin có th cha các con s nh phân, và thc hin các thao tác boolean logic đn
gin.
Hình trên ch ra trong mt gii hn chung, ALU đc kt ni vi phn còn li ca CPU nh th nào.
D liu đc sn sàng cho ALU trong các thanh ghi, và kt ca ca mt thao tác đc cha trong
các thanh ghi khác. Các thanh ghi là ch cha tm thi trong CPU đc kt ni bi các đng tín
hiu ti ALU. ALU s đt c nh là kt qu ca mt thao tác. Ví d có tràn đc đt lên 1 nu kt qu
ca vic tính toán vt quá chiu dài ca thanh ghi cha.Giá tr c đc cha trong các thanh ghi
trong CPU. n v điu khin cung cp tín hiu điu khin thao tác ca ALU, và s di chuyn d liu
vào và ra khi ALU. (Cu to ca ALU đc mô t trong hình 1.2)
Các phép toán c bn ca ALU
B c
ng, tr:
ALU
Flags
Control Unit
Shiffer A&L
MUX
R
BUS
BUS
- 15 -
4. n v điu khin CU(Control Unit)
Nh đã bit các thành phn chc nng c bn ca CPU là:
- n v s hc và Logic (ALU)
- Tp các Thanh ghi
- Các đng d liu trong
- Các đng d liu ngoài
- n v điu khin(CU)
ALU là thành phn chc nng thc s ca máy tính, Các thanh ghi dùng đ cha d liu trong CPU,
Mt vài thanh ghi cha thông tin trng thái cn đ qun lý ch lnh sp xp liên tc (ví d t trng thái
chng trình). Nhng thanh ghi khác cha d liu đa đn hoc ly t ALU, b nh, module vào ra.
Các đng d liu trong đc dùng chuyn d liu gia các thanh ghi, gia các thanh ghi và ALU.
Các đng d liu ngoài liên kt các thanh ghi vi b nh và module vào ra. thng bng phng
tin ca bus h thng. n v điu khin to ra các thao tác xy ra trong CPU.
S thi hành mt chng trình bao gm các thao tác liên quan đn các thành phn CPU. Nh chúng
ta đã thy, các thao tác này bao gm s liên tc ca các vi thao tác (vi điu khin). Tt c các vi thao
tác là mt trong các loi sau:
• Truyn d liu t mt thanh ghi đn thanh ghi khác.
• Truyn d liu t mt thanh ghi đn mt giao din ngoài (ví d system bus)
• Truyn d liu t mt giao din ngoài ti thanh ghi.
• Thc hin thao tác s hc và logic, s dng thanh ghi đ nhn và ghi d liu.
Tt c các vi thao tác cn thc hin trong mt chu k ch lnh (bao gm tt c các vi thao tác đ thc
hin mi ch lnh trong tp ch lnh, nm trong mt trong nhng loi trên)
n v điu khin thc hin hai công tác chính:
- S sp xp chui (sequencing) :
n v điu khin khin CPU sp xp chui vi thao
tác vào mt chui liên tc thích hp, da trên chng trình đang đc thc hin
- S thi hành (Execution):
n v điu khin khin mi vi thao tác đc thc hin.
đn v điu khin thao tác da vào vic s dng các tín hiu điu khin.
Tín hiu điu khin:
Chúng ta đã đnh ngha các thành phn đã to ra CPU (ALU, thanh ghi, đng dn d liu) và các vi
thao tác đang đc thc hin. i vi đn v điu khin đ thc hin các chc nng ca nó, nó phi
có d liu vào cho phép nó xác đnh trng thái ca h thng và mc ra cho phép nó điu khin tác
đng ca h thng. Có các chi tit k thut ngoài ca đn v điu khin. Ni ti, đn v điu khin phi
có logíc yêu cu thc hin chui vi thao tác và thi hành các chc nng.
Các yêu cu ca phn này là liên quan vi s
tng tác gia đn v điu khin và các thành
phn khác ca CPU.
Hình 14.4 là mô hình chung ca mt đn v điu
khin, trình bày tt c các tín hiu vào và ra. Tín
hiu vào là:
- Clock:
đây là cách đn v điu khin
“gi thi gian” n v điu khin to ra
mt vi thao tác (hoc mt tp các thao
Control Unit
Instruction Register
C
on
t
r
ol
B
u
s
Control Signals From
System bus
Control Signals to
System Bus
Control Signals
Within CPU
Flag
Clock
- 16 -
tác đng thi) đc thc hin vi mi xung đng h. ây là m vài ln nhc đn nh là chu
k thi gian x lý, hoc chu kì thi gian đng h.
- Thanh ghi ch lnh:
mã ch lnh hin ti đc dùng đ xác đnh vi thao tác nào đc thc
hin trong chu kì thi hành.
- C: Có các yêu cu bi đn v điu khin đ xác đnh trng thái ca CPU và kt qu ca thao
tác ALU trc. Ví d, đi vi ch lnh Increment and skip-if rezo (ISZ), đn v điu kin s
lng gia PC nu c Rezo đc đt.
- Các tín hiu điu khin t bus điu khin:
Khu phn bus điu khin ca bus h thng cung
cp tín hiu cho đn v điu khin, nh là tín hiu ngt và s công nhn.
Mc ra là:
- Tín hiu điu khin trong CPU
: có 2 loi: Nó khin d liu b di chuyn t mt thanh ghi ti
các thanh ghi khác, và làm hot đng các chc nng ALU c th.
- Các tín hiu điu khin điu khin bus:
Cng có 2 loi: các tín hiu điu khin b nh, và tín
hiu điu khin module vào ra.
Thành phn mi đã đc gii thiu trong hình này là tín hiu điu khin. Ba kiu tín hiu đc s
dng : kích hot mt chc nng ALU, kích hot các đng d liu, và là các tín hiu trên bus h
thng ngoài hoc giao din ngoài. Tt c các dng tín hiu này đc cung cp cui cùng trc tip
nh các tín hiu vào hay các cng logic riêng bit.
Chúng ta hãy xem xét li chu k tìm np đ xem cách đn v điu khin duy tri diu khin. n v điu
khin gi du vt ni nó là trong chu k tìm np. Ti đim quy đnh, nó bit chu k tìm np đoc thc
hin tip. Bc đu tiên là di chuyn các ni dung ca PC và MAR. n v điu khin dùng nó bng
vic kích hot tín hiu điu khin m các cng gia các bit ca PC và các bit ca MAR. Bc tip
theo là đc mt t trong b nh vào MBR và gia lng PC. n v điu khin làm vic này bng vc
gi các tín hiu kèm theo đng thi.
1. Mt tín hiu điu khin m các cng cho phép ni dung ca MAR đa vào bus đa ch.
2. B nh đc tín hiu điu khin trên bus điu khin.
3. Mt tín hiu điu khin các cng cho phép ni dung bus d liu đc cha trong MBR.
4. Các tín hiu điu khin thêm mt vào ni dung ca PC và cha kt qu tr li cho PC
Theo đó, đn v điu khin gi tín hiu điu khin m các cng gia MBR và IR
(Memory buffer register)
(Instruction Register)
n v điu khin vi chng trình:
Các chc nng chính ca đn v điu
khin này:
thc hin mt lnh, đn v logic tun
t đa ra mt lnh đc ti b nh điu
khin
1. T mà đa ch đc xác đnh trong
thanh ghi đa ch điu khin đc
đc vào thanh ghi b đm điu
khin.
2. Ni dung ca thanh ghi b đm
điu khin phát ra tín hiu điu
ALU
Flags
Clock
Instruction Registers
Decorder
Control Address Register
Sequencing
Logic
Control Memory
Control Buffer Register
Decorder
Read
Control Unit
Next Address Control
Control Signals
Within CPU
Control Signals to
System Bus
- 17 -
khin và thong tin đa ch tip theo cho đn v lôgic tun t.
3. n v logic tun t ti đa ch mi vào trong thanh ghi đa ch điu khin da vào thông tin đa
ch tip theo t thanh ghi b đm điu khin và các c ALU.
Tt c xy ra trong mt xung đng h.
5. Mt s m rng ca vi x lý máy tính cho đn ngày nay
T s phát trin ca các máy tính cha chng trình đu tiên nhng nm 1950, đã có mt s s
cách tân thc s rõ rt trong các khu vc ca t chc máy tính. Sau đây không phi là mt danh sách
hoàn chnh, mà ch là mt vài tin b chính k t ngày sinh ca máy tính.
The Family Concept:
đc gii thiu bi IBM vi h thng System/360 nm 1964, tip theo ngay
sau đó là DEC vi PDP-S.Khái nim gia đình tách riêng kin trúc ca máy t s thi hành ca nó. M
tp hp các máy tính đc đ ngh, vi s khác nhau gia đc trng giá/tính nng đa ra cùng mt
kin trúc cho ngi dùng.S khác nhau trong giá và hiu sut là bi ti s thi hành khác nhau ca
cùng mt kin trúc.
n v điu khin vi chng trình (Microprogrammed Control Unit):
c đ xut bi Wikes
nm 1951, và đc gii thiu bi IBM trên h thng S/360 line trong nm 1964. Lp trình vi chng
trình làm gim bt công tác thit k và thc hin đn v điu khin và h tr cho family concept.
B nh Cache (cache Memory): u tiên đc gii thiu rng rãi trên h thng IBM S/360 Model 85
nm 1968.S thêm vào thành phn này trong h thng phân cp b nh ci thin rõ rt hiu su
t
Pipelining:
Mt bin pháp đa tính toán song song vào bn cht tun t ca mt chng trình ch
lnh máy. Các ví d là ng dn ch lnh và x lý vector
Instruction Pipelining
Nh s tin hoá ca các h thng máy tính, hiu sut cao hn có th đc đt đoc bi vic nm bt
các tin b ca s phát trin công ngh.Hn na, s ci tin t chc ca CPU có th làm tng hiu
sut. Chúng ta đã có mt s ví d ví nh s dng các thanh ghi bi hon là s dng mt thanh ghi
cha đn, và s dng b nh cache. Mt phng pháp t chc khác rt thông dng là Instruction
Pipe. (Còn thiu)
Chin lc ng dn
ng dn ch lnh tng t vic s dng mt dây chuyn trong k hoch sn xut. Mt dây chuyn to
ra các thun li trong thc t mt sn phm đi qua nhiu trng thái khác nhau ca quá trình sn xut.
Bng cách b trí tin trình sn xut trong mt dây truyn, các sn phm nhng trng thái khác nhau
có th đc làm đng thi. Tin trình này cng đc quy cho là pipelining, Bi vì nh trong mt ng
dn, mt sn phm vào mi đc chp nhn mt đu cui trc các sn phm vào đc chp
nhn trc đó xut hin nh sn phm ra đu cui khác.
6. BUS
Mt máy tính bao gm các b phn hay các đn v ca ba thành phn chính: CPU, h thng nh, thit
b vào ra, đc liên lc vi nhau. V thc cht máy tính đc coi là mt mng ca các đn v c bn.
Hn na cn phi có các đng đ kt ni các đn v vi nhau. Tp hp các đng kt ni các đn
v đc gi là Interconnection Structure.
Cu trúc kt ni thông dng nht đc s dng trong máy tính là BUS
BUS là tp hp các đng dây kt ni hai hay nhiu thit b vi nhau. Rt nhiu thit b kt ni vi
BUS, mt tín hiu đc truyn đi t bt kì mt thíêt b nào cng có th đc gi đn tt c các thit b
kt ni vi BUS. Nu có hai thit b cùng truyn d liu đng thi trong mt thi đim, nhng tín hiu
này s gi lên nhau và s b sai lc, nh vy ch mt thit b có th truyn d liu thành công trong
mt thi đim. Trong nhiu trng hp, BUS thc s gm nhiu đng liên lc, mi đng có kh
- 18 -
nng truyn các tín hiu mô t các giá tr nh phân 0, 1. Các s nh phân đc truyn liên tc thông
qua mt đng, mt s đng ca BUS truyn các bit nh phân đng thi(kt ni song song).
Mt h thng máy tính cha đng mt s loi BUS khác nhau tu thuc các đng kt ni gia các
b phn các mc khác nhau ca h thng. BUS kt ni các b phn chính ca máy gi là BUS h
thng.
BUS h thng bao gm t 50 đn 100 đng truyn riêng bit, mi đng đc phân chia mt chc
nng hay mt ý ngha riêng bit. Mc dù có rt nhiu cách thíêt k BUS khác nhau, nhng trên bt k
cách nào các đng BUS cng phân loi thành ba nhóm chính: BUS d liu, BUS đa ch, BUS điu
khin, ngoài ra có th có mt s đng cung cp nng lng cho các module tham gia BUS.
BUS d liu
: truyn ti d liu ti các thit b. Mt BUS d liu tiêu biu bao
gm 8, 16 hay 32 đng, s đng đc coi là đ rng ca BUS d liu. Mi đng ch có th mang
mt bit d liu ti mt thi đim, s lng đng xác đnh s lng bit có th đc truyn trong mt
thi đim.
BUS đa ch
: dùng ch đnh rõ ngun gc hay đích đn ca d liu trên BUS d liu. a ch thng là
đa ch các cng vào/ra, t nh trong ngn nh.
BUS điu khin
: điu khin vic truy nhp và vic s dng các đng đa ch và d liu. Các đng
d liu và đa ch đc chia s cho tt c các b phn, phi có s điu khin vic s dng các đng
đó. Các tín hiu điu khin truyn c lnh và thông tin thi gian gia các module h thng. Tín hiu
thi gian ch ra nhng thông tin v đa ch và d liu hp l. Các tín hiu lnh đnh rã thao tác đc
thc hin
Nhng đng điu khin tiêu biu:
• Memory write:
điu khin d liu trên BUS đc vit vào v trí đã đc xác đnh bng đa ch
• Memory read:
điu khin vic đa d liu t mt v trí xác đnh vào BUS
• I/O write:
điu khin đa d liu t BUS ra cng vào/ra đã xác đnh
• I/O read:
điu khin vic nhn d liu t cng vào/ra chuyn vào BUS
• Transfer ACK:
ch ra d liu đã đc chp nhn
• BUS request:
ch ra module cn chim quyn điu khin BUS
• BUS grant:
ch ra module đang yêu cu đã đc cp quyn điu khin BUS
• Interrupt request:
yêu cu ngt t thit b ngoi vi
• Interrupt ACK:
chp nhn ngt t CPU
• Clock:
xung đng h dùng trong quá trình đng b
• Reset:
khi đng li các module
Phân loi BUS theo đng truyn
BUS đng b: đc điu khin bi nhp đng h vi chu kì nht đnh. Hot đng ca vi x lý đòi hi
thi gian là bi s ca chu kì máy
BUS không đng b: không hot đng theo xung đng h nht đnh, khi truyn tín hiu thit b truyn
phát tín hiu MSYN báo cho thit b nhn chy nhanh nht có th, sau đó khi hoàn thành thit b nhn
phát li tín hiu SSYN.
- 19 -
Chng III: H THNG NH
I. KHÁI QUÁT V H THNG NH CA MÁY TÍNH
• V trí:
X bên trong CPU (register)
X Internal memory (main memory)
X B nh ngoài (đa cng, đa quang)
• Dung lng
X kích thc t nh (word size) :thng là 8,16,32 bits
X s lng t nh
• n v truyn
X Word: đn v t nhiên t chc b nh. Kích thc t nh thng là s bit dùng đ
biu din s hoc đ dài lnh .
X Khi (block) là đn v truyn d liu ln hn t nh, thng đc dng truyn d liu
vi b nh ngoài.
• Phng pháp truy nhp
X Sequential access (truy nhp tun t)
thng đc dùng truy cp bng t.
X Truy nhp trc tip (direct memory)
ging nh truy nhp tun t, truy nhp trc tip
bao hàm vic chia s đc vit c khí.Nhng t nh ca bn ghi có đa ch c s duy
nht trên v trí vt lý. Vic truy nhp đc hoàn thành bi truy nhp trc tip là đi đn
vùng lân cn chung cng vi tìm kim tun t, đm hoc đi đ đi đn v trí cui
cùng.Thi gian truy nhp có th thay đi đc. Các loi đa s dng phng pháp
truy nhp trc tip.
X Truy nhp ngu nhiên (Random access) : mi v trí đa ch trong b nh là đc nht.
Thi gian truy nhp các v trí đã cho là đc lp vi dãy truy nhp u tiên và là hng
s.Nh vy, v trí nào cng có th đc chn ngu nhiên, và đa ch trc tip.B nh
chính là truy nhp ngu nhiên.
X Truy nhp liên kt:
đây là kiu truy nhp ngu nhiên có th làm s so sánh v trí bít
trong t cho mt phép toán c th và làm vic này cho tt c các t đng thi. Vì vy
mt t đc tìm li đc da vào chính ni dung ca nó thay vì đa ch ca nó.Vi
truy nhp ngu nhiên thông thng, mi v trí có đa ch c khí ca mình, và thi gian
tìm là hng s đc lp vi v trí hay mu hình truy nhp u tiên.B nh cache dùng
cách truy nhp này.
• S thi hành.
X Thi gian truy nhp: (access time)
: đi vi truy nhp ngu nhiên đó là thi gian đ
thc hin hot đng đc ghi. ó là thi gian t khi đa ch đã sn sàng trong b nh
đn khi d liu đc ct tr hoc đc làm có th s dng đc. i v truy nhp
không phi là ngu nhiên thi gian truy nhp là thi gian đa v trí đc vit c khí đn
v trí mong mun.
X Cycle time (chu k thi gian):
X Transfer rate: đó là tc đ d liu có th đc truyn vào hoc ra khi đn v nh.
• Kiu vt lý
X Bán dn
X T (magnetic)
- 20 -
X quang (optical)
• c tính vt lý
X Có th thay đi/ không thay đi
X Có th xoá đc/ không th xoá đc
II. PHÂN CP B NH
Vic phân cp b nh theo các tiêu chun:
X gim giá/bit
X tng dung lng
X tng thi gian truy nhp
X gim tn s truy nhp ca b nh bi CPU.
Theo chiu t trên xung di:
X dung lng tng dn
X tc đ truy nhp gim d
n.
III. B NH BÁN DN
1. Các loi b nh bán dn
Tt c các loi b nh đc trình by sau đây là truy nhp ngu nhiên. ó là nhng t nh riêng bit
đc truy nhp trc tip qua đa ch logic
• RAM (random- access memory) :
đc đim phân bit là có th đc d liu t b nh và d
dàng ghi d liu vào.Vic đc và ghi d liu đc hoàn thành nh các tín hiu đin.
Mt đc tính khác ca RAM là thay đi đc. RAM đc nuôi bng mt ngun đin n đnh
.Nu ngun nuôi b ngt d liu trên RAM s mt. Vì Vy RAM đc dùng làm ch tr tm thi.
Công ngh RAM chia làm 2 loi: RAM tnh và RAM đng
X RAM tnh:
giá tr nh phân đc ct tr dùng các flip-flop truyn thng cu hình cng
logic. Static RAM s gi đc d liu n đnh,tc đ nhanh.
X RAM đng (Dinamic RAM): s dng các t bào cha d liu da trên s np đin cho
các t đin.Vì các t đin có xu hng phóng đin nên RAM đng yêu cu np đin
làm ti đnh k đ gi thông tin .
• ROM (Read only Memory)
Tng phn vi Ram là Rom. Rom cha đng các kiu d liu không th b thay đi trong mt
thi gian dài. Mt đc tính ca Rom là ch có th đc d liu t đó mà không th ghi d liu mi
vào nó. Mt ng dng quan trng ca Rom là cha đng các vi chng trình . Nhng ng
dng tim tàng khác bao gm:
X Th vin th tc con cho các chc nng đc s
dng liên tc.
X Các chng trình h thng.
Magnetic Tape
Thanh ghi
Cache
Main memory
Disk Cache
Magnetic disk
Optical Disk
Phan cap memory
- 21 -
X Các bng chc nng.
ROM đc sn xut tng t nh các mch đin tích hp khác., vi d liu đc ghi vào chip
trong quá trình ch to.
Phân loi:
X Maskable ROM: ghi khi ch to
X PROM (Programable ROM) ch ghi mt ln.
X EPROM (Erasable PROM) xoá đc bng tia cc tím.
X Flash Rom : Flash memory có th xoá đc bng tín hiu đin .
X Flash Rom có th xoá và ghi li đc bng tín hiu đin. Thêm na nó có th
ch xoá các khi nh thay vì phi xoá toàn b chíp. Flash memory s dng mt
transistor trên mt bit, và do đó giành đc mt đ cao.
2. T chc b nh
Da trên các mch Flip- flop
Có 2
N
ngn nh -> N chân đa ch.
dài mi ngn nh m bits
dung lng 2
N
*m
IV. CACHE MEMORY
1. Nguyên tc (principle)
Cache memory đc dùng cho tc đ nh gn bng tc đ ca các b nh nhanh nht có sn, và ti
cùng thi gian cung cp mt kích thc b nh rng vi giá không đt hn các kiu b nh bán dn.
CAS
Memory
RAS
Buffer
Truy nhËp
Address
Data
CAS: Colum Address Select
RAS: Row Address Select
CPU
Cache
Main Memory
Word Transfer
Block trasfer
Cache and Main Memor
y
- 22 -
ây là mi quan h gia b nh chính ln và chm hn vi b nh cache nh nhng nhanh hn.B
nh cache sao chép mt phn ca b nh chính. Khi CPU c gng đc mt t nh ca b nh,s
kim tra đc làm đ xác đnh rõ nu t nh nm trong cache. Trong trng hp đó, t nh đc
cung cp cho CPU. Nu không khi nh ca b nh chính, bao gm mt s t nh c đnh đc đc
vào trong cache và sau dó t nh đc cung cp cho CPU. Bi vì hin tng tham vn cc b, khi
khi d liu đc đem v trong cache đ tho mãn tín hiu tham chiu b nh, hu nh nhng tham
chiu tng lai s là nhng t nh khác ca khi nh.
Hình trên mô t cu trúc ca h thng cache/Main memory. B nh chính bao gm ti 2
n
t nh có
th đánh đa ch, vi mi t nh có mt đa ch n bit duy nht. Cho mc đích ánh x, b nh này coi
nh bao gm mt s ca đ dài nhng khi c đnh ca mi K t nh. Tc là có M=2
n
/ k khi nh.
Cache bao gm C khe ca mi K t nh, và s ca các khe,hoc các hàng, nó coi nh ít hn s khi
nh ca b nh chính (C<< M). Ti bt k thi đim nào, mt vài tp con ca khi ca b nh lu trú
in các khe ca cache.Nu t nh trong khi nh ca b nh đc đc, khi nh đó đc truyn vào
1 trong các khe ca b nh cache.Bi có nhiu khi nh hn các khe, m khe riêng bit không th
đc nht và thng xuyên dành cho mt khi riêng bit.Vì vy, mi khe bao gm 1 nhãn đ nhn
dng khi riêng bit hin đang đc tr. Nhãn thng là mt phn ca đa ch b nh chính,.
Hot đng đc ca cache:
khi CPU phát đa ch, RA ca t nh s đc đc. Nu t nh đc
cha trong Cache,, nó s đc cung cp cho CPU. Ngc li, khi nh cha t nh đó s đc ti
vào trong b nh và t nh đó s đc cung cp cho CPU.
2. K thut ánh x b nh cache
B nh chính có 2
N
byte nh dùng N bit đa ch d đa ch hóa cho b nh.
Chia b nh chính thành các khi, mi khi có K=2
N1
byte có M=2
N
/k khi.
Chia Cache thành C đng,mi đng k byte nh: C<<M. Vic trao đi thông tin gia b nh chính
và cache theo đn v khi.
Vì có có ít đng cache hn các khi nh ca b nh chính, mt thut toán là cn thit cho vic ánh
x khi nh ca b nh chính vào các đng ca cache. Hn na, có ngha là cn xác đnh khi b
nh chính đang s dng cache line. Vic la chn hàm ánh x ra lnh cho vic t chc cache ntn.
Có 3 k thut ánh x
X ánh x trc tip: Direct Mapping
X ánh x liên kt hoàn toàn: Full Associative Mapping
X ánh x liên kt tp hp: Set Associative Mapping
a. ánh x trc tip
K thut đn gin nht đc bit đn là ánh x trc tip. ánh x mi khi nh ca b nh chínhvào
mt đng cache có th.
X Block 0-> line 0
Memory
Address
Data
1
2
3
Block
(K word)
2^n-1
Word
Length
0
1
2
3
Tag
Block
Block Length
( K Words)
a) Main memory
b) Cache
- 23 -
X Block 1-> line 1
X Block C-> line 0
X Bock i -> line (i mod C)
Gi x cache có 2
n2
ngn nh (đng)
đa ch do CPU phát ra là n bit
Tag n2 n1
n
1
xác đnh s byte trong khi 2
n1
->byte
n-n
1
bit còn li : xác đnh khi nm trong b nh chính.
n
2
bít tip theo xác đnh đng trong cache
còn li là trng Tag
Mi 1 block đc ghi vào cache thì cn 1 ch đ ghi Tag (bit đc đng nào nm trong cache)
B so sánh : thông dch đa ch và so sánh ni vào.
Nhc đim ca phng pháp
ánh x này là có mt v trí c đnh ca cache cho bt c khi đã cho
nào. Hn na nu xy ra
chng trình mun tham vn
li t nh t 2 khi khác nhau
đc ánh x vào cùng mt
đng, khi đó các khi s tip
tc đc trao đi trong cache,
và t l thành công s gim
xung.
b. ánh x liên kt hoàn
toàn
Ánh x liên kt s khc phc
nhc đim trên bng cách
cho phép mi khi b nh
chính đc np vào trong bt
k đng nào ca cache.
Trong trng hp này n bit
chia ra 2 trng:
Compare
x x
Tag Line Word
Memory Address
Hit in cache
Miss in cache
Tag Data
Main Memory
Compare
X
Hit in Cache
X
W
0
W
1
W
2
W
3
Memory Address
Tag Word
Tag
Data
Cache
L
0
L
1
L
2
Miss in cache
Tag word
- 24 -
=Khi CPU phát ra đa ch thì nó so sánh vi tt c các Tag đc ghi trong cache, nu có 1 Tag nào
trong cache trùng vi Tag đa ch thì hit in cache
c. ánh x liên kt tp hp (cache 2 đng)
Chia cache thành các tp hp
Mi tp hp có m đng
ánh x:
X Block 0 -> set 0
X
X Block i -> Set (i mod S)
a ch
Tag Set n1
Ví d :
B nh chính 4 GB
Kích thc cache 16 kB
Block 32 byte
S Bit đa ch là n=32 (2
32
=4 G)
Xét trong trng hp ánh x trc tip
a ch do CPU phát ra n=32 bit
1 khi (block) 32 byte-> n1=5 (2
5
=32)
n2=s đng trong cache
9
5
14
2
2
2
32
16
==
byte
kb
->n2=9 bit
î Tag=32-9-5=18 bit
Vi liên kt hoàn toàn Tag=27
Vi liên kt tp hp (2 đng) Tag=19
> Trc tip
Hoàn toàn
Tp hp
VI. QUN LÝ B NH
1. Các k thut qun lý b nh
Trong mt h thng lp trình đn nhim, b nh chính đc chia thành hai phn: mt phn cho h
điu hành(resident monitor) và mt phn cho chng trình đang đc thc hin. Trong mt h thng
lp trình đa nhim, “user” phn ca b nh phi đc chia nh hn na cung cp cho các tin trình
X
W
0
W
1
W
2
W
3
Memory Address
Tag
Word
Tag
Data
Cache
L
0
L
1
L
2
Miss in cache
Main memory
Compare
Set
X
Hit in cache
- 25 -
phc tp. Công tác chia nh đc qun lý đng bi h điu hành và còn đc bit dui tên qun lý b
nh (memory management).
qun lý b nh thc s là quan trng trong mt h thng đa nhim. Nu ch là mt vài tin trình trong
b nh, trong hu ht thi gian tt c các tin trình s phi đi vic truy nhp vào ra và b vi x lý s
b nhàn ri. Nh vy, b nh cn phi đnh v hiu qu đ sp đt càng nhiu tin trình trong b nh
càng tt.
a. Swapping (hoán đi)
Trong hình 7.14 chúng ta đã
tho lut 3 kiu hàng đi
(queues): hàng đi cho các tin
trình mi, hàng đi cho các tin
trình sn sàng s dng CPU,
hàng đi cho các tin trình
không sn sàng s dng CPU.
Nhc li lý ro ca thit b phc
tp này là các ho
t đng vào ra
là chm hn rt nhiu so vi s
tính toán. và bi vy cho nên
CPU trong các h thng lp trình đn nhim là nhàn ri trong hu ht thi gian.
Nhng s sp xp trong hình 7.14 không gii thích toàn b vn đ, Thc s trong trng hp này, b
nh gi các tin trình và CPU có th chuyn ti tin trình khác khi mt tin trình đang đi. Nhng vi
x lý nhanh hn thit b vào ra đi vi tt c các tin trình trong b nh đang đi I/O. Vì vy thm chí
vi lp trình đa nhim, mt b CPU có th nhàn ri trong hu ht thi gian.
B nh chính có th đc m rng, và có th điu tit cho nhiu tin trình.Nhng có hai tr ngi
trong cách tip cn này. u tiên, b nh chính là rt đt. Th hai, s yêu cu b nh ca các
chng trình phát trin rt nhanh khi giá b nh gim xung. Kt qu các tin trình cha chc tng
lên khi dung lng b nh ln hn.
Mt gii pháp khác là tráo đi (swapping). đc mô
t trong hình 7.15. Chúng ta có mt hàng đi (long-
term queue) ca các yêu cu tin trình đc tr
trên đa. Nó đc np vào mt ln khi không gian
b nh cho phép. Khi các tin trình hoàn thành,
chúng đc chuyn ra khi b nh chính. Bây gi,
trng thái s xut hin là không có bt k tin trình
nào trong b nh nm trng thái sn sàng. úng
hn trong thi gian ri còn li. CPU tráo đi mt
trong nhng tin trình tr li đa vào trong mt
hàng đi trung gian. ây là hàng đi ca các tin
trình đã tn ti đã đc tm thi đa ra khi b
nh. H điu hành sau đó np mt tin trình khác
t hàng đi trung gian hoc thc hin mt yêu cu
tin trình mi t hàng đi (long-term queue).
K thut tráo đi, dù sao cng là thao tác vào
ra(I/O) và vì vy có mt tim nng to ra vn đ
nguy him hn, không tt hn. Nhng, khi disk I/O là thit b vào ra nhanh nht trên h thng(ví d so
sánh vi bng t hoc vi vào ra máy in), tráo đi s nâng cao s thc thi. mt gin đ tinh vi hn là
b nh o s ci thin s thi hành hn s tráo đi đn gin. B nh o s đc đ cp ngay sau
đây, nhng trc tiên, chúng ta phi chun b nn tng bng vic gii thích phân vùng và phân trang.
END
Process
Request
Figure 7.14 Queuing diagram representation of processor scheduling
Long Term
Queue
Short Term
Queue
CPU
I/O I/O Queue
I/O I/O Queue
I/O I/O Queue
Main Memory
Operating
System
Completed Jobs
and User
Sessions
Main Memory
Completed Jobs
and User
Sessions
Operating
System
Intermediate
Queue
Long Term
Queue
Disk
Storage
Disk
Storage
(a) Simple Job Scheduling
(b) Swapping
Figure 7.15. The use of swapping