Đồng hồ báo thức

- 1 Thiết kế mạch logic


Lời nói đầu:
Trong những năm gần đây ,cùng với sự phát triển ngày càng mạnh mẻ của
công nghệ vi điện tử,con ngời ngày càng thâm
nhập sâu hơn về mọi lỉnh vực,đặc biệt là trong lỉnh vực đIện tử,tin học.Đời
sống của con ngời càng ngày càng phát triển,nhu cầu của con ngời ngày càng
cao.Nhằm góp phần vào sự phát triển chung đó,chúng em,những ngời sinh
viên khoa Điện Tử Viển Thông luôn mong muốn làm một cáI gì đó,trớc hết là
xem mình có thể làm đợc những gì sau nữa là học hỏi thêm trong quá trình
thực hành thực tế để rồi sau này hy vọng mình sẻ góp đợc 1 phần nhỏ bé vào
xây dựng đất nớc đợc giàu đẹp hơn.
Do trình độ còn có hạn,bài thiết kế còn có nhiều sai sót, nhiều phơng án cha
tối u,mong nhận đợc những ý kiến đóng góp của các bạn,của các thầy,các cô.
Trong đồ án này trình bày một mạch đồng hồ đơn giản,có khả năng báo thức
và hẹn giờ,cứ 30 phút lại đa ra 1 tiếng kêu và sau 60 phút lại đa ra 2 tiếng kêu
với thời gian mổi lần là 1 sec.Thời gian đặt giờ báo thức là 1 phút.



Chơng 1:Cơ sở lý thuyết để thực hiện
D0-D7
CPU
RD
WR
A0
A1
A2-A15
Bộ
đếm

0
Bộ
đếm
1
Bộ
đếm
2
So sánh
- 2 Thiết kế mạch logic
Để thực hiện đợc chức năng nh trên ta có thể dùng nhiều phơng pháp.Ta có
thể dùng vi xử lý để thiết kế với đầy đủ chức năng hơn,ví dụ nh thêm giờ
ngày ,tháng,có sự điều chỉnh linh hoạt hơn.Ta củng có thể chỉ dùng duy nhất
1 số IC đơn giản phổ biến để thiết kế 1 đồng hồ thoả mãn chức năng trên.
Nếu thiết kế dùng VXL thì sơ đồ khối có dạng:
Các IC đợc dùng trong thiết kế này gồm có:
-Chíp VXL:8088
- hổ trợ lập trình:8255A
-IC định thời:8254
Và một số các IC nh:Đệm địa chỉ(Addres Buufer):74LS 244
Đệm dử liệu(Data buffer):74LS245
Vấn đề cơ bản khi thiết kế bằng VXL dó là IC định thời :IC 8254
Sơ đồ khối của nó có dạng:



CS
IC này có 3 bộ đếm ngợc 16 bit,chỉ cần dùng 3 bộ đếm của IC này ta có thể đếm
đợc :giây,phút ,giờ,ngày ,tháng, năm.
Bằng phần mềm ta có thể điều chỉnh để có đợc giây,phút giờ,ngày ,tháng, năm
và báo thức một cách uyển chuyển.

Ban đầu ta thiết lập cho 8254 chế độ hoạt động là chế độ 2,ban đầu ta nạp vào
cho 8254 ở bộ đếm 0:3600
Bộ đếm 1:24*365(24 giờ*365 ngày)
D0-D7
CPU
RD
WR
A0
A1
A2-A15
Đệm
Bus
dữ liệu
Bộ
đếm
0
Bộ
đếm
1
Bộ
đếm
2
RD Logic
WR điều
A0 khiển
A1 ghi/đọc
Thanh ghi
từ điều
khiển
Clock

0
Gatek
0
Out
0
Clock
1
Gate
1
Out
1
Clock
2
Gate
2
Out
2
So sánh
- 3 Thiết kế mạch logic
Bộ đếm 2:9999(số năm lớn nhất cho bộ đếm)
3 bộ đếm này đợc mắc nối tiếp với nhau,để hiển thị đợc giờ phút ta đọc bộ đếm
0,xử lý bằng phần mềm để hiển thị giây ,phút
Do đợc mắc nối tiếp nên khi bộ đếm 0 đếm dợc 3600 xung thì bộ đếm 1 mới
nhảy đợc 1 xung và khi bộ đếm 1 đếm đợc 24*365 xung thì sẻ đa ra 1 xung để
kích bộ đếm 2 nhảy lên 1 xung.
Tuy nhiên với yêu cầu bài toán nh trên thì nh đả nói ta chỉ cần dùng các IC đơn
giản phổ biến là đả có thể làm đợc.
I/Sơ đồ khối của hệ thống:
Cách thức hoạt động:Bình thờng chuyển mạch ở vị trí 1.
Lúc này khối sẻ hiển thị :Giờ _Phút _Giây.

Khi muốn đặt giờ báo thức:
+Từ khối điều khiển sẻ đa ra chi thị (Bấm) làm chuyển mạch đợc đóng ơ vị trí 2.
+Từ nguồn xung clock 1HZ ta sử dụng các khoá K1,K2 đẻ đặt thời gian cần báo
thức.Trong đó ta dùng :
K1:Đặt giờ báo thức
K2:Đặt phút báo thức
+Từ bộ đếm thông qua bộ giãI mã,bộ hiển thị sử dụng các đèn chỉ thị Led 7
thanh sẻ hiển thị Giờ _Phút _Giây cho tới thời gian cần báo thức.
Sau khi đặt giờ báo thức chuyển mạch lại đợc đa về vị trí 1 để hiển thị Giờ _Phút
_Giây bình thờng.
Thời gian cần báo thức đợc so sánh với thời gian thực của đồng hồ thông qua
khối so sánh.Khi cha đến thời gian cần báo thức thì khối so sánh cha có đáp ứng
nào.Đến khi đúng thời gian cần báo thức thì khối so sánh sẻ đa ra một xung có
=1 phút.Xung này đa tới điều khiển bộ tạo dao động đa hài làm cho mạch tạo
âm hoạt động.Thông qua loa sẻ phát ra âm thanh kéo dài trong 1 phút.Trong tr-
ờng hợp ta muốn cắt âm thanh báo thức trớc thời gian qui định thì ta ngắt khoá
K3.
Hiển thị
Switch
Điều
khiển
Giãi mã
Bộ đếm
Giãi
mã
Bộ đếm
Clock_1HZ
So sánh
Tạo dao
động

K
1
K
2
K
3
- 4 Thiết kế mạch logic
II/Phân tích các khối .
1.Khôí điều khiển:
Ơ đây ta s dụng 1 chuyển mạch (Công tắc) 2 trạng thái đóng mở
E1
E2

-Bình thờng thì công tắc này ơ vị trí 1.
Lúc này:
E
1
=L;E
2
=H
-Khi đặt thời gian cần báo thức công tắc này chuyển về vị trí 2.Lúc này:
E
1
=H;E
2
=L
để hiển thị thời gian cần đặt.Sau khi đặt công tắc cần đợc chuyển về vi trí 1 để
hiển thị Giờ_Phút _Giây.
2.Khối đồng hồ:
Ơ đây ta thiết kế 1 đồng hồ báo thức 24 giờ.Do đó ta cần có:

- 1bộ đếm 24.
-2 bộ đếm 60
Để thiết kế bộ đếm 24 ta nối ghép 2 bộ đếm 3 và bộ đếm 10.Sau đó sử dụng các
mạch logic để khử 6 trạng thái thừa.
Để thiết kế bộ đếm 60 ta nối ghép 2 bộ đếm 6 và bộ đếm 10
*THIếT Kế Bộ ĐếM 3:
Bộ đếm 3 gồm có 3 trạng tháI :(0 1 2) do đó cần số triger là:N>log
2
3,hay
N=2
Dùng 2 con Triger ta lạI có thể mả hoá đến 2
2
trạng thái,do đó ta thiết kế bộ đếm
4,sau đo ta loạI bỏ đi 1 trạng thái thừa.
Sơ đồ bộ đếm cơ số 3:
1
2
Vcc
K
4
1
2
- 5 –ThiÕt kÕ m¹ch logic
Ta cßn cã thÓ thiÕt kÕ bé ®Õm 3 kiÓu ®ång bé nh sau:
*Chu tr×nh ®Õm : (B¶ng tr¹ng th¸i cña bé ®Õm)
§Õm
tp
B A Tr¹ng th¸i
trong
bé®Õm

0 0 0 00
1 0 1 01
2 1 0 10
3
0
1
0
1
0
11
00
Clock
Clock


- 6 Thiết kế mạch logic
*Nguyên lý hoạt động:Có thể biểu diễn thông qua giãn đồ sóng:
1 2 3 4
Qa
*Xây dựng sơ đồ bộ giãi mã bộ đếm:K
đ
=3 LED 7thanh.
-Sơ đồ khối:


A

B
*Bảng chức năng:
T.thái

đếm
A B a b c d e f g
0 0 0 1 1 1 1 1 1 0
1 0 1 0 1 1 0 0 0 0
2 1 0 1 1 0 1 1 0 1
Từ bảng chức năng ta thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B)
a
Giải
mã
b
c
e
f
g
d
Q
b
Cloc
k


- 7 Thiết kế mạch logic

*Từ bảng chân lý ta có các hệ hàm ra nh sau:
a=d=e=A
b=1
c=B
f=A. B
g=B

*Sơ đồ logic bộ giải mã:

e f
0


a b
d
c
A
B
0 1
0
1
0
0
0
0
1
0
1
A
0
1
0
0
0
1
B
A

B
X
1 1
X1
1 1
X
X
1
1111
g
0
1
A
0
1
A
0 1
1
0 1B
A
0
1
0
B
1
X
1
X
1
1

1 11
1
A
B
0
- 8 Thiết kế mạch logic
Trong thực tế bộ đếm 3 đợc thiết kế từ IC 7493 và bộ giải mã bằng IC SN 7447
đợc hiển thị bằng đèn 7 thanh KATHODE chung.
*THIếT Kế Bộ ĐếM CƠ Số 6:
Hoàn toàn tơng tự ,để đếm từ 0 5 bộ đếm 6 phảI dùng n triger sao cho n thoa
mản:
N>=log
2
6 do đó n=3,và số trạng tháI có thể có là 2
3
=8,thừa 2 trạng thái.
A
B
a
b
c
d
f
g
e
- 9 Thiết kế mạch logic
Bảng đếm:
Đếm
TP
Đếm nhị phân Trạng thái trong

của bộ đếm
A B C
0 0 0 0 0 0 0
1 1 0 0 0 0 1
2 0 1 0 0 1 0
3 1 1 0 0 1 1
4 0 0 1 1 0 0
5 1 0 1 1 0 1
6
0
0
0
1
0
1
0
1
0
1
0
0
0
Từ bảng trạng thái ta co sơ đồ nguyên lý:
-Bộ đếm hoạt động bình thơng thờng cho đén xung thứ 6 (Đếm từ 0 đến 5) .Vì
triger J_K này hoạt động tích cực ở xờn âm của xung nhịp nên đến sờn sau
xung thứ 6 cả 2 đầu B,C đều có mức logic cao,qua cổng and đa vào kích hoạt
reset làm trở lại trạng tháiđầu.
Nguyên lý hoạt động cí thể đợc mô tả bằng giản đồ sóng.

Clock
1
2 5 643
Clock
7
A
B
C
E
- 10 Thiết kế mạch logic
Bảng chức năng:
A B C a b c d e f g
0 0 0 1 1 1 1 1 1 0
0 0 1 0 1 1 0 0 0 0
0 1 0 1 1 0 1 1 0 1
0 1 1 1 1 1 1 0 0 1
1 0 0 0 1 1 0 0 1 1
1 0 1 1 0 1 1 0 1 1
Sơ đồ khối:
Từ bảng chức năng ta lập các hàm ra:a,b,c,d,e,f,g=F(A,B):
a=A.C +AC +B
1 1 1
1 x x
b=A +B +C
1 1 1 1
1 x x
c=A+B+C
1 1 1
1 1 x x
d=a=AC+AC+B

1 1 1
1 x x
g
Giải mã
Sang
Ma trận
7 thanh
b
a
e
f
c
A
B
C
1
a
A
BC
00 01
11
10
0
1
1
b
A
BC
00
01 11

10
0
c
00
01 11 10
A
BC
0
1
d
00
01 10 11
0
BC
A
- 11 –ThiÕt kÕ m¹ch logic
e=A.C
1 1
x x
f=A+B.C
1
1 1 x x
g=A+B
1 1
1 1 x x
*VËy ta cã hµm ra:
a=B+AC+A.C
b=A+B+C
c=A+B+C
d=a=B+AC+AC

e=A.C
f=A+B.C
g=A+B
C
B
A
a=d
b
c
f
g
e
1
f
e 00 01 11 10
0
A
BC
BC
00
01
10 11
0
1
A
g
00
01
10 11
A

0
1
BC
- 12 Thiết kế mạch logic
Thực tế bộ đếm 6 dùng IC SN7493,IC giải mã SN7448 và dùng đèn LED 7 thanh
để hiển thị.
*THIếT Kế Bộ ĐếM CƠ Số 10: (bộ ĐếM THậP PHÂN)
-Để đếm từ 0 9 ,tức là 10 trạng thái, phải dùng số triger là :N>=log
2
10.Do đó
N=4.
4 triger có thể mã hoá đợc 2
4
=16 trạng thái ra chỉ dùng 10 trạng tháiđầu .
Ta có bảng đếm:
Đếm
TP
Đếm nhị phân Trạng thái trong của
bộ đếm
A B C D
0 0 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 1
2 0 1 0 0 0 0 1 0
3 1 1 0 0 0 0 1 1
4 0 0 1 0 0 1 0 0
5 1 0 1 0 0 1 0 1
6 0 1 1 0 0 1 1 0
7 1 1 1 0 0 1 1 1
8 0 0 0 1 1 0 0 0
9 1 0 0 1 1 0 0 1

10
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
0

-Sơ đồ nguyên lý của bộ đếm thập phân:
f
- 13 Thiết kế mạch logic


-Nguyên lý hoạt động:Đây là bộ đếm không đồng bộ,bộ đếm hoạt động bình th-
ờng cho đến xung thứ 10(Đếm từ 0 đến 9).Đến sờn sau của xung thứ 10 qua
mạch AND đa 1 xung vào các đầu reset và đa bộ đếm trở về trạng thái
ban đầu.
Nguyên lý hoạt động của nó có thể mô tả bằng giản đồ sóng sau:
1 2 3 4 5 6 7 8 9

10

Clock
A
B
C
D
-Bộ giảI mã từ NBCD LED 7 thanh:
Bảng chức năng:
Đếm A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 1 0 0 0 0 1 1 0 0 0 0
2 0 1 0 0 1 1 0 1 1 0 1
3 1 1 0 0 1 1 1 1 0 0 1
4 0 0 1 0 0 1 1 0 0 1 1
5 1 0 1 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 1 1 1 0 1 1 1 0 0 0 0
8 0 0 0 1 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
E
Clock
- 14 Thiết kế mạch logic
-Sơ đồ khối bộ giải mã:
*)Căn cứ vào bảng chân lý có thể thiết lập hàm ra:
a,b,c,d,e,f,g=F(A,B,C,D)
-Vì dùng mã BCD để mã hoá các chử số thập phân chỉ sử dụng hết 10 tổ hợp mã
đầu tiên,do đó ta sử dụng 6 tổ hợp còn lại để thực hiện tối thiểu hoá.
-Ta nhận thấy :từ bảng chân lý thì các khe sáng nhiều hơn khe tối.Do đó nếu viết
hàm ra cho các khe sáng thì phức tạp hơn so với việc viết hàm ra cho các khe

tối.Vởy ta thiết lập hàn ra cho các khe tối là các hàm đảo.
a ,b ,c , d, e, f, g=F(A,B,C,D)
a=A.B.C.D+A.B.C
b=A.B.C+C.B.A=C(A B)
0 0
x x x x
x x
c=ABC
0
0
x x x x
x x
A
B
C
D
Giải mả
Sang ma
trận 7
thanh
a
b
c
d
e
f
g
a
00 01 11 10
00

01
11
10
DC
BA
b
00 01 11 10
00
01
11
10
DC
BA
c
00 01 11 10
00
01
11
10
DC
BA
- 15 –ThiÕt kÕ m¹ch logic
0
x x x x
x x
d=A.B.C.D+A.B.C+ABC
e=A+BC
0 0
0 0 0
x x x x

0 x x
f =A.D.C +AB +BC
0 0 0
0
x x x x
x x
g=B .C .D +ABC
0 0
0
x x x x
x x
0
0 0
x x x x
x x
d
00 01 11 10
00
01
11
10
DC
BA
f
00 01 11 10
00
01
11
10
DC

BA
e
00 01 11 10
00
01
11
10
DC
BA
00 01 11 10
00
01
11
10
DC
BA
g