đồ án kỹ thuật điện lạnh thiết kế mạch điều khiển ma trận 6.9 hiển thị 3 chữ số JVC với vòng sáng bao xung quanh chạy từ trái sang phải

Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Giới thiệu
Trong những năm gần đây, với sự phát triển vượt bậc của khoa
học kĩ thuật, trong đó nghành kĩ thuật điện tử nói chung và nghành kĩ thuật số
nói riêng đang tự khẳng định vị trí quan trọng của mình trong sự phát triển đó.
Nhờ những ứng dụng của kĩ thuật số vào trong đời sống và sản xuất, đã giải
phóng sức lao động cho con người đồng thời nâng cao năng suất lao động. Vì
vậy chúng ta phải không ngừng tìm tòi, nghiên cứu, tham khảo để tìm ra
những ứng dụng tốt nhất của kĩ thuật số vào trong thực tế.
Trong nội dung BẢN ĐỒ ÁN TỐT NGHIỆP này, giới thiệu một
cách khái quát nhất về lý thuyết điều khiển logic và đi sâu vào thiết kế mạch
điều khiển ma trận 6.9 hiển thị 3 chữ số JVC với vòng sáng bao xung quanh
chạy từ trái sang phải. Đó là một trong những ứng dụng của kĩ thuật số vào
trong công việc thiết kế các mạch điện tran trí.
Em xin chân thành cảm ơn sự giúp đỡ nhiệt tình của thầy
Vương Cộng cùng toàn thể các thầy cô đã giúp em hoàn thành tốt bản Đồ án
tốt nghiệp này.
Hà Nội 6/2003.
SINH VIÊN : Việt.
TRẦN NAM VIỆT. – LỚP ĐIỆN TỬ 11 K
44
.
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
3
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

PHẦN 1
Chương I
ĐẶC ĐIỂM CƠ BẢN VÀ PHƯƠNG PHÁP
TỔNG HỢP MẠCH LOGIC TỔ HỢP
I/ Đặc điểm cơ bản của mạch tổ hợp.
Trong các mạch số, mạch tổ hợp là mạch mà trị số ổn định của tín hiệu
đầu ra ở thời điểm bất kì chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở
thời điểm đó. Trong mạch tổ hợp, trạng thái mạch điện trước thời điểm xét, tức
là trước khi có tác động của tín hiệu đầu vào không ảnh hưởng của tín hiệu đầu
ra. Đặc điểm của cấu trúc mạch tổ hợp là được cấu trúc nên từ các cổng logic.
+) Các phương pháp biểu thị chức năng logic:
. Bảng chân lý.
. Sơ đồ logic.
. Bảng Karnaugh.
. Đồ thị thời gian dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thường biểu thị bằng hàm logic, với vi mạch
cỡ vừa (MSI) thường biểu thị bằng bảng chân lý, hay là bảng chức năng. Bảng
chức năng dùng hình thức bảng kê với mức logic cao (H) thấp là (L) để mô tả
quan hệ logic giữa tín hiệu đầu vào,ra của mạch điện , chỉ cần thay giá trị logic
cho trạng thái trong bảng chức năng, thì ta có bảng chân lý tương ứng.
+) Sơ đồ khối mạch tổ hợp.

Z
1
=f
1
(x
1
,x

2
,……….,x
n
)
Z
2
=f
2
(x
1
,x
2
,……….,x
n
)

Z
n
=f
n
(x
1
,x
2
,……….,x
n
)
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.

Mạch tổ hợp
X
1
X
n
F
1
F
n
6
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Một cách tổng quát hàm logic của tín hiệu đầu ra có thể viết nh trên hoặc
viết dưới dạng vectơ nh: Z= F (X).
II/Phương pháp tổng hợp mạch logic tổ hợp.
Ta có thể tóm tắt quá trình tổ hợp qua sơ đồ sau:
Bài toán
Hình thức hoá (bảng chân lý hay phương trình
logic)
Tối thiểu hoá hàm logic
Chọn cổng và vẽ sơ đồ logic
Kết thóc
1/ Phân tích yêu cầu.
Yêu cầu nhiệm vụ thiết kế của vấn đề logic thực có thể là một đoạn
văn, cũng có thể là một bài toán logic cụ thể. Nhiệm vụ phân tích là xác định
cái nào là biến đầu vào, cái nào là biến đầu ra và mối quan hệ logic giữa chúng
với nhau. Muốn phân tích đúng thì phải tìm hiểu xem xét một cách cụ thể yêu
cầu thiết kế, điều này là rất quan trọng vì nó gắn liền với quá trình thiết kế.
2/ Hình thức hoá (Bảng chân lý hay phương trình logic).

Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
9
12
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Nói chung, đầu tiên chúng ta nên liệt kê thành bảng về mối quan hệ
tương ứng, giữa trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là
bảng kê yêu cầu chức năng logic, gọi tắt là Bảng chức năng. Tiếp theo ta thay
giá trị logic cho trạng thái tức là dùng các số (0) và (1) biểu thị các trạng thái
tương ứng của đầu vào và đầu ra. Kết quả ta có bảng giá trị thực logic, gọi tắt
là Bảng chân lý .Đây chính là hình thức đại số của yêu cầu thiết kế.
Cần lưu ý rằng từ một bảng chức năng ta có thể có nhiều bảng chân
lý khác nhau. Nếu thay các giá trị logic khác nhau tức quan hệ giữa logic đầu
ra với đầu vào cũng phụ thuộc vaò việc thay giá trị.
Ví dô: Ta có sơ đồ nguyên lý dùng hai chuyển mạch A,B mắc song
song điều khiển bóng đèn Z.
A
B ⊗ Z
E
Bảng
chức năng
Nếu ta thay thế giá trị logic theo 4 cách khác nhau thì sẽ có 4 biểu thức logic
khác nhau.
*Thay: 1 = đóng + sáng.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.

Chuyển mạch
A
Chuyển mạch B Bóng đèn Z
Ngắt
Ngắt
Đóng
Đóng
Ngắt
Đóng
Ngắt
Đóng
Tắt
Sáng
Sáng
Sáng
15
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

0= ngắt + tắt.
Z=A+ B (OR)
Bảng
chân lý
*Thay: 0= đóng + sáng.
1= ngắt + tắt.
Z= A.B (AND)
Bảng
chân lý
*Thay: 1= đóng + tắt.
0= ngắt + sáng.

Z= A+ B (NOR)
Bảng chân lý
*Thay: 0=đóng +tắt.
1= ngắt + sáng.
Z= A.B (NAND)
Bảng chân lý
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
A B Z
0
0
1
1
0
1
0
1
0
1
1
1
A B Z
1
1
0
0
1
0
1

0
1
0
0
0
A B Z
0
0
1
1
0
1
0
1
1
0
0
0
A B Z
1
1
0
0
1
0
1
0
0
1
1

1
18
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Vậy phải căn cứ vào giá trị thay thế trạng thái để xác định ý nghĩa cụ
thể của 0 và 1 ( Tức là ý nghĩa thực của bảng chân lý ). Khi thiết bảng chức
năng hoặc bảng chân lý, có thể không liệt kê trạng thái tín hiệu đầu vào nào
không thể có hay bị cấm. Những tổ hợp này cũng có thể được liệt kê, nhưng tại
đầu ra ở trạng thái tương ứng ta ghi một dấu “x” mục đích tạo cho việc tối
thiểu hoá hàm logic.
3/ Tiến hành tối thiểu hoá.
Vì trực tiếp thiết kế sơ đồ logic hàm số có được từ bảng chân lý
thường là rất phức tạp.Nếu sau khi đã thực hiện tối thiểu hoá hàm logic, nói
chung việc thực hiện thuận tiện hơn, không những tiết kiệm được số linh kiện
mà còn nâng cao được độ tin cậy.
+) Khái niệm tối thiểu hoá.
- Đầu tiên các số hạng dạng tích phải là Ýt nhất.
- Nếu đã thoả mãn, thì số biến của mỗi số hạng cũng phải là Ýt
nhất. Dưới đây ta đưa ra 3 phương pháp thường dùng để tối thiểu hoá. Nếu số
biến tương đối Ýt nhất thì có thể dùng phương pháp bảng Karnaugh, nếu số
biến tương đối nhiều thì ta nên dùng phương pháp đại số.
a. Phương pháp tối thiểu hoá bằng biến đổi đại số.
Dựa vào các công thức và các định lý trong đại số logic để thực hiện
tối thiểu hoá. Vì trong thực tế, biểu thức logic rất đa dạng, lại không có một
cách nào hoàn chỉnh nh mét qui trình, nên việc đạt đến một biểu thức logic tối
thiểu một cách nhanh nhất sẽ hoàn toàn phụ thuộc vào khả năng, kinh nghiệm
của mỗi người. Dưới đây ta đưa ra một số công thức thường dùng sau.
*Luật đồng nhất:
A.A=A

A+A=A
*Định lý De Morgan:
A.B= A + B
A+B = A.B
*Luật hoàn nguyên:
A = A
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
21
24
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

*Phép XOR:
A⊕ B= A.B +A.B
Các công thức :
A.B + A.B = A
A + A.B = A
A + A.B = A + B
A.B + A.C + B.C = A.B + A.C
A.B + A.B = A.B + A.B
A.B + A.C = A.B + A.C
………
A.A = 0
A + A = 1
b) Phương pháp tối thiểu hóa bằng bảng Karnaugh.
Quy luật gộp (dán) các số hạng nhỏ nhất trên bảng Karnaugh.
Trên bảng Karnaugh của biến, tất cả các số hạng nhỏ nhất kề nhau đều có
thể gộp lại với nhau, khi gộp lại thì có thể khử bỏ biến liên quan. Cụ thể cứ hai

số hạng nhỏ nhất gộp lại thì khử bỏ một biến, bốn số hạng gộp lại khử bỏ được
hai biến. Vậy tổng quát cứ 2
n
số hạng nhỏ nhất gộp lại thì khử bỏ được n biến.
Dưới đây ta thực hiện dán các số hạng nhỏ nhất
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
27
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

A\BC 00 01 11 10
0

1

(a) ABC + ABC = BC
A\BC 00 01 10 11
0
1
(b) A B C + ABC = BC
A\BC 00 01 11 10
0
1
(c) A BC + ABC = AB
AB\CD 00 01 11 10

00
01

11
10
(d) ABCD + ABCD = ACD
AB\CD 00 01 11 10
00
01
11
10

(e) ABCD + ABCD = ABD
AB\CD 00 01 11 10
00
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
1
1
1 1
1 1
1
1
1 1
1
1
30
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

01

11
10
(f) A B C D + A B C D = B C D
AB\CD 00 01 11 10
00
01
11

10
(g) A B C D + A B C D = A B D

A\BC 00 01 11 10
0
1
(a) A B C + A B C + A B C + A B C = B
A\BC 00 01 11 10
0
1
(b) A B C + A B C + A B C + A B C = B
A\BC 00 01 11 10
0

1
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
1 1
1 1
1 1
1 1

1 1
1

1
1 1
33
36
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

(c) A B C + A B C + A B C + A B C = C
AB\CD 00 01 11 10
00

01
11
10
(d) A B C D + A B C D + A B C D + A B C D = AD

AB\CD 00 01 11 10
00
01
11
10
(e) A B C D + A B C D + A B C D + A B C D = B D
AB\CD 00 01 11 10
00
01
11
10

(e) A B C D + A B C D + A B C D + A B C D = A B
AB\CD 00 01 11 10

00
01
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
1 1
1 1
1 1
1 1
1 1 1 1
1 1
1 1
39
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

11
10
(e) A B C D + A B C D + A B C D + A B C D = B D
AB\CD 00 01 11 10
00
01
11
10
(a) = B
AB\CD 00 01 11 10

00
01
11
10
(a) = B
AB\CD 00 01 11 10
00
01
11
10

(c) = D
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1
1 1
1 1
1 1
42
ỏn tt nghip- ti : H iu khin logic.
Giỏo viờn hng dn : Thy Vng Cng.

AB\CD 00 01 11 10

00

01
11
10
(d) = C
Cn lu ý :
- Vũng gp phi cng to cng tt, tng ng s cỏc s hng nh
nht c gp li cng nhiu. Do ú sau khi gp s hng cng ít
tha s.
- Mi vũng gp gm ít nht mt s hng nh nht khụng cú trong
vũng khỏc, vũng no m cú s hng cha trong vũng khỏc thỡ
vũng ú l tha. Mt khỏc, mi s hng nh nht cú th c s
dng nhiu ln ( cú mt trong nhiu vũng khỏc nhau ).
- Phi khoanh vũng sao cho ton b s hng nh nht ca hm s,
u cú cỏc vũng, khụng sút. Cỏc tha s tng ng ca s hng
vũng gp xp lm thnh s hng ca hm ó ti thiu húa.

- Trong mt s trng hp, cú th cú nhiu cỏch khoanh vũng,
ngha l cú th cú nhiu hm ti thiu, nhng hm ti thiu ny
cn phi c so sỏnh, kim tra chn ra õu l hm ti thiu
thc s ( ti thiu ca ti thiu).

- Khi gp cỏc s hng nh nht, ngha l khi khoanh vựng, cú hai
iu sau õy d quờn : mt l 4 ụ 4 gúc bng Karnaugh cng cú
th gp vi nhau, khoanh vũng ln trc, vũng bộ sau. Kim tra
xem mi vũng cú ít nht mt s hng nh nht khụng cú trong
vũng khỏc.
c. Phng phỏp QUINE-Mc.CLUSKEY.
Quỏ trỡnh ti thiu hoỏ gm cỏc bc sau:
Sinh viờn: Trn Nam Vit- Lp in T 11- K
44

.
1 1
1 1
1 1
1 1
Bắt
đâu
Cho hàm với tập L các
đỉnh 1 và tập N các đỉnh
không xác định.
1: Tìm các tích cực tiểu.2: Tìm các phủ tối thiểu.Đa các biểu thức của hàm thoả mãn C
min
.Kết thúc.
45
48
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
51
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

4/ Chọn cổng và vẽ sơ đồ logic.
Trong mạch điện số, sau khi dùng các kí hiệu logic biểu thị một
cấu trúc logic trên một bản vẽ, ta được sơ đồ logic. Sơ đồ logic cũng là một
phương pháp biểu thị hàm logic, hơn nữa lại có ưu điểm nổi bật là rất tiếp cận
thực tế, các kí hiệu logic thông thường đều có cấu kiện điện tử tương ứng. Vậy

nên thường gọi sơ đồ logic là sơ đồ mạch logic. Kết quả việc tối thiểu hoá là
biểu thức logic OR-AND. Căn cứ việc chọn lựa loại cổng logic cụ thể, cần
biến đổi biểu thức logic đó thành dạng phù hợp. Ví dụ nh nếu chọn dùng cổng
NAND thì phải có biểu thức dạng NAND, nếu chọn cổng NOR thì phải có
biểu thức dạng NOR vậy tuỳ theo từng tình huống cụ thể ta có thể vận dụng
các bước thiết kế trên cho hợp lý và linh hoạt.
5/ Kết thúc.
Sau khi đã vẽ xong sơ đồ logic ta thực hiện kiểm tra lại quá trình
thiết kế nếu đạt yêu cầu thì ta cho lắp ráp và chạy thử.
III/ Thiết kế mạch tổ hợp hai tầng và nhiều tầng.
1/ Cách thiết kế mạch hai tầng với các phần tử cho trước.
Ta có thể tóm tắt thành bảng sau:
T 2
T 1
AND OR NAND NOR
AND * CTT * 1- CTH
2-f, áp dụng D
OR CTH * 1-CTH
2-f, áp dụng D
*
NAND 1- CTH
2- cac pt sau đó áp
dụng D
* 1-CTT
2-f, áp dụng D
(các thành phần
khác không đổi)
*
NOR * 1- CTT
2- cac pt

áp dụng
D
* 1- CTH
2- f, áp dụng D
(các thành
phần khác
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
54
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

không đổi)
Trong đó:
CTT: dạng chuẩn tắc tuyển
CTH: dạng chuẩn tắc hội
D : định lý De moorgan
“=” : áp dụng luật hoàn nguyên
2/ Mạch nhiều tầng.
Khi số đầu vào lớn hơn số đầu vào cho phép của phần tử cho
trước lúc đó phải tăng số tầng của mạch. Sự thay thế các mạch AND, OR,
NAND, NOR, bởi các phần tử cùng loại có số đầu vào nhỏ hơn được biểu diễn
nh sau:
Ta có:
(a): thay thế mạch AND.
(b): thay thế mạch OR.
(c): thay thế mạch NAND.
(d): thay thế mạch NOR.
IV/ V I MẠCH

Vi mạch – ( intergrated circuits ) là những linh kiện điện tử rất nhỏ bé
nhưng phức tạp, mỗi vi mạch có một chức năng xác định và được chế tạo bằng
một công nghệ thích hợp. Vi mạch hiện đại thường đa năng và có thể sử dụng
linh hoạt trong nhiều thiết bị điện tử khác nhau.
Có nhiều cách phân loại vi mạch :
- Phân loại theo bản chất của tín hiệu vào ra của vi mạch.
- Phân loại theo mức độ tích hợp.
- Phân loại theo công nghệ chế tạo.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
57
60
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

1> Phân loại theo bản chất của tín hiệu vào / ra của vi mạch :
Tín hiệu điện được phân làm hai loại:
- Tín hiệu tương tự ( analog ) : biên độ biến thiên liên tục theo
thời gian trong một giới hạn cho
phép. Ví dụ điện áp hoặc dòng
điện xoay chiều
- Tín hiệu số (digital) : biên độ tín hiệu chỉ có thể quy vào hai giá
trị hữu hạn mang ý nghĩa logic 0 hay 1 ,
ứng với hai mức thấp L (low) và cao H
(hight). Tín hiệu gián đoạn theo thời gian
Nếu ký hiệu : X là tín hiệu vào của vi mạch, Y là tín hiệu ra của vi mạch,
theo bản chất của tín hiệu X, Y có những loại mạch sau :
X Y
X, Y : tín hiệu tương tự : vi mạch tương tự

X, Y : tín hiệu số : vi mạch số (vi mạch logic)
X: tương tự (analog) : mạch biến đổi tương tự – sè
Y: sè (digital) : analog-digital converter (ADC)
X: sè (digital) : mạch biến đổi số-tương tự
Y: tương tự (analog) : digital-analog converter (DAC)
Ở đây chỉ xét đến các vi mạch số là vi mạch có tín hiệu vào và tín hiệu ra
đều là tín hiệu số. Các vi mạch tương tự, các bộ ADC và DAC được trình bày
trong các tài liệu khác.
Vi mạch số bao gồm từ các cổng logic cơ bản đơn giản như các mạch
AND, OR…, các mạch lật, các mạch đếm, các mạch dồn kênh, phân kênh…,
cho đến các loại mạch phức tạp hơn hẳn như bộ nhớ, các mạch vào/ ra , các
mạch điều khiển ngoại vi, các mạch vi tính, vi xử lý
2> Phân loại theo mật độ tích hợp:
Mật độ tích hợp được định nghĩa là tổng số của những phần tử tích cực
(transitor) hoặc cổng logic (tuỳ theo cách đánh giá khác nhau chưa thống nhất)
chứa trên một đơn vị diện tích của mảnh tinh thể bán dẫn trong vi mạch.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
Vi
m¹ch
63
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Mức tích hợp được định nghĩa là tổng số của những phần tử tích cực hoặc
cổng logic chứa trên mảnh tinh thể bán dẫn của vi mạc
Loại mạch Sè transitor Số cổng logic Năm sản xuất Ví dô
SSI Hàng chục Vài Đầu những
năm 60

7400,7406
MSI Hàng trăm Vài chục Giữa những
năm 60
Giải mã bộ
ghi, bộ nhớ
nhỏ MUX,
DEMUX
LSI Hàng nghìn Vài trăm Cuối 60 giữa
70
Bộ nhớ lớn,
MP 4.8bit,bộ
phối ghép
vào/ra
VLSI Hàng vạn Vài nghìn Cuối 70 đầu
80 đến nay
Bộ nhớ cực
lớn,
MP16/32bit,
bộ điều khiển
đa năng phức
tạp 8086
Những thông số này tuy không phải luôn đúng nhưng cũng nói lên mức độ
phức tạp của vi mạch Êy. Theo mức độ tích hợp có những loại sau :
a. vi mạch cỡ nhỏ SSI (Small Scale Intergration)
b. vi mạch cỡ vừa MSI (Medium Scale Intergration)
c. vi mạch cỡ lớn LSI (Large Scale Intergration)
d. vi mạch cực lớn VLSI (Very Large Scale Intergration)
3> Phân loại theo công nghệ chế tạo :
Hầu hết các loại vi mạch đều được chế tạo từ vật liệu bán dẫn. Sau phát
minh vĩ đại về transitor (1974) , công nghệ bán dẫn bắt đầu phát triển nhanh

chóng và đã làm đảo lộn nền công nghiệp điện tử. Đầu tiên vật liệu chủ yếu là
gemani, từ những năm 1960 trở lại đây thì vai trò chính lại chuyển sang silic.
Các linh kiện quang-điện tử và siêu cao tần mới ra đời thường dùng vật liệu
GAAS đầy tính năng hứa hẹn. Chúng cho phép đạt tốc độ dịch chuyển nhanh
hơn silic từ 2-6 lần. Công nghệ mới nhất dựa trên hiệu ứng JOSEPHSON cho
phép đạt tốc độ dịch chuyển và mật độ tích hợp rất cao nhưng còn đang ở giai
đoạn thử nghiệm, khó khăn đặc biệt là phải giữ vật liệu siêu dẫn ở điều kiện
nhiệt độ cực thấp.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
66
ỏn tt nghip- ti : H iu khin logic.
Giỏo viờn hng dn : Thy Vng Cng.

V mt ch to, IC cú th chia ra lm 4 loi :
a. Vi mch bỏn dn khi rn
Mch tớch hp bỏn dn khi rn (monolithic) l mch c xõy dng
hon ton trờn mt n v tinh th cht bỏn dn l Si. Sau ú cht bỏn dn
s c khuych tỏn vo trong cht nn to thnh nhiu loi mt ghộp
khỏc nhau. Nhng mt ghộp ny cú th to thnh diot, transitor hay in
tr.
Nhng vt liu bỏn dn c khuych tỏn vo trong cht nn di dng
hi v ng li trờn cht nn sau hng lot cỏc quỏ trỡnh to mask trong
iu kin nhit cao.
Quỏ trỡnh to mark l quỏ trỡnh trong ú ngi ta tin hnh oxy hoỏ
b mt cht bỏn dn, tc l lp kớn b mt ca nú bng SiO
2
. Sau ú ph
mt lp cm quang lờn trờn. Dng mch c thu nh, chp lờn phim to

thnh khuụn sỏng. t khuụn lờn trờn b mt cht bo v, chiu ỏnh sỏng
vo ta c cỏc dng yờu cu. Dựng hoỏ cht n mũn cỏc rónh, b cht cm
quang thc hin khuych tỏn cht bỏn dn vo. Mt n c to bng
phng phỏp quang hc nờn cũn c gi l phng phỏp quang khc.
Vi mch monolithic cú 2 loi : mch lng cc v mch MOS (Metal-
Oxide-semi-conductor:kim loi-oxit-bỏn dn). Ngy nay, vi mch MOS tr
nờn ph bin hn vỡ MOS d ch to, tn ít din tớch hn nờn cho kh
nng tớch hp ln.
Sinh viờn: Trn Nam Vit- Lp in T 11- K
44
.
Vi mạch
Mảng mỏng /dày
(thin /thich film)
Nguyên khối
(monolithic)
Lai
(hybrit)
Tơng tự
(Lỡng cực)
Số
Tơng tự
Số
Lỡng cực
đơn cực MOS
RTL DTL TTL ECL Kênh P
hoặc N
CMOS
69
72

Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

b. Vi mạch tích hợp màng mỏng và màng dày.
Các IC màng mỏng và màng dày được chế tạo bằng cách lắng đọng
những vật liệu nhất định trên một đế cách điện (chẳng hạn nh gốm, sứ ).
Sau hàng loạt các quá trình tạo “ mặt nạ” , trên đế được tạo thành điện trở ,
điện dung hay điện cảm. Các diot, transitor ít được chế tạo theo phương
pháp này. Transitor thường được chế tạo theo phương pháp thông thường,
với kích thước nhỏ (thường dùng FET). Do mạch này có thể chế tạo rất nhỏ
nên nó cũng có những ưu điểm giống nh mạch tích hợp nguyên khối (IC
monolithic). Hơn nữa, khả năng chịu đựng của các phần tử của nó tốt hơn
IC monolithic. Vì vậy, đối với những mạch đòi hỏi chính xác cao người ta
thường sử dụng mạch tích hợp màng mỏng và màng dầy.
c. Vi mạch lai (Hybrid)
Vi mạch lai là sự kết hợp của hai loại vi mạch trên. mạch lai có thể
bao gồm nhiều tinh thể monolothic được ghép nối với nhau thành một
khối, nó cũng có thể là sự kết hợp giữa mạch monolithic với mạch mỏng
thụ động. đôi khi các IC monolithic, IC màng mỏng/ màng dầy được kết
hợp với các phần tử bán dẫn để thực hiện các chức năng riêng.
Do tận dụng được ưu điểm của cả hai loại mạch nói trên, vi mạch lai
có ưu điểm hơn hẳn các loại mạch khác. chẳng hạn, do kích thước vô
cùng nhỏ của mạch monolithic, công suất của mạch nhỏ. để nhận được
công suất lớn, trong mạch lai có thể kết hợp một mạch monolithic công
suất nhỏ với transito công suất lớn. Hoặc dùng mạch lai có thể tạo một
mạch chính xác cao bằng sự phối hợp giữa một mạch monolithic và
mạch màng mỏng chính xác cao.
Do phải phối hợp nhiều công nghệ nên đồng thời với sự hoàn hảo,
mạch tổ hợp lai đắt tiền hơn các loại mạch khác.

4> NHỮNG THÔNG SỐ CỦA VI MẠCH SỐ

Những thông số quan trọng của vi mạch số là :
- Mức logic ( Logic Levels )
- Trễ truyền đạt ( Propagation Delay )
- Công suất ( Power )
- Độ ổn định nhiễu ( Noise Immunity )
- Khả năng mắc tải vào, ra ( Fan in, Fan out )
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
75
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

a. Mức logic
Mức logic là giá trị điện áp vào, ra được qui định cho các số nhị
phân 0 và 1. thường người ta chỉ ra giá trị danh định cho 2 mức logic.

Trong thực tế, giá trị điện áp có thể biến đổi chút Ýt do khả năng của
các phần tử trong mạch, do sự biến đổi của nguồn cung cấp, do nhiệt độ và
một số thông số khác. Thông thường, các nhà chế tạo sẽ đưa ra giá trị lớn nhất
và nhỏ nhất của điện áp cho phép đối với mức logic 0 và logic 1.

Mức logic là thông số quan trọng của vi mạch số. Nhờ thông số này
có thể dễ dàng nhận biết được những trạng thái logic ra và vào bằng cách đo
mức logic bằng vônkế hay oxylo. Hiểu biết về những mức logic sẽ cho phép
phân tích sự hoạt động của mạch.
b. Trễ truyền đạt
Trễ truyền đạt là khoảng thời gian để đầu ra của mạch có đáp ứng đối

với sự thay đổi mức logic cuả đầu vào.
Trễ truyền đạt là tiêu chuẩn để đánh gía tốc độ làm việc của mạch.
Tốc độ làm việc tương ứng với tần số lớn nhất mà mạch vẫn hoạt động
đúng. Rõ ràng, trễ truyền đạt càng nhỏ càng tốt hay tốc độ làm việc càng
lớn càng tốt.
-Trễ xảy ra khi đầu ra thay đổi từ mức cao (high) xuống mức thấp (low)
-Trễ xảy ra khi đầu ra thay đổi từ mức thấp lên mức cao.
Do cấu tạo của mạch logic, trễ đôi với 2 loại chuyển biến thường là khác
nhau. Chúng giống nhau về mức, gần nhau về giá trị nhưng không tương
đương.
Có 2 loại trễ truyền đạt:
c. Công suất
Một thông số quan trọng khác của vi mạch là công suất. đối với vi
mạch phải quan tâm đến nhiều loại công suất.

+ Công suất tiêu tán

Đây là tiêu chuẩn để đánh giá lượng công suất tiêu thụ (tổn hao) trên
các phần tử trong vi mạch. Công suất tiêu tán thường cỡ vài mW đối với
một vi mạch số và là giá trị trung bình giữa công suất tiêu tán khi đầu ra ở
mức 0, 1 ( các công suất này thường là khác nhau ). Công suất tiêu tán lớn
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
78
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

tức là sự tiêu thụ năng lượng điện lớn. Tất nhiên mong muốn công suất tiêu
tán càng nhỏ càng tốt.

Công suất tiêu tán có ý nghĩa đặc biệt quan trọng trong các thiết bị
xách tay hay các thiết bị dùng pin. để làm giảm sự tiêu thụ pin và đảm bảo
sử dụng pin được lâu dài, người ta cố gắng làm giảm công suất tiêu tán.

+ Công suất điều khiển

Công suất điều khiển là công suất của tín hiệu điều khiển ở đầu vào bảo
đảm sự hoạt động đúng của mạch.
Rõ ràng công suất điều khiển càng nhỏ càng tốt.
d. Độ ổn định nhiễu
Độ ổn định nhiễu là tiêu chuẩn đánh giá độ nhạy của mạch logic đối với
tạp âm xung trên đầu của mạch.
Độ ổn định nhiễu( tĩnh ) là giá trị điện áp nhiễu tối đa trên đầu vào không
làm thay đổi trạng thái logic của mạch – còn được gọi là mức ổn định nhiễu.
độ ổn định nhiễu khi đầu ra ở mức 0 , 1 là khác nhau. Do vậy, người ta phân
biệt độ ổn định nhiễu mức 0 và độ ổn định nhiêu mức 1.

Tạp âm được xem nh là bất cứ một tín hiệu nào không mong muốn phát
sinh trong bản thân thiết bị hoặc được đưa từ ngoài vào, đè lên những mức
logic chuẩn của hệ thống. Tạp âm này có thể biến đổi chậm theo mức một
chiều, hoặc là ở tần số cao, thời gian tồn tại ngắn. Tạp âm có thể xảy ra ngẫu
nhiên hay lặp đi lặp lại. Trong mọi trường hợp tín hiệu tạp âm có thể gây ra sự
chuyển biến trạng thái sai , nhầm.
Tất cả các mạch số logic đều có hệ số ổn định nhiễu rất cao. Độ ổn định
nhiễu của hầu hết các mạch logic đều trong khoảng 10%- 50% của điện áp
cung cấp.
Trong một số trường hợp, tạp âm bị loại bởi chính mạch logic với tư cách
là “ phần tử chuyển biến chậm” , một số tạp âm có tần số cao trong tự nhiên
hay các tạp âm xung có thời gian tồn tại ngắn đến mức mạch logic không phản
ứng kịp để gây chuyển biến trạng thái.

Độ ổn định tạp âm là môt tham sè quan trọng đối với các vi mạch số bởi
lẽ hầu hết các mạch số trong quá trình chuyển biến trạng thái đều sinh ra một
lượng tạp âm nhất định. Hơn nữa, nhiều thiết bị số được sử dụng trong môi
trường công nghiệp lớn.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
81
84
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.


e. Khả năng mắc tải vào, ra
+ Hệ số tải đầu ra:
Hệ số tải đầu ra là số tải có thể nối được với đầu ra của mạch
mà vẫn đảm bảo được độ tin cậy,tốc độ, giới hạn nhiệt độ và các thông số
khác.
Có 2 cách cơ bản để nối tải vào đầu ra:
- Đất chung : các tải được nối giữa đầu ra của mạch với đất
- Nguồn chung : các tải được nối giữa đầu ra của mạch với nguồn
chung.
+ Hệ số tải đầu vào:
Hệ số tải đầu vào là số đầu vào cực đại của mạch mà vẫn
đảm bảo mạch làm việc tin cậy. Mong muốn hệ số tải đầu vào, ra lớn.
f. Đóng vỏ IC.
Có 3 phương pháp để đóng vỏ cho tinh thể silic là:
-Phương pháp T05.
-Đóng vỏ dạng hộp.
-Đóng vá hai hàng chân song song.

+ Dạng đóng vỏ đơn giản nhất là T05. Nó có hình dạng tiêu chuẩn
giống như transitor. Tuy nhiên có một số cải biến. Kiểu đóng rắn này hiện nay
vẫn còn sử dụng tuy không còn phổ biến.
+ Ưu điểm của nó là có thể tiêu tán được nhiệt tích luỹ. Vì vậy, kiểu
này chủ yếu được sử dụng trong các IC tuyến tính.
+ Đóng vỏ dạng hộp (Flat Pack ) là kiểu đóng rắn IC với kích thước
nhỏ nhất với mật độ cao. Do đóng rắn ở nhiệt độ cao nên các IC thường được
chế tạo bằng gốm là vật liệu có thể chịu đựng ddược nhiệt đọ cao. Mặt khác
vẫn giải quyết được vấn đề toả nhiệt. F-P thường được sử dụng trong các hệ
thống quân sự có độ tin cậy cao và có thiết bị công nghiệp đặc biệt.
+ Đóng vỏ hai hàng chân song song(Dual in Line Package) là phổ
biến nhất, nó hơi lớn hơn so với các kiểu đóng rắn khác về kích cỡ nhưng có
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
87
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

rất nhiều ưu điểm : dễ lắp ráp và sử dụng. Các loại IC đóng vỏ kiểu DIP có
kích thước khác nhau, thay đổi từ 8 chân đến 40 chân. Hầu hết các SSI có
8,14,16 chân. Các mạch MSI thường có 14,16,24 chân. Còn LSI do kích
thưứoc lớn, đòi hỏi số lượng đầu vào, đầu ra lớn nên thường được thiết kế với
24,28,40 chân. Có nhiều kiểu vật liệu được sử dụng để đóng rắn. Thông dụng
nhất và rẻ nhất là đóng gói chất dẻo. Đầu tiên các tinh thể được đặt vào khung
kim loại và sau đó toàn mạch được bao phủ bằng kĩ thuật đúc chất dẻo. Ngoài
ra, người ta còn sử dụng kĩ thuật đóng rắn bằng gốm. Nó có khả năng chịu
đựng nhiệt cao hơn.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44

.
90
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Chương II
THIẾT KẾ MẠCH TỔ HỢP 2 TẦNG VÀ NHIỀU TẦNG
I/ Ví dụ thiết kế bộ mã hoá thực hiện mã hoá 8 tín hiệu Y
0
,Y
1
, , Y
7
cho
mã nhị phân.
+) Phân tích yêu cầu.
Y
0
C
B
Y
7
A
Đối tượng được mã hoá là 8 tín hiệu đầu vào, tức là Y
0
,Y
1
, ,Y
7
theo

công thức: N = 2
n
= 8 => n = 3. Vậy dùng 3 bit để biểu thị tín hiệu ra (A,B
C).
+) Kê bảng chân lý.
Việc mã hóa chỉ tiến hành với một tín hiệu đầu vào ở một thời
điểm. ở đầu vào không cho phép đồng thời nhiều tín hiệu cùng vào với mức
logic cao, tức là Y
0
, …, Y
7
không cùng nhau, vậy quan hệ logic giữa đầu ra và
đầu vào có thể biểu thị bằng bảng chân lý. Có nhiều hình thức mã hoá tín hiệu,
dưới đây ta dùng mã nhị phân 8421.
C B A
Y
0
0 0 0
Y
1
0 0 1
Y
2
0 1 0
Y
3
0 1 1
Y
4
1 0 0

Y
5
1 0 1
Y
6
1 1 0
Y
7
1 1 1
+) Tối thiểu hóa.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
Bé m·
ho¸.
93
96
Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic.
Giáo viên hướng dẫn : Thầy Vương Cộng.

Xét Y
0
,……,Y
7
, là không đồng thời. Vậy chỉ cần lấy những biến nào
làm cho đầu ra bằng 1 cộng lại thì ta có biểu thức hàm tối thiểu hóa dạng OR-
AND.
Ta rót ra được :
C= Y
4

+ Y
5
+ Y
6
+ Y
7

B= Y
1
+ Y
2
+ Y
6
+ Y
7

A= Y
1
+ Y
3
+ Y
5
+ Y
7
+) Vẽ sơ đồ logic.
Chọn dùng cổng NAND vậy cần biến đổi dạng AND-OR thành dạng NAND
cụ thể là :
C= Y
4
+ Y

5
+ Y
6
+ Y
7
= Y
4
.Y
5
.Y
6
.Y
7
B= Y
1
+ Y
2
+ Y
6
+ Y
7
= Y
2
.Y
3
.Y
6
.Y
7
A= Y

1
+ Y
3
+ Y
5
+ Y
7
= Y
1
.Y
3
.Y
5
.Y
7

II/ Các mạch
tổ hợp thường gặp.
1/ Bộ
cộng
nhị phân một cột số.
Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K
44
.
Y
1
Y
7
Y
6

Y
5
Y
4
Y
3
Y
2
C B A
99