Bài tập lớn19

BÀI TẬP LỚN
MÔN THIẾT KẾ LOGIC SỐ
Đối tượng: Lớp D16DT. Chia nhóm: tối đa 5 SV/nhóm.
Đề tài: Mỗi nhóm chọn 1 đề tài (không trùng nhau)
1. Thiết kế và mô tả một bộ mã hóa và giải mã cyclic.
2. Xây dựng thuật toán mã hóa và giải mã Haffman trên FPGA.
3. Thiết kế và mô tả một bộ đếm lưu lượng.
- Ứng dụng trong việc đếm lượng người/xe vào ra và số lượng đang có trong một khu vực.
- Tìm hiểu về các công nghệ phát hiện người/xe: hồng ngoại, camera,… và phối hợp vào bài toán.
4. Thiết kế và mô tả mạch điều khiển ma trận LED 16x16.
5. Thiết kế và mô tả mạch giao tiếp VGA.
6. Thiết kế và mô tả mạch giao tiếp với ma trận bàn phím.
- Trình bày nguyên lý bắt phím, thiết kế mạch bắt phím và viết mô tả bằng VHDL?
- Thiết kế mạch quét và nhận dạng cho ma trận phím bấm (Keypad) 4x4 và hiển thị giá trị của phím
bấm trên màn hình LED 7-đoạn? Gợi ý: Hiển thị các số hệ Hexa trên LED 7-đoạn tương ứng với các
phím bấm.
7. Thiết kế và mô tả bộ điều khiển truyền thông nối tiếp UART.
8. Thiết kế và mô tả mạch điều khiển động cơ bước.
9. Thiết kế và mô tả đồng hồ thời gian thực (Ngày trong tuần-Giờ-Phút-Giây).
10. Thiết kế và mô tả mạch ALU (phép cộng, nhân) dấu phảy động 16 bit.
11. Thiết kế và mô tả mạch điều khiển hiển thị màn hình LCD 16x2.
12. Thiết kế và mô tả mạch hiển thị dòng chữ “KTDT PTIT” trên ma trận LED với một số hiệu ứng.
Ngoài các đề tài trên, các nhóm có thể chủ động đề xuất nội dung Bài tập lớn, sau khi được thầy đồng ý thì
tiến hành thực hiện.

Yêu cầu bài tập lớn:
1. Yêu cầu nhiệm vụ
+ Xác định mô hình hệ thống, mạch dự kiến thử nghiệm đề tài
+ Thiết kế sơ đồ khối, giải thích nguyên lý làm việc
+ Xác định mô hình RTL của mạch (nếu có)
+ Viết mô tả VHDL cho mạch và hệ thống định thử nghiệm

+ Viết Testbench để chứng tỏ hoạt động của mạch đã mô tả (có thể viết testbench từng phần trong sơ đồ).
2. Yêu cầu về chọn phần cứng
+ Chọn FPGA XC3S700AN, Clk = 50MHz
+ Khuyến khích thử nghiệm trên Kit Spartan 3AN (tài liệu về KIT thầy sẽ gửi vào mail cho lớp).
3. Yêu cầu nộp kết quả, trình bày báo cáo
- Toàn bộ mô tả VHDL và testbench trong 1 project duy nhất, gửi file nén của project này.
- Viết báo cáo bằng bản word để nộp. Yêu cầu diễn giải nguyên lý, cách làm, quá trình thực hiện, kết quả.
- Viết tóm tắt thuyết minh đề tài bằng PowerPoint (sử dụng để trình bày trong buổi bảo vệ bài tập lớn tại lớp).
- Toàn bộ bản word, powerpoint, file nén project đặt trong 1 folder nén winzip: D16DT1_TKLG_ChỉSốBài
(ví dụ: D16DT1_TKLG_8 nghĩa là lớp D16DT1, môn Thiết kế Logic số, bài số 8 (tên nhóm thực hiện lấy
luôn trùng tên Bài)). Các file word, powerpoint đặt tên cùng cách trên.

1


- Nộp báo cáo qua email, địa chỉ mail:
- Báo cáo nộp về email trên, đồng thời cc cho email đại diện của nhóm phản biện. Trong đó cách thức phản
biện như sau: Nhóm (n + 1) sẽ phản biện nhóm n.

4. Cách tính điểm:
-

Tính điểm theo sản phẩm (cả nhóm): 50%

-

Tính điểm cho nhận xét phản biện của nhóm đối với kết quả của nhóm khác: 20%

-

Từng cá nhân (theo mức độ đóng góp trong sản phẩm, các câu hỏi trong buổi báo cáo): 30%.

5. Thời hạn
+ Thời hạn nộp báo cáo: trước 12pm ngày 10/11/2019.
+ Bảo vệ báo cáo: sẽ thông báo sau.
+ Mỗi nhóm cử 1 thành viên trong nhóm trình bày, sau đó nhóm phản biện sẽ nhận xét và đặt ra các câu hỏi.
Thầy giáo có thể hỏi bất cứ bạn nào trong nhóm về nội dung đã làm. Thành viên nhóm khác có những câu hỏi
hay sẽ nhận được điểm thưởng.
+ Bài tập lớp sẽ được sử dụng để hỗ trợ đánh giá điểm chuyên cần, nâng điểm kiểm tra giữa kỳ.

Giảng viên: Nguyễn Trung Hiếu

2