Cơ sở ĐIện học - Thiết Bị Lập Trình part 4 doc

Thiết bị lập trình
3
)
Giản đồ sóng
Có thể xem đây nh là hàm 1 xung (impulse), khi có
đầu vào nào đó có sự chuyển trạng thái từ 0 1

NAND
)
Mỗi khối có ba đầu vào
)
Bảng chân lý

NAND (làm việc theo sờn xuống của tín hiệu)
)
Tín hiệu đầu ra lên 1 trong một chu kỳ chơng
trình
123Q
0001
0011
0101
0111
1001
1011
1101
1110
Thiết bị lập trình
4
)
Kí hiệu biểu tợng
)

Giản đồ sóng
Có thể xem nh đây là hàm một xung khi có một
đầu vào nào đó chuyển trạng thái logic từ 1 0

OR
)
Kí hiệu biểu tợng
)
Bảng chân lý

NOR
)
Kí hiệu biểu tợng
123Q
0000
0011
0101
0111
1001
1011
1101
1111
Thiết bị lập trình
5
)
Bảng chân lý

XOR
)
Kí hiệu biểu tợng

)
Bảng chân lý
123Q
0001
0010
0100
0110
1000
1010
1100
1110
12Q
000
011
101
110

NOT
)
Đảo trạng thái đầu vào
)
Ký hiệu biểu tợng
)
Bảng chân lý
1Q
01
10

Các khối hàm đặc biệt
Kí hiệu liệt kê các khối hàm đặc biệt

SF:
Thiết bị lập trình
6
)
ý nghĩa của một số đầu vào đặc biệt
Đầu voTên ý nghĩa
SSetThờng đợc dùng để buộc đầu ra lên mức logic 1
RResetThờng đợc dùng để buộc đầu ra về mức logic 0
Mức u tiên cao nhất
Trg Trigger Thờng dùng để kích hoạt cho khối hm
Cnt Count Đầu vo cho phép đếm
Fre Frequency Đầu vo xung nhịp tần số
Dir Direction Đầu vo xác định hớng đếm
En Enable Đầu vo kích hoạt khối hm
Inv Invert Khi đầu vo ny có tín hiệu 1 thì đầu ra bị lật
Ral Reset all Dùng để reset tất cả các giá trị nội tại
Par Parameter Đầu vo dùng để cấu hình cho khối chức năng
TTimerĐầu vo cấu hình bộ thời gian cho khối hm
No Cam Đầu vo cấu hình thời gian cho khối hm
PPriorityĐầu vo xác định mức u tiên v xác định
massage khi LOGO! ở trạng thái RUN

On Delay
)
Trg: Kích hoạt khối hàm và tính thời gian trễ
)
T: Đặt thời gian trễ
)
Q: Đầu ra
Giản đồ thời gian

Thiết bị lập trình
7
)
Khi Trg = 0 thì đầu ra Q = 0
)
Khi Trg = 1 thì hết thời gian trễ T, đầu ra Q = 1
)
Thời gian T đợc tính từ thời điểm Trg (0 1)
)
Thời gian T đợc reset khi mất nguồn LOGO!

Off Delay
)
Trg: Kích hoạt khối hàm và tính thời gian trễ
)
R: Khởi động lại thời gian T và đặt Q 0
)
T: Đặt thời gian trễ
)
Q: Đầu ra
Giản đồ thời gian
)
Thời gian T đợc tính từ thời điểm Trg (10). Hết
thời gian T, đầu ra Q (10). Cha hết T, mà Trg
(01) thì T bị reset và chờ chu kỳ mới.
)
ĐầuraQ (0 1) ngay khi Trg (0 1)
)
Đầu vào R = 1 sẽ reset cả thời gian T và đầu ra Q
)

Đầu vào R có mức u tiên cao nhất
Thiết bị lập trình
8

On/Off Delay
)
Trg: Kích hoạt khối hàm và tính thời gian trễ
)
Par: Đặt thông số thời gian
T
H
: On delay
T
L
: Off delay
)
Q: Đầu ra
Giản đồ thời gian
)
Thời gian T
H
đợc tính tại thời điểm Trg (01).
Hết T
H
, đầu ra Q (01).
)
Thời gian T
L
đợc tính tại thời điểm Trg (10).
Hết T

L
, đầu ra Q (10).
)
Thời gian T
H
cha hết mà Trg (1 0) thì T
H
bị
reset, đầu ra Q = 0.
)
Thời gian T
L
cha hết mà Trg (0 1) thì T
H
, T
L
,Q
bị reset. Đầu ra Q bắt đầu chu kỳ mới.
)
Khi mất nguồn T
H
, T
L
, Q đợc reset.
Thiết bị lập trình
9

Retentive On Delay
)
Trg: Kích hoạt khối hàm và tính thời gian trễ

)
R: Reset thời gian tính và đầu ra Q
)
Par: Đặt thông số thời gian
)
Q: Đầu ra
Giản đồ thời gian
)
Thời gian T đợc tính tại thời điểm Trg (01). Hết
Thời gian T, đầu ra Q (01). Lúc này đầu vào
Trg không còn ý nghĩa, có nghĩa là Trg = 0 hoặc 1
không ảnh hởng gì tới Q.
)
Để đầu ra Q (1 0), thì đầu vào R (0 1), đồng
thời reset thời gian T.
)
Thời gian T cha hết mà R (0 1) thì đầu ra
Q = 0, reset thời gian T.

Latching Relay
)
S: Kích hoạt đầu ra Q lên 1.
)
R: Reset đầu ra Q về 0.
)
Par: Thiết lập đặc tính retentive (nhớ)(Rem = ON
hoặc OFF)
)
Q: Đầu ra
Thiết bị lập trình

10
Giản đồ thời gian
)
Khi S (0 1) thì đầu ra Q = 1.
)
Khi R (0 1), thì đầu ra Q = 0.
)
Khi S = R = 1 thì đầu ra Q = 0, do đầu vào R đợc
u tiên hơn đầu vào S.
)
Trờng hợp S = R = 0 Nếu Rem = OFF, nguồn
Q = 1 mất và có lại, thì Q = 0.
Nếu Rem = ON, nguồn
mất và có lại, thì Q = 1

Pulse Relay
)
Trg: Kích hoạt trạng thái đầu ra Q.
)
R: Reset đầu ra Q về 0.
)
Par: Thiết lập đặc tính retentive (nhớ)(Rem = ON
hoặc OFF)
)
Q: Đầu ra
Giản đồ thời gian