Cơ sở ĐIện học - Thiết Bị Lập Trình part 11 ppt

8/13/2007
2
Các lệnh lôgíc

Lệnh nạp dữ liệu

Lệnh lôgíc đại số Boolean

Lệnh xuất dữ liệu

Lệnh làm việc với các bít ngăn xếp

Các lệnh lôgíc đặc biệt

Các lệnh Flip-Flop (lệnh nhớ)
Lệnh nạp dữ liệu
STL
LD Bit
LDN Bit
Lệnh LD nv
Khi gặp lệnh này CPU sẽ nạp nv vào đỉnh ngăn xếp
Trớc
LD
Sau
LD
iv0
iv1
iv2
iv3
nv
iv0

iv1
iv2
Kết quả các bít cũ bị đẩy
xuống 1 bít, bít cuối cùng
bị đẩy khỏi ngăn xếp và
không khôi phục lại đợc
8/13/2007
3
Lệnh LDN nv
Khi gặp lệnh này CPU sẽ thực hiện đảo giá trị nv,
sau đó lu lại vào đỉnh ngăn xếp
iv0
iv1
iv2
iv3
nv
iv0
iv1
iv2
Trớc
LDN
Sau
LDN
Kết quả các bít cũ bị đẩy
xuống 1 bít, bít cuối cùng
bị đẩy khỏi ngăn xếp và
không khôi phục lại đợc
Chú ý:
Trong việc lựa chọn cấu hình đầu vào có liên quan
mật thiết tới 2 lệnh LD và LDN

Ta xét 2 ví dụ sau:
I0.0
NC
Lệnh LDN I0.0
NC
I0.0
1
0
1
0
TOS
0
1
NC I0.0
1
0
1
0
TOS
1
0
Lệnh LD I0.0
I0.0
NO
Lệnh LD I0.0
NO I0.0
0
1
0
1

TOS
0
1
NO I0.0
0
1
0
1
TOS
1
0
Lệnh LDN I0.0
8/13/2007
4
Lệnh lôgíc đại số boolean
STL
And: AnvOr: Onv
And Not: AN nv Or Not: ON nv
iv0
iv1
iv2
iv3
iv0*nv
iv1
iv2
iv3
iv0+nv
iv1
iv2
iv3

iv0*nv
iv1
iv2
iv3
iv0+nv
iv1
iv2
iv3
Sau
A
Sau
O
Sau
AN
Sau
ON
Lệnh xuất dữ liệu
STL
=Bit
iv0
iv1
iv2
iv3
iv0
iv1
iv2
iv3
Sau
=
Trớc

=
Bit iv0 đợc luvàoônhớ
có địa chỉ ghi trong lệnh =
Ví dụ: = Q0.1
Lu bít đầu ngăn xếp vào
ô nhớ có địa chỉ Q0.1
8/13/2007
5
Lệnh lm việc với các
Bítngănxếp
1) Lệnh ALD
iv0
iv1
iv2
iv3
iv0*iv1
iv2
iv3
iv4
Thực hiện lệnh AND
2 bít đầu của ngăn
xếp, các bít còn lại
đợc kéo lên một bít
2) Lệnh OLD
iv0
iv1
iv2
iv3
iv0+iv1
iv2

iv3
iv4
Thực hiện lệnh OR
2 bít đầu của ngăn
xếp, các bít còn lại
đợc kéo lên một bít
3) Lệnh LPS
iv0
iv1
iv2
iv3
iv0
iv0
iv1
iv2
Sao chép bít đầu xuống
bít thứ hai, toàn bộ ngăn
xếp bị đẩy xuống một bít
4) Lệnh LDR
iv0
iv1
iv2
iv3
iv1
iv1
iv2
iv3
Sao chép bít thứ hai lên bít
đầu tiên, toàn bộ ngăn xếp
vẫn giữ nguyên

8/13/2007
6
5) Lệnh LPP
Toàn bộ ngăn xếp đợc
đẩy lên một bít, bít iv0 bị
đẩy khỏi ngăn xếp, bít cuối
cùng có giá trị không xác
định
6) Lệnh LDS n
iv0
iv1
iv2
iv3
iv2
iv0
iv1
iv2
Với n = 2
Bít thứ n đợc tách ra và
ghi lên đỉnh ngăn xếp, các
bít còn lại bị đẩy xuống
một bít
iv0
iv1
iv2
iv3
iv1
iv2
iv3
iv4

Xét ví dụ minh hoạ
8/13/2007
7
Các lệnh lôgíc đặc biệt
1) Lệnh NOT
iv0
iv1
iv2
iv3
iv0
iv1
iv2
iv3
Lệnh thực hiện đảo bít đầu
tiên của ngăn xếp, kết quả
lu lại trong đỉnh ngăn xếp
2) Lệnh EU (Edge Up)
Lệnh tạo ra một xung có độ rộng bằng một vòng
quét, khi CPU phát hiện bít đầu tiên của ngăn xếp
có sự chuyển trạng thái từ 0 lên 1.
LD I0.0
EU
=Q0.0
I0.0
Q0.0
Độ rộng một
vòng quét
8/13/2007
8
2) Lệnh ED (Edge Down)

Lệnh tạo ra một xung có độ rộng bằng một vòng
quét, khi CPU phát hiện bít đầu tiên của ngăn xếp
có sự chuyển trạng thái từ 1 xuống 0.
LD I0.0
ED
=Q0.0
I0.0
Q0.0
Độ rộng một
vòng quét
Các lệnh Flip-Flop
(lệnh nhớ)
STL
S Bit, N
R Bit, N
N: Số bít cần S hoặc R
Bit: Địa chỉ bít đầu tiên trong số N bít
8/13/2007
9
Ví dụ:
STL
LD I0.3
LPS
AI0.4
S Q1.0, 8 //(1)
LPP
AI0.5
R Q1.0, 8 //(2)
*) Lênh (1), sẽ chuyển
8 bít từ Q1.0 đến Q1.7

lên 1.
*) Lệnh (2), sẽ chuyển
8 bít từ Q1.0 đến Q1.7
xuống 0.
Các lệnh Timer
STL
TON Txx, PT
TONR Txx, PT
TOF Txx, PT
IN: Đầu vào cho phép; PT: Giá trị đặt